JP2011243730A - 半導体発光チップおよび基板の加工方法 - Google Patents

半導体発光チップおよび基板の加工方法 Download PDF

Info

Publication number
JP2011243730A
JP2011243730A JP2010114282A JP2010114282A JP2011243730A JP 2011243730 A JP2011243730 A JP 2011243730A JP 2010114282 A JP2010114282 A JP 2010114282A JP 2010114282 A JP2010114282 A JP 2010114282A JP 2011243730 A JP2011243730 A JP 2011243730A
Authority
JP
Japan
Prior art keywords
substrate
light emitting
semiconductor light
emitting chip
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010114282A
Other languages
English (en)
Other versions
JP5370262B2 (ja
Inventor
Daisuke Hiraiwa
大介 平岩
Takehiko Okabe
健彦 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2010114282A priority Critical patent/JP5370262B2/ja
Priority to US13/639,608 priority patent/US8836086B2/en
Priority to PCT/JP2011/053198 priority patent/WO2011145370A1/ja
Priority to TW100105802A priority patent/TWI442462B/zh
Publication of JP2011243730A publication Critical patent/JP2011243730A/ja
Application granted granted Critical
Publication of JP5370262B2 publication Critical patent/JP5370262B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0201Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202Cleaving
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/40Removing material taking account of the properties of the material involved
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50Working by transmitting the laser beam through or within the workpiece
    • B23K26/53Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/40Semiconductor devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00Materials to be soldered, welded or cut
    • B23K2103/50Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0206Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213Sapphire, quartz or diamond based substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320225Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth polar orientation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Dicing (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】半導体発光チップにおける基板側面の基板表面に対する傾斜が抑制された半導体発光チップおよび基板の加工方法を提供する。
【解決手段】半導体発光チップ20は、サファイア単結晶のC面を表面とし、側面25、26がサファイア単結晶のM面と等価な面のいずれとも交差する面で構成され、側面25、26にレーザ照射により形成された改質領域23、24を含む基板10と、基板10の基板表面10a上に設けられた発光素子部12とからなる。
【選択図】図9

Description

本発明は、複数の半導体発光素子を形成した基板を薄片(チップ)化した半導体発光チップおよび薄片(チップ)化するための基板の加工方法に関する。
発光ダイオード(LED:Light Emitting Diode)や半導体レーザなどの半導体発光素子を複数形成した基板は、切断されて半導体発光素子を搭載した半導体発光チップ(以下では発光チップと呼ぶ。)に分割される。発光チップに分割する方法として、レーザ光を対物レンズ光学系で集光して、基板に想定された切断予定線に沿って基板内部に照射し、照射前に比べて結晶強度が低い改質領域を形成するステルスダイシング法と呼ばれる方法がある。この方法では、この改質領域を起点として基板を切断して、発光チップに分割する。
特許文献1には、基板をチップに切断する方法およびそのための装置が記載されている。ここでの方法は、(1)レーザやスクライブ、ダイサー等により、切断する基板に予め破壊の起点となる溝または加工変質層を形成し、(2)破壊起点となる溝の反対面に先端が鋭角のブレードが当接するように調整した後、(3)衝撃力を与えてブレードを基板に押し込むことにより、基板をブレーキングにより切断するものである。
ところで、単結晶サファイアを基板とすると、ステルスダイシング法(以下ではレーザ加工と呼ぶ。)により基板内に改質領域を形成しても、分割後の発光チップの基板部分の側面(切断面)が、基板の表面に対して傾斜するという問題があった。以下、図1を用いて説明する。
図1は、サファイア単結晶の結晶方位を説明する図である。
サファイア単結晶は六方晶に属する結晶であって、a1軸、a2軸、a3軸、c軸によって構成される六角柱の上面(下面)がC面(0001)、側面のすべてがM面(1−100)およびM面(1−100)に等価な面(M面{1−100})である。以下では、M面およびM面に等価な面をまとめてM面と呼ぶ。そして、M面(1−100)に垂直な方向が[1−100]方向(m軸)である。ここで、「−」は、「−」の後に続く数字の上に付くバーを表す。
a1軸およびa2軸において、それぞれの座標“1”の点を含み、c軸に平行な面がA面(11−20)である。
そして、六角柱の上面(下面)の六角形の他の頂点を、1つおきに結んだ線を含んでc軸に平行な5つの面が、A面(11−20)に等価な面(A面{11−20})である。以下では、A面およびA面に等価な面をまとめてA面と呼ぶ。そして、A面(11−20)に垂直な方向が[11−20]方向(a軸)である。
サファイア基板を用いて、スクライブ法で表面形状が矩形の発光チップを形成する際には、例えば、発光チップの1辺をサファイア基板のm軸方向に平行とし、他辺をサファイア基板のa軸方向に平行とするようにスクライブ溝を形成する。
次に、a軸方向に平行なスクライブ溝に沿ってサファイア基板を劈開して、複数の短冊状の基板を形成する。次いで、短冊状の基板からm軸方向に平行なスクライブ溝に沿って基板を劈開して、表面形状が矩形の発光チップを製造する。
m軸方向に平行な面に沿って劈開する場合、切断面が基板の表面に対して傾斜する頻度が低く、基板の切断面が、切断予定線を含んで設定された切断領域内に収まり、半導体発光素子まで及ぶことなく複数の短冊状の基板を形成できる。一方で前記LEDチップのa軸に平行な方向(劈開容易面)では、切断面が基板の表面に対して傾斜して割れて、基板の切断面が、切断予定線を含んで設定された切断領域からはみ出し、半導体発光素子まで及ぶことで、半導体発光素子の逆方向電流を大きくしてしまうという問題があった。
特開2004−39931号公報
本発明は、上記事情を鑑みてなされたもので、本発明の目的は、半導体発光チップの基板側面の基板表面に対する傾斜が抑制された半導体発光チップおよび基板の加工方法を提供することにある。
上記の目的を達成するために、本発明は以下の構成を採用した。すなわち、
(1)サファイア単結晶のC面を表面とし、側面がサファイア単結晶のM面と等価な面のいずれに対しても交差する面で構成され、当該側面にレーザ照射により形成された改質領域を含む基板と、前記基板の前記表面上に設けられた半導体発光素子とを備えた半導体発光チップ。
(2)前記半導体発光チップは、表面形状が平行四辺形であることを特徴とする(1)に記載の半導体発光チップ。
(3)前記半導体発光チップは、表面形状が矩形であることを特徴とする(1)または(2)に記載の半導体発光チップ。
(4)前記半導体発光チップは、表面形状が台形であることを特徴とする(1)に記載の半導体発光チップ。
(5)前記基板の表面において、前記側面がサファイア単結晶のM面に対して交差する交差角が10°以上且つ20°以下であることを特徴とする(1)ないし(4)のいずれか1項に記載の半導体発光チップ。
(6)サファイア単結晶のC面を基板表面とし、当該表面上に複数の半導体発光素子が形成された基板の加工方法であって、前記基板の表面に対して垂直な面であって、且つサファイア単結晶のM面と等価な面のいずれに対しても交差する面を切断予定面と、当該切断予定面に沿うように、発光素子部の各辺同士の間に分割溝を形成する工程と、当該切断予定面内に、前記基板の一方の面から、レーザ光を集光して照射し、当該基板の内部に改質領域を形成するレーザ加工工程と、前記改質領域を起点にして前記基板を切断して、それぞれが前記半導体発光素子を含む複数の半導体発光チップに分割するブレーキング工程と
を含む基板の加工方法。
(7)前記改質領域は、前記レーザ光が前記基板を走査することにより形成されることを特徴とする(6)に記載の基板の加工方法。
(8)前記半導体発光チップは、表面形状が平行四辺形であることを特徴とする(6)または(7)に記載の基板の加工方法。
(9)前記半導体発光チップは、表面形状が矩形であることを特徴とする(8)に記載の基板の加工方法。
(10)前記半導体発光チップは、表面形状が台形であることを特徴とする(6)または(7)に記載の基板の加工方法。
(11)前記半導体発光チップは、前記切断予定面に沿うように設けられた前記分割溝の幅が10μm以上且つ30μm以下であることを特徴とする(6)ないし(10)のいずれか1項に記載の基板の加工方法。
(12)前記基板は、前記切断予定面のいずれか1つと平行するオリエンテーションフラットを備えることを特徴とする(6)ないし(11)いずれか1項に記載の基板の加工方法。
(13)(6)ないし(12)のいずれか1項に記載の基板の加工方法により製造された半導体発光チップ。
本発明によって、基板の側面(切断面)が、基板表面に対して傾斜することを抑制した基板の加工方法および基板の側面(切断面)の基板表面に対する傾斜が抑制され、切断面が発光部に及ぶことなく、逆方向電流の小さい半導体発光チップ(発光チップ)を提供できる。
サファイア単結晶の結晶方位を説明する図である。 第1の実施形態である半導体発光素子の製造方法の一工程を説明するための図であって、(a)は、分割溝を形成した時点のウェハーの平面図、(b)は(a)に示すウェハーの一部を示した拡大平面図、(c)は(b)のIIC−IIC線の断面図、(d)は発光チップの辺と、サファイア単結晶の結晶方位との関係を説明する図である。 第1の実施の形態における基板をレーザ加工により基板内に改質領域を形成するために、基板を金属リングで保持された粘着シートに貼り付けた状態を説明する図である。 第1の実施の形態における基板にレーザ加工による基板の内部へ改質領域を形成する方法を説明する図である。 第2の実施の形態における発光チップの辺と、サファイア単結晶の結晶方位との関係を説明する図である。 第2の実施の形態における基板の一例を説明する図である。 第3の実施の形態における発光チップの辺と、サファイア単結晶の結晶方位との関係を説明する図である。 第3の実施の形態における基板の一例を説明する図である。 実施例における発光チップの形状を説明する図である。 実施例および比較例における分割ピッチ、分割溝の幅、サファイア単結晶のM面とA面との交差角α、βと、基板裏面からレーザを照射して形成される改質領域までの距離d1、d2、発光チップ20の短辺側の側面の傾斜角θ1、θ2、長辺側の側面の傾斜角θ3、θ4および不良(NG)の発生率(%)とを示した図である。 比較例における発光チップの形状を説明する図である。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
(第1の実施の形態)
半導体発光素子を設けた基板の加工方法として、先ず半導体発光素子の製造方法の一例について説明する。
本発明の実施形態である半導体発光素子の製造方法は、平面視形状が矩形(長方形や正方形)である複数の発光素子部を、発光素子部の各辺がサファイア基板のa軸と交差するように、基板上にマトリックス状に形成する工程と、発光素子部の各辺同士の間に分割溝を形成する工程と、前記分割溝に沿って前記基板を分割して前記発光素子部を切り出す工程とを有する。
図2は、第1の実施形態である半導体発光素子の製造方法の一工程を説明するための図であって、図2(a)は、分割溝を形成した時点のウェハーの平面図、図2(b)は図2(a)に示すウェハーの一部を示した拡大平面図、図2(c)は図2(b)のIIC−IIC線での断面図である。なお、図2(a)では、図面を見やすくするために、分割溝38a、38bの記載を省略して示している。図2(d)は、発光チップ20の辺と、サファイア単結晶の結晶方位との関係を説明する図である。
なお、以下の説明で用いる各図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
まず、基板10の一面(基板表面10a)上にIII族窒化物半導体のエピタキシャル層37を形成する。
基板10としては、サファイア単結晶、SiC単結晶などからなるものを使用できる。基板10としてサファイア基板を用いる場合、C面((0001)面)を主面(基板表面10a)とすることが望ましい。基板10の面方位は、結晶面に対してオフ角が0°でもよく、オフ角を付与してあっても良い。オフ角を付与する場合は、オフ角として1°以下が適用される。本発明においては、このようなオフ角を付与された基板表面を含め、単に、基板表面10aはC面((0001)面)であると呼ぶ。
基板10の一端には、基板10の結晶方位を示すオリエンテーションフラット(OF:Orientation Flat)11(OF11)が設けられている。OF11はサファイア単結晶の(11−20)面に形成されている。
基板10上にエピタキシャル層37を形成する場合、基板10として300〜1000μmの厚みのものを用いることが好ましい。基板10の厚さが300μm未満であると、エピタキシャル層37の成長の途中で基板10が反ってしまい不都合である。また1000μmを超える厚みの基板10は、エピタキシャル層37の成長後、研磨により基板10を薄くするのに労力を要する。
基板10上にエピタキシャル層37を形成する場合、基板10上にバッファ層(図示略)と、バッファ層上に形成される下地層(図示略)とを介してエピタキシャル層37を形成することが好ましい。ここで、基板10上に設けるエピタキシャル層37としては、代表例としてIII族窒化物半導体からなる層を挙げることができるが、本発明はこれに限定されない。III族窒化物半導体以外の材料からなる発光素子や受光素子にも適用される。
本発明の一例とするバッファ層は、III族窒化物半導体の単結晶または柱状結晶の集合体からなり、基板10とエピタキシャル層37との格子定数の違いを緩和するために設けられる。また、下地層は、III族窒化物半導体からなるものであり、下地層の材料はバッファと同じであっても異なっていても構わない。更にまた、下地層は、必要に応じてSi、GeおよびSn等のn型不純物をドープしても良いが、アンドープとすることもでき、アンドープの方が良好な結晶性の維持という点で好ましい。
エピタキシャル層37は、図2(c)に示すように、n型電極を形成するためのn型コンタクト層を含むn型層32と、発光部となる発光層33と、p型電極を形成するためのp型コンタクト層を含むp型層34とを有する。
n型層32は、通常nコンタクト層とnクラッド層とから構成される。nコンタクト層はnクラッド層を兼ねることができる。
nコンタクト層は、AlGa1−xN層(0≦x<1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。また、nコンタクト層にはn型不純物がドープされていることが好ましい。n型不純物としては、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeが挙げられる。
nコンタクト層と発光層33との間には、nクラッド層を設けることが好ましい。nクラッド層はAlGaN、GaN、GaInNなどで形成することが可能である。なお、本明細書では、各元素の組成比を省略した形でAlGaN、GaInNとの記述する場合がある。
n型層32の上に積層される発光層33としては、単一量子井戸構造あるいは多重量子井戸構造などの発光層33がある。量子井戸構造の井戸層としては、Ga1−yInN(0<y<0.4)からなるIII族窒化物半導体層が通常用いられる。また、多重量子井戸構造の発光層33の場合は、上記Ga1−yInNを井戸層とし、井戸層よりバンドギャップエネルギーが大きいAlGa1−zN(0≦z<0.3)を障壁層とする。井戸層および障壁層には、設計により不純物をドープしてもしなくてもよい。
p型層34は、通常、pクラッド層およびpコンタクト層から構成される。pコンタクト層はpクラッド層を兼ねてもよい。
pクラッド層としては、発光層33のバンドギャップエネルギーより大きくなる組成であり、発光層33へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくはAlGa1−xN(0<x≦0.4)からなるものが挙げられる。pクラッド層が、このようなAlGaNからなる場合、発光層33へのキャリアの閉じ込めの点で好ましい。
pクラッド層のp型ドープ濃度は、1×1018〜1×1021/cmが好ましく、より好ましくは1×1019〜1×1020/cmである。
pコンタクト層は、AlGa1−xN(0≦x≦0.4)からなることが好ましい。
Al組成が上記範囲であると、良好な結晶性の維持およびpオーミック電極との良好なオーミック接触の点で好ましい。また、pコンタクト層は、p型不純物(ドーパント)を1×1018〜1×1021/cmの濃度、好ましくは5×1019〜5×1020/cmの濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。p型不純物としては、特に限定されないが、例えば好ましくはMgが挙げられる。
このようなエピタキシャル層37を基板10上に形成するには、MOCVD法(有機金属化学気相成長法)、HVPE法(ハイドライド気相成長法)法、MBE(分子線エピタキシー法)、スパッタ法などの方法を使用することができる。特に好ましい成長方法として、膜厚制御性、量産性の観点からMOCVD法が挙げられる。
III族窒化物半導体のMOCVD法による成長の場合、キャリアガスとして水素(H)または窒素(N)、III族原料であるGa源としてトリメチルガリウム(TMG)またはトリエチルガリウム(TEG)、Al源としてトリメチルアルミニウム(TMA)またはトリエチルアルミニウム(TEA)、In源としてトリメチルインジウム(TMI)またはトリエチルインジウム(TEI)、V族原料であるN源としてアンモニア(NH)、ヒドラジン(N)などが用いられる。また、ドーパントとしては、n型にはSi原料としてモノシラン(SiH)またはジシラン(Si)が、Ge原料として有機ゲルマニウムが用いられ、p型にはMg原料としてはビスシクロペンタジエニルマグネシウム(CpMg)またはビスエチルシクロペンタジエニルマグネシウム((EtCp)Mg)が用いられる。
エピタキシャル層37形成後、エピタキシャル層37のp型層34上の所定の位置に公知のフォトリソグラフィー技術およびリフトオフ技術を用いて、図2(c)に示すように、透光性正極35を形成する。
透光性正極35の材料としては、Au、NiO、ITO(In−SnO)、AZO(ZnO−Al)、IZO(In−ZnO)、GZO(ZnO−GeO)から選ばれる少なくとも一種などが用いられる。また、透光性正極35の構造としては、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
次に、図2(c)に示すように、透光性正極35上の所定の位置に、公知のフォトリソグラフィー技術を用いて正極ボンディングパッド13bを形成する。
正極ボンディングパッド13bとしては、Au、Al、NiおよびCu等を用いた各種構造が周知であり、これら周知の材料、構造を何ら制限無く用いることができる。
正極ボンディングパッド13b形成後、公知のフォトリソグラフィー技術および反応性イオンエッチング技術により、エピタキシャル層37をエッチングして、図2(b)に示すように、分割溝38a及び38bを形成するとともに、分割溝38bに臨む所定の位置にn型層32のnコンタクト層を半円状に露出させる。
なお、分割溝38a及び分割溝38bを形成する手段として、前記エッチング法以外にも、レーザ法、ダイシング法など周知の手法を何ら制限なく用いることができる。
しかしながら、分割溝38a、38bを形成する手段としては、ウェットエッチングおよびドライエッチングなどのエッチング方法を用いることが好ましい。例えば、ドライエッチングであれば、反応性イオンエッチング、イオンミリング、集束ビームエッチングおよびECRエッチングなどの手法を用いることができ、ウェットエッチングであれば、例えば硫酸とリン酸の混酸を用いることができる。但し、エッチングを行う前に、窒化ガリウム系化合物半導体表面に、所望のチップ形状となるように、所定のマスクを形成する。
また、レーザ法で分割溝38a、38bを形成する場合、汚れが飛散して積層された半導体層の表面に付着し、電気特性が劣化する恐れがある。これを防ぐために、耐熱性に優れたレジストなどの保護膜を形成し、分割溝形成後に保護膜上の汚れと共に保護膜を洗浄で除去すればよい。
また、ダイシング法では、ブレードの消耗および劣化による加工精度のバラツキが心配されるが、それらの刃先の交換などの交換頻度を高めることにより加工精度を上げることができる。
図2(a)、(b)が示すように基板10を発光チップ20に分割する分割溝38aは、OF11の面に平行なサファイア単結晶の[1−100]方向(A面、m軸)と角度(交差角)αで交差して設けられている。そして、分割溝38bは、OF11の面と直交する方向である[11−20]方向(M面、a軸)と角度(交差角)βで交差して設けられている。また、分割溝38a、38bは互いに交差するように設けられている。これにより、複数の平面視略長方形状の発光素子部12がマトリックス状に区画される。また、基板10を発光チップ20に切断する切断予定線21a、21bは、分割溝38a、38bに沿うように設けられている。
分割溝38a、38bの交差角α(β)は10°以上且つ20°の範囲が望ましい。さらに交差角α(β)が15°であるのがより好ましい。この理由に関しては図2(d)を用いて簡単に説明する。
図2(d)は、発光チップ20の辺と、サファイア単結晶の結晶方位との関係を説明する図で、発光チップ20の表面をc軸方向から見た図である。ここでは、発光チップ20の平面形状を正方形として示している。なお、図2(a)、(b)からわかるように切断予定面22a、22bは切断予定線21a、21b及び分割溝38a、38bと平行な関係にある。
α=0°(β=0°)の場合には、発光チップ20の一方の平行な二辺(切断予定面22a)がA面と一致し、他方の平行な二辺(切断予定面22b)がM面と一致する。
また、α=30°(β=30°)の場合には、発光チップ20の一方の平行な二辺(切断予定面22a)がM面と一致し、他方の平行な二辺(切断予定面22b)がA面と一致する。よって、これらの場合には、発光チップ20の基板10の側面(切断面)が基板表面10aに対して傾斜する。
これに対して、例えばα=15°(β=15°)であれば、切断予定面22aおよび22bがA面およびM面に対して最大となる15°の角度を有している。
よって、発光チップ20の基板10の側面(切断面)が基板表面10aに対して傾斜することを抑制するには、交差角αおよびβが15°であるのが好ましい。しかし、交差角αおよびβが10°以上且つ20°の範囲にあれば、発光チップ20の基板10の側面(切断面)が基板表面10aに対して傾斜することを抑制しうる。なお、サファイア単結晶は六方晶であるので、切断予定面22aとA面との交差角αおよび切断予定面22bとM面との交差角βに対して30°の整数倍を足した値、すなわちα(β)=30°×(n−1)+α(β)(nは整数であって、10°≦α、β≦20°)としても同様である。
複数の発光チップ20は、図2(a)に示すように、互いに、m軸と交差角αとなる方向にphの間隔(分割ピッチph)、a軸に交差角βになる方向にpvの間隔(分割ピッチpv)で設けられている。
本実施の形態では、発光チップ20の表面形状は長方形であり、例えば、長辺の長さphは400μm、短辺の長さpvは240μmであるが、長辺および短辺の方向はいずれであってもよい。また、発光チップ20は、長辺と短辺が同じ長さである正方形であってもよい。
分割溝38a、38bの幅n1、n2は、発光チップ20の大きさによらず、10μmから30μmの範囲で設計されているのが好ましく、15μmと25μmの間に設計されることがより好ましい。10μm以下であると分割時に発光素子部12を損傷した不良チップが多発し、製品歩留まりが低下する。また、30μm以上であるとウェハー1枚あたりから収得できるチップ個数が少なくなり、生産性の観点から望ましくない。また、上記の範囲内であれば幅n1、n2は同じ幅としてもよいし、異なる幅でもよい。
次に、露出されたn型層32のnコンタクト層上に負極ボンディングパッド13aを形成する。
負極ボンディングパッド13aとしては、Ti、Auなどを用いた各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
なお、ここでは詳細な説明を省略するが、発光素子部12は、透光性正極35を用いるフェイスアップ型のLEDとしたが、反射膜を用いてサファイア基板側から光取出しを行うフェイスダウン構造(フリップチップ構造)のLEDあってもよい。また、発光素子部12は発光ダイオードとしたが、半導体レーザであってもよい。
半導体発光素子形成終了後、基板裏面10bを研削して、基板10の厚みを薄くした後、鏡面に研磨する。
基板10の厚みは、60〜300μm、好ましくは80〜250μm、より好ましくは100〜200μmとすることが好ましい。基板10の厚さを上記範囲とすることで、基板10の分割が容易になり、効率よく綺麗に基板10を分割することができる。
なお、基板10の厚みが300μmを超えると、サファイアなどからなる非常に硬い基板10を精度良く分割することが困難となる。また、基板10の厚みが60μm未満であると、基板10とエピタキシャル層37との間の格子定数や熱膨張率の違いに起因する反りが顕著となり、基板10を精度良く分割することが困難となる。
次に、前述の半導体発光素子の製造に続いて、基板10を発光チップ20に加工する基板の加工方法を説明する
本実施の形態における基板の加工方法は、レーザ光の照射により基板10内に改質領域23、24(後述する図4参照)を形成(レーザ加工)するレーザ加工工程と、その後に、改質領域23、24を起点として基板10を発光チップ20に切断するブレーキング工程とからなる。
レーザ加工により基板10内に改質領域23、24を形成するレーザ加工工程を説明する。
図3は、レーザ加工により基板10内に改質領域23、24を形成するために、基板10を金属リング16で保持された粘着シート15に貼り付けた状態を説明する図である。図3(a)は基板10を金属リング16で保持された粘着シート15に貼り付けた状態を説明する平面図、図3(b)は図3(a)のIIIB−IIIB線での断面図、図3(c)は図3(a)のIIIC−IIIC線での断面の部分拡大断面図である。
図3(a)および(b)に示すように、基板10は、金属リング16で保持された粘着シート15に貼り付けられている。
金属リング16は、基板10の直径より大きく設定されている。そして、基板10は、金属リング16の内側に、金属リング16に接触しないように貼り付けられている。なお、粘着シート15は、レーザ加工において、基板10を保持すると共に、レーザ加工工程に引き続いて行われるブレーキング工程において切断された発光チップ20が飛散するのを防止する。
図3(a)では、基板10は、x方向が図中において左右に向くように、交差角αだけ回転させている。
図3(a)に示した基板表面10aにおいて、OF11の設けられた−y方向の端をD端部、OF11と反対側のy方向の端をU端部、x方向の端をL端部、同様に−x方向の左側の端をR端部とする。そして、中央部をC部とする。さらに、図3(a)に示した基板表面10aにおいて、D端部のある基板10の下側をD端部側、U端部のある基板10の上側をU端部側、L端部のある基板10の右側をL端部側、R端部のある基板10の左側をR端部側と呼ぶ。なお、R端部およびL端部は、図中において、左右が逆になっている。これは、後述するレーザ加工工程において、基板10が裏返して配置されるためである。
図3(c)に示すように、基板10は、発光素子部12を形成した基板表面10aの側が粘着シート15に貼り付けられている。よって、図3(a)は、粘着シート15を通して基板表面10aを見た状態を示している。
また、図3(c)に示すように、基板10に想定された切断予定線21a(便宜的に基板裏面10b上にあるとした。)から基板表面10aに垂直に延びる面は、切断予定線21aに対応した切断予定面22aである。すなわち、発光チップ20の基板10の側面(切断面)が基板表面10aに対して垂直に形成されることが望ましい。
図示しないが、切断予定線21aと直交する切断予定線21bに対応して、基板裏面10bから基板表面10aに垂直に延びた面が切断予定面22bとなる。
ここでは、金属リング16に保持された粘着シート15に貼り付けられた基板10を、基板ユニット30と呼ぶ。
図4は、レーザ加工による基板10の内部へ改質領域23、24を形成する方法(レーザ加工方法)を説明する図である。図4(a1)および(a2)は、レーザ光45が入射する基板裏面10bから深い距離の位置(距離d1)に改質領域23を形成する工程を示す。図4(b1)および(b2)は、レーザ光45が入射する基板裏面10bから浅い距離の位置(距離d2、d2<d1)に改質領域24を形成する工程を示す。
以下では、基板10が金属リング16に保持された粘着シート15に基板10を貼り付けた基板ユニット30が、吸着ステージ52に設置されてからのレーザ加工について説明する。
本実施の形態では、レーザ光発生部41は、基板裏面10bを“0”(基準面)とする。そして、基板裏面10bの切断予定線21a、21bに沿って、基板裏面10bから距離d1の位置(深い距離の位置)に集光したレーザ光45を照射して改質領域23を形成したのち、再び基板裏面10bの切断予定線21a、21bに沿って、距離d1に比べて浅い距離の位置(距離d2)に集光したレーザ光45を照射して改質領域24を形成する。すなわち、レーザ光発生部41は、基板裏面10b(基板表面10aとしても同じである。)から複数の距離に改質領域23、24を形成する。
前述したように、図4(a1)および(a2)は、基板裏面10bから深い距離の位置(距離d1)に改質領域23を形成する工程を示す。図4(a1)は、図3(a)のIIIC−IIIC線での断面図である。図4(a1)には、吸着ステージ52上にセットされた、金属リング16、粘着シート15、基板10、基板表面10aに形成された発光素子部12、基板10に想定された切断予定線21aおよび切断予定面22aが示されている。なお、図4(a1)には、2つの切断予定面22aのみが示されている。
一方、図4(a2)は、図3(a)のIIIB−IIIB線での断面図である。
図4(a1)に示すように、レーザ光45は、基板裏面10bから入射され、光学系44により、切断予定面22aにおいて、基板裏面10bから距離d1の位置に集光されている。
そして、図4(a2)に示すように、吸着ステージ52のx方向への移動とともに、パルス発振により、レーザ光45は、基板10の切断予定面22a内に複数の改質領域23を繰り返し形成する。レーザ光45のパルス発振周波数は、例えば、15,000〜300,000Hz、吸着ステージ52の移動速度は100〜500mm/secである。
また、レーザの出力は1.5〜5.0μJの範囲である。
前述したように、図4(b1)および(b2)は、基板裏面10bから浅い距離の位置(距離d2、d2<d1)に改質領域24を形成する工程を示す。図4(b1)は、図3(a)のIIIC−IIIC線での断面図である。図4(b2)は、図3(a)のIIIB−IIIB線での断面図である。図4(b1)および(b2)に示したそれぞれの断面は、図4(a1)および(a2)に示した断面である。よって、図4(b1)および(b2)に示すように、基板10内の基板裏面10bから距離d1の位置に、すでに改質領域23が形成されている。
図4(b1)に示すように、レーザ光45は、基板裏面10bから距離d2(d2<d1)の位置に集光されている。そして、図4(b2)に示すように、吸着ステージ52のx方向への移動とともに、パルス発振により、レーザ光45は、複数の改質領域24を繰り返し形成する。
以上説明したように、基板10に想定された切断予定面22a内の、基板裏面10b(基板表面10a)から異なる2つの距離の位置に、レーザ光45の集光点を結ぶようにして、改質領域23、24を形成している。すなわち、基板10の切断予定面22a内には改質領域23と改質領域24とが2段にわたって形成される。
図4では示していないが、切断予定面22bにおいても同様である。本実施の形態では、x方向とy方向との走査の順は、x方向に改質領域23、24を形成した後にy方向で改質領域23、24を形成している。また、改質領域23、24形成時のレーザの出力は、2.5μJ、2.0μJと基板裏面10bからの距離が大きい場合のレーザ光45の出力を、距離が小さい場合より、大きく設定した。
改質領域23、24は、集光された強いレーザ光45によりクラックが形成された領域または溶融した領域であって、レーザ光45を照射しない領域に比べて、機械強度が低い領域である。それで、レーザ加工工程に引き続いて行われるブレーキング工程において、改質領域23、24は、ブレードなどを押し当てられることにより、基板10が容易に破壊されて、基板10の切断が開始される起点となる。
すなわち、基板10内に2段に改質領域23、24を形成することで、基板10を発光チップ20に切断できるようにしている。
なお、本実施の形態では、基板裏面10bから深い位置(距離d1)に改質領域23を形成された後、浅い位置(距離d2)に改質領域24が形成される。すなわち、改質領域23、24の形成は、レーザ光45が入射する基板裏面10bからの距離が大きい方から、小さい方へと行われている。これは次の理由による。浅い位置(距離d2)に改質領域24を形成した後、深い位置(距離d1)に改質領域23を形成しようとすると、レーザ光45は、浅い位置(距離d2)に形成された改質領域24を透過して、深い位置(距離d1)に集光される。この場合、レーザ光45は、改質領域24による散乱などの影響を受ける。このため、レーザ光45の集光効率が悪く、改質領域23が形成しづらくなってしまう。
こののち、想定された切断予定線21aおよび21bに対してブレードを押し当てるなどにより、基板10を発光チップ20に切断するブレーキング工程が行われる(ステップ2)。ブレーキング工程において、基板10は、形成された改質領域23、24を起点として、クラックが入って、発光チップ20に分割される。
その後、粘着シート15は、引き延ばされて、それぞれの発光チップ20の隙間を広げ、発光チップ20をパッケージに搭載するパッケージマウント工程(不図示)における作業を容易にする。
(第2の実施の形態)
第1の実施の形態では、図2(a)に示したように、発光チップ20の表面形状が長方形であるとした。このため、A面(11−20)に対する交差角αとM面(1−100)に対する交差角βは個別に設定することができなかった。
図5は、第2の実施の形態における発光チップ20の辺と、サファイア単結晶の結晶方位との関係を説明する図である。ここでは、発光チップ20の表面形状を平行四辺形とし、発光チップ20の一方の平行な二辺(切断予定面22a)を、A面に対して平行(α=0°)に設定している。一方、発光チップ20の他方の平行な二辺(切断予定面22b)とM面との交差角βを、10°、15°、20°に設定した場合を示している。なお、αは0°でなくてもよい。
図6は、第2の実施の形態における基板10の一例を説明する図である。図6では、基板10の切断予定線21a(切断予定面22a)とサファイア単結晶の[1−100]方向(A面)とを一致(交差角α=0°)させ、基板10の切断予定線21b(切断予定面22b)とサファイア単結晶の[11−20]方向(M面)とをβ=15°で交差させている。
他は、第1の実施の形態と同様である。このように、第2の実施の形態では、切断予定面22aがA面と一致しているが、A面は垂直に割れる傾向があるので基板10の側面が傾斜することはない。また、第2の実施の形態では、発光チップ20の平面形状を平行四辺形として、A面(11−20)に対する交差角αとM面(1−100)に対する交差角βとを個別に設定することができる。
そして、このような本実施の形態でも、切断予定面22aおよび22bは、M面に対して交差しているので、発光チップ20の基板10の側面(切断面)が基板表面10aに対して傾斜することを抑制できる。
(第3の実施の形態)
第2の実施の形態では、図6に示したように、発光チップ20の表面形状を平行四辺形とした。第3の実施の形態では、発光チップ20の表面形状を台形としている。
図7は、第3の実施の形態における発光チップ20の辺と、サファイア単結晶の結晶方位との関係を説明する図である。ここでは、発光チップ20の表面形状を脚の長さが等しい等脚台形とし、発光チップ20の一方の平行な二辺(切断予定面22a)を、A面に対して平行(α=0°)に設定している。一方、発光チップ20の他方の二辺(切断予定面22b)とM面との交差角βを、10°、15°、20°に設定した場合を示している。なお、αは0°でなくてもよい。
図8は、第3の実施の形態における基板10の一例を説明する図である。図8では、発光チップ20の台形の二つの脚に対応する、基板10の切断予定線21b(切断予定面22b)と、サファイア単結晶の[11−20]方向(M面)と交差角β=15°で交差して設けられている。一方、基板10の切断予定線21a(切断予定面22a)は、サファイア単結晶の[1−100]方向(A面)に設けられている。
なお、本実施の形態では、切断予定線21aは、基板10において直線であるが、切断予定線21bは直線ではない。よって、切断予定線21aにおいて、基板10を短冊状に切断した後、切断予定線21bに沿って、発光チップ20に切断している。また、吸着ステージ52(図3参照)を、切断予定線21aおよび21bにしたがって移動させ、切断予定線21aおよび21bに沿って改質領域23、24(図3参照)を形成してもよい。
本実施の形態では、等脚台形としたが、脚の長さが異なってもよい。さらに、図示しないが、発光チップ20の表面形状を三角形としてもよい。
他は、第1の実施の形態と同様である。
本実施の形態でも、図7に示したように、切断予定面22aおよび22bは、M面に対して交差しているので、発光チップ20の基板10の側面(切断面)が基板表面10aに対して傾斜することを抑制できる。
第1ないし第3の実施の形態で説明したように、発光チップ20の辺(切断予定面22aおよび22b)がM面に対して交差するように設けられていればよい。本発明では、発光チップ20の辺(切断予定面22aおよび22b)とM面との関係は、本実施の形態で述べた関係に限らず、変形して用いることができる。
同様に、本発明では、発光チップ20の表面形状についても、本実施の形態で説明した形状に限らず、変形して用いることができる。
また、第1ないし第3の実施の形態において、OF11は、サファイア単結晶の(11−20)面(A面)に設けた。しかし、OF11を切断予定線21a(切断予定面22a)または切断予定線21b(切断予定面22b)のいずれか一方に平行に設けてもよい。OF11を、切断予定線21a(切断予定面22a)または切断予定線21b(切断予定面22b)のいずれか一方に平行に設ければ、OF11を基準にして、基板10に発光素子部12を形成すればよい。よって、発光素子部12を形成するプロセスが容易になる。
第1ないし第3の実施の形態において、基板10の内部に改質領域23、24を形成するレーザとしては、Nd:YAGレーザの第2高調波を用いることができ、またその第3、第4高調波を用いてもよく、さらには1064nmの基本波を用いてもよい。また、Nd:YLFレーザやNd:YVOレーザの基本波や当該高調波、およびチタンサファイアレーザを用いてもよい。また、本発明では、固体レーザだけでなく、エキシマ励起のパルスレーザ光、COレーザといったガスレーザを用いてもよい。
さらに、第1ないし第3の本実施の形態では、基板裏面10bからのレーザ光45の集光距離を変えて、改質領域23、24を2段に形成してもよい。また、改質領域23または24の一方のみ(一段)としてもよく、さらには改質領域を3段に形成してもよい。また切断予定面22aと22bに対して、それぞれ、異なる段数の改質領域を形成してもよい。
そして、本実施の形態におけるx方向とy方向との走査の順を、x方向の次にy方向としたが、逆にy方向の次にx方向としてもよい。さらに、本実施の形態では、レーザ光45の走査を一方の方向を重ねて行ったが、x方向とy方向とで交互に行ってもよい。
本実施の形態では、レーザ光45の出力を基板裏面10bからの距離によって変更したが、同じでもよく、基板裏面10bからの距離が大きい場合のレーザ光45の出力を、距離が小さい場合より、小さく設定してもよい。
以上、第1ないし第3の実施の形態で説明したように、本発明では、サファイア単結晶のC面((0001)面)を表面とし、当該表面上に複数の半導体発光素子が形成された基板の加工方法であって、基板の表面に対して垂直な面であって、且つサファイア単結晶のM面と等価な面のいずれに対しても交差する面を切断予定面とし、切断予定面に沿うように、発光素子部の各辺同士の間に分割溝を形成する工程と、切断予定面内に、当該基板の一方の面から、レーザ光を集光して照射し、当該基板の内部に改質領域を形成するレーザ加工工程と、改質領域を起点にして基板を切断して、それぞれが半導体発光素子を含む複数の半導体発光チップに分割するブレーキング工程とを含むことを特徴とする基板の加工方法が提供される。
ここで、切断予定面は、基板の表面に対して垂直な面であって、且つサファイア単結晶のM面と等価な面のいずれに対しても交差する。なお、本発明においては、基板の表面に対して「垂直な面」とは、基板の表面に対して、ほぼ垂直な面の範囲を含めるものとする。例えば、ほぼ垂直な面の好ましい範囲としては、基板の表面に対して、2°以内の範囲を含めた垂直な面とする。以下、実施例で詳細に説明する。
以下、本発明を実施例に基づいて具体的に説明する。しかし、本発明はこれらの実施例にのみ限定されるものではない。
(実施例1)
以下に示すようにして、窒化ガリウム系化合物半導体を備えた発光素子部を有するIII族窒化物半導体発光素子を作製した。
まず、図2(c)に示すように、外径100mmの円板状のC面サファイア単結晶の基板10(オフ角;0.4°)の基板表面10a上に、AlNからなるバッファ層を介してアンドープGaNからなる厚さ4μmの下地層、Siドープ(濃度1×1019/cm)GaNからなる厚さ2μmのnコンタクト層、Siドープ(濃度1×1018/cm)In0.1Ga0.9Nからなる厚さ12.5nmのnクラッド層(nコンタクト層およびnクラッド層によりn型層32が構成される。)、GaNからなる厚さ16nmの障壁層とIn0.2Ga0.8Nからなる厚さ2.5nmの井戸層を交互に5回積層させた後、最後に障壁層を設けた多重量子井戸構造の発光層33、Mgドープ(濃度1×1020/cm)Al0.07Ga0.93Nからなる厚さ2.5nmのpクラッド層およびMgドープ(濃度8×1019/cm)GaNからなる厚さ0.15μmのpコンタクト層(pクラッド層およびpコンタクト層によりp型層34が構成される。)を順次積層してなる厚み9μmのIII族窒化物半導体からなるエピタキシャル層37を形成した。なお、前記サファイア単結晶の基板10のA面には、OF11(オリフラ)が形成されている。
次に、エピタキシャル層37のpコンタクト層上の所定の位置に公知のフォトリソグラフィー技術およびリフトオフ技術を用いて、IZOからなる透光性正極35を形成した。
次に、公知のフォトリソグラフィー技術を用い、透光性正極35の上にTi/Al/Ti/Au層構造よりなる正極ボンディングパッド13bを形成した。
次に、図2に示すように、正極ボンディングパッド13bまで形成された基板10のエピタキシャル層37を、公知のフォトリソグラフィー技術および反応性イオンエッチング技術によりエッチングして、基板10の切断予定線21aとサファイア単結晶のA面との交差角αを15°とする切断予定線21aに沿って、分割ピッチpvが240μm、幅n1が20μmの分割溝38aを形成するとともに、サファイア単結晶のM面との交差角βを15°とする切断予定線21bに沿って分割ピッチphが400μm、幅n2が20μmの分割溝38bを形成した。また、同時に、分割溝38bに臨む所定の位置にnコンタクト層を半円状に露出させた。
次に、露出させたnコンタクト層にTi/Au二層構造の負極ボンディングパッド13aを周知の方法で形成した。
以上の工程により、分割溝38a、38bで分離された複数の発光素子部12を有する発光素子用のウェハー(半導体発光素子が形成された基板10)を作製した。
次に、基板裏面10bをラッピングおよびポリッシングすることで、エピタキシャル層37の厚みと基板10の厚みとを合わせた総厚が150μmとなるようにサファイア単結晶の基板10を薄板化した。発光素子部12が形成されていない面である基板裏面10bのRaを0.005μmとした。得られたウェハーの表面には、目視検査で汚れは全く観察されなかった。
次に、基板の加工方法におけるレーザ加工工程では、基板裏面10bから距離d1=100μmおよび距離d2=30μmの2箇所の位置(二段)に、レーザ光45を照射して、改質領域23、24を形成した。
次に、劈開ブレードを分割溝38bに沿って基板裏面10bに当接させ、さらに劈開ブレードを40μm押し込み、分割溝38bの改質領域23、24からクラックを生じさせた。このことによって、分割溝38bに沿って短冊状にウェハーを分割して、発光素子部12が一列配列されてなる短冊状ウェハーを得た。
次に、劈開ブレードを短冊状ウェハーの基板裏面10bに分割溝38aに沿って当接させ、劈開ブレードを40μm押し込み、分割溝38aの改質領域23、24からクラックを生じさせた。このようにして、分割溝38aに沿って短冊状ウェハーを分割して、長辺の長さが400μmであり、短辺の長さが240μmである複数の平面視略長方形状のIII族窒化物半導体発光素子(発光チップ20)とした。
実施例1において得られた発光チップ20のLED特性は、電圧Vfが3.11Vのとき、発光波長が452nmであり、発光出力が18.5mWであった。
図9は、実施例1における発光チップ20の形状を説明する図である。図9(a)は実施例1の発光チップ20を上から見た平面図、図9(b)は発光チップ20の長辺側から見た側面図、図9(c)は発光チップ20の短辺側から見た側面図である。
そして、基板表面10aに対して垂直な面を基準にして、図9(b)に示すように、発光チップ20の長辺側から見たときの短辺側の側面26の傾斜する角度を、図中左側を傾斜角θ1、図中右側を傾斜角θ2とし、図9(c)に示すように、発光チップ20の短辺側から見たときの長辺側の側面25の傾斜する角度を、図中上側を傾斜角θ3、図中下側を傾斜角θ4として計測評価した。その結果、短辺側の側面26の傾斜角θ1およびθ2は0.5°および0.4°といずれの場合も切断面の傾斜角は2°以下であり、基板の表面に対して垂直な切断面であった。また、発光チップ20の長辺側の側面25の傾斜角θ3およびθ4は、0.3°、0.4°といずれの場合も切断面の傾斜角は2°以下であり、基板の表面に対して垂直な切断面であった。
次に、複数の発光チップ20の発光素子部12について、逆方向電圧Vrとして5Vを印加し、逆方向電流Irが2μA以上のものを不良(NG)とする評価を行った結果不良(NG)の発生率が0.3%であった。
(実施例2〜6、比較例1、2)
図10は、さらに実施例2〜6および比較例1、2における分割ピッチph、pv、分割溝38a、38bの幅n1、n2、サファイア単結晶のA面、M面との交差角α、β、基板裏面10bからレーザを照射して形成される改質領域23、24までの距離d1、d2、発光チップ20の短辺側の側面26の傾斜角θ1、θ2、長辺側の側面25の傾斜角θ3、θ4、不良(NG)の発生率の結果を示した図である。
但し、実施例2〜6は分割溝の幅、交差角α、βの設定以外は発光素子部12の構造は実施例1とおなじであり、さらに基板の加工方法におけるレーザ加工工程も、実施例1と同じである。
図11は比較例1、2における発光チップの形状を説明する図である。
比較例1、2は、基板10の切断予定線21aと、サファイア単結晶のA面とを一致(交差角α=0°)させ、切断予定線21bと、サファイア単結晶のM面とを一致(交差角β=0°)させて製作した矩形の発光チップ20であることと、比較例2の分割溝38a、38bの幅n1、n2が30μmであること以外は、発光素子部12の構造は実施例1と同じであって、発光チップ20の表面形状も実施例1と同じである。さらに、基板の加工方法におけるレーザ加工工程も、実施例1と同じである。
図10から分かるように、実施例1〜6では、発光チップ20の短辺側の側面26の傾斜角θ1およびθ2は、いずれの実施例においても2°以下であり、基板表面10aに対して垂直な切断面であった。また、発光チップ20の長辺側の側面25の傾斜角θ3およびθ4もともに2°以内であり、基板の表面に対して垂直なチップ断面が得られている。また、実施例1〜6では、不良(NG)発生率も1%以内で良好である。
一方、比較例1、2では、発光チップ20で、短辺側すなわちM面と平行な側面26の傾斜角θ1およびθ2は5°前後であって、図11(d)に示すように、発光チップ20を長辺側から見ると、基板10の側面25は平行四辺形になっている。一方、長辺側の側面25の傾斜角θ3およびθ4は、2°以下であり、基板表面10aに対して垂直な切断面であった。図11(c)に示すように、発光チップ20を短辺側からみると側面26は長方形になっている。つまり、短辺側の側面26が基板表面10aに対して傾斜していることになる。不良(NG)発生率も比較例1が9.5%、比較例2が3.2%と実施例1〜6に比べ格段と高い値を示している。
以上の説明から分かるように、実施例1〜6では、発光チップ20の基板10の側面25、26が基板表面10aに対して傾斜することが抑制されているため、発光チップ20の基板10の切断面(側面25、26)が切断領域から外れて発光素子部12にかかることが抑制され、不良率を低く抑えることができた。
本発明は、半導体発光素子の製造方法に関するものであり、特に、サファイア基板を分割する際に斜めにわれることを抑制するとともに、逆方向電流を抑制して、半導体発光素子の製造効率を高めた半導体発光素子の製造方法に関するものであり、半導体発光素子を製造・利用する産業において利用可能性がある。
10…基板、11…オリエンテーションフラット(OF)、12…発光素子部、13a、13b…電極、15…粘着シート、16…金属リング、20…発光チップ、21a、21b…切断予定線、22a、22b…切断予定面、30…基板ユニット、32…n型層、33…発光層、34…p型層、35…透光性正極、37…エピタキシャル層、38a、38b…分割溝、41…レーザ光発生部、42…ダイクロイックミラー、44…光学系、45…レーザ光、52…吸着ステージ

Claims (13)

  1. サファイア単結晶のC面を表面とし、側面がサファイア単結晶のM面と等価な面のいずれに対しても交差する面で構成され、当該側面にレーザ照射により形成された改質領域を含む基板と、
    前記基板の前記表面上に設けられた半導体発光素子と
    を備えた半導体発光チップ。
  2. 前記半導体発光チップは、表面形状が平行四辺形であることを特徴とする請求項1に記載の半導体発光チップ。
  3. 前記半導体発光チップは、表面形状が矩形であることを特徴とする請求項1または2に記載の半導体発光チップ。
  4. 前記半導体発光チップは、表面形状が台形であることを特徴とする請求項1に記載の半導体発光チップ。
  5. 前記基板の表面において、前記側面がサファイア単結晶のM面に対して交差する交差角が10°以上且つ20°以下であることを特徴とする請求項1ないし4のいずれか1項に記載の半導体発光チップ。
  6. サファイア単結晶のC面を基板表面とし、当該表面上に複数の半導体発光素子が形成された基板の加工方法であって、
    前記基板の表面に対して垂直な面であって、且つサファイア単結晶のM面と等価な面のいずれに対しても交差する面を切断予定面とし、当該切断予定面に沿うように、発光素子部の各辺同士の間に分割溝を形成する工程と、
    前記切断予定面内に、前記基板の一方の面から、レーザ光を集光して照射し、当該基板の内部に改質領域を形成するレーザ加工工程と、
    前記改質領域を起点にして前記基板を切断して、それぞれが前記半導体発光素子を含む複数の半導体発光チップに分割するブレーキング工程と
    を含む基板の加工方法。
  7. 前記改質領域は、前記レーザ光が前記基板を走査することにより形成されることを特徴とする請求項6に記載の基板の加工方法。
  8. 前記半導体発光チップは、表面形状が平行四辺形であることを特徴とする請求項6または7に記載の基板の加工方法。
  9. 前記半導体発光チップは、表面形状が矩形であることを特徴とする請求項8に記載の基板の加工方法。
  10. 前記半導体発光チップは、表面形状が台形であることを特徴とする請求項6または7に記載の基板の加工方法。
  11. 前記半導体発光チップは、前記切断予定面に沿うように設けられた前記分割溝の幅が10μm以上且つ30μm以下であることを特徴とする請求項6ないし10のいずれか1項に記載の基板の加工方法。
  12. 前記基板は、前記切断予定面のいずれか1つと平行するオリエンテーションフラットを備えることを特徴とする請求項6ないし11のいずれか1項に記載の基板の加工方法。
  13. 請求項6ないし12のいずれか1項に記載の基板の加工方法により製造された半導体発光チップ。
JP2010114282A 2010-05-18 2010-05-18 半導体発光チップおよび基板の加工方法 Active JP5370262B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010114282A JP5370262B2 (ja) 2010-05-18 2010-05-18 半導体発光チップおよび基板の加工方法
US13/639,608 US8836086B2 (en) 2010-05-18 2011-02-16 Semiconductor light emitting chip and method for processing substrate
PCT/JP2011/053198 WO2011145370A1 (ja) 2010-05-18 2011-02-16 半導体発光チップおよび基板の加工方法
TW100105802A TWI442462B (zh) 2010-05-18 2011-02-22 Semiconductor light - emitting chip and substrate processing methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010114282A JP5370262B2 (ja) 2010-05-18 2010-05-18 半導体発光チップおよび基板の加工方法

Publications (2)

Publication Number Publication Date
JP2011243730A true JP2011243730A (ja) 2011-12-01
JP5370262B2 JP5370262B2 (ja) 2013-12-18

Family

ID=44991488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010114282A Active JP5370262B2 (ja) 2010-05-18 2010-05-18 半導体発光チップおよび基板の加工方法

Country Status (4)

Country Link
US (1) US8836086B2 (ja)
JP (1) JP5370262B2 (ja)
TW (1) TWI442462B (ja)
WO (1) WO2011145370A1 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130234166A1 (en) * 2012-03-08 2013-09-12 Ting-Chia Ko Method of making a light-emitting device and the light-emitting device
WO2013176089A1 (ja) * 2012-05-23 2013-11-28 浜松ホトニクス株式会社 加工対象物切断方法、加工対象物、及び、半導体素子
JP2014232793A (ja) * 2013-05-29 2014-12-11 日本オクラロ株式会社 光半導体素子及び光半導体装置
US9142712B2 (en) 2013-12-02 2015-09-22 Nichia Corporation Method for manufacturing light emitting element
KR20160053783A (ko) * 2014-11-05 2016-05-13 가부시기가이샤 디스코 웨이퍼의 가공 방법
JP2016207908A (ja) * 2015-04-27 2016-12-08 三菱電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2017024014A (ja) * 2015-07-16 2017-02-02 株式会社ディスコ ウエーハの生成方法
US9566791B2 (en) 2015-02-25 2017-02-14 Canon Kabushiki Kaisha Method for manufacturing semiconductor chip
JPWO2014171076A1 (ja) * 2013-04-17 2017-02-16 パナソニックIpマネジメント株式会社 化合物半導体装置およびその製造方法ならびに樹脂封止型半導体装置
US9640714B2 (en) 2013-08-29 2017-05-02 Nichia Corporation Method for manufacturing light emitting element
JP2017228605A (ja) * 2016-06-21 2017-12-28 キヤノン株式会社 液体吐出ヘッド用半導体チップの製造方法
JP2019046862A (ja) * 2017-08-30 2019-03-22 日亜化学工業株式会社 発光素子の製造方法
JP2019047065A (ja) * 2017-09-06 2019-03-22 浜松ホトニクス株式会社 量子カスケードレーザ光源の製造方法
KR20190070588A (ko) * 2017-12-13 2019-06-21 엘지디스플레이 주식회사 발광 소자 및 이를 이용한 표시 장치
JP2019121790A (ja) * 2017-12-27 2019-07-22 日亜化学工業株式会社 発光装置
JP2020113584A (ja) * 2019-01-08 2020-07-27 豊田合成株式会社 発光素子の製造方法
WO2023277301A1 (ko) * 2021-06-30 2023-01-05 삼성전자주식회사 무기 발광 소자, 디스플레이 모듈 및 그 제조 방법
JP2023002592A (ja) * 2017-12-27 2023-01-10 日亜化学工業株式会社 発光装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011201759A (ja) * 2010-03-05 2011-10-13 Namiki Precision Jewel Co Ltd 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法
TWI499078B (zh) * 2013-01-31 2015-09-01 Just Innovation Corp 元件基板、元件基板的製造方法、光電裝置及其製造方法
DE102013207480A1 (de) * 2013-04-24 2014-10-30 Smartrac Technology Gmbh Verfahren zur Vereinzelung eines Wafers in Chips
JP5934923B2 (ja) * 2014-01-10 2016-06-15 パナソニックIpマネジメント株式会社 三角柱状m面窒化物半導体発光ダイオードを製造する方法
CN104505442B (zh) * 2014-12-24 2017-07-28 中国科学院半导体研究所 一种led外延片的切裂方法
CN104465909A (zh) * 2014-12-30 2015-03-25 圆融光电科技有限公司 蓝宝石衬底及制备方法、制造发光二极管的方法
JP6395633B2 (ja) 2015-02-09 2018-09-26 株式会社ディスコ ウエーハの生成方法
JP6395632B2 (ja) 2015-02-09 2018-09-26 株式会社ディスコ ウエーハの生成方法
JP6429715B2 (ja) 2015-04-06 2018-11-28 株式会社ディスコ ウエーハの生成方法
JP6425606B2 (ja) 2015-04-06 2018-11-21 株式会社ディスコ ウエーハの生成方法
JP6472333B2 (ja) 2015-06-02 2019-02-20 株式会社ディスコ ウエーハの生成方法
JP6472347B2 (ja) 2015-07-21 2019-02-20 株式会社ディスコ ウエーハの薄化方法
JP6482425B2 (ja) 2015-07-21 2019-03-13 株式会社ディスコ ウエーハの薄化方法
JP2017037912A (ja) * 2015-08-07 2017-02-16 株式会社ディスコ 検査用ウエーハおよび検査用ウエーハの使用方法
JP6594699B2 (ja) * 2015-08-18 2019-10-23 浜松ホトニクス株式会社 加工対象物切断方法及び加工対象物切断装置
JP6486239B2 (ja) 2015-08-18 2019-03-20 株式会社ディスコ ウエーハの加工方法
WO2017030039A1 (ja) * 2015-08-18 2017-02-23 浜松ホトニクス株式会社 レーザ加工装置及びレーザ加工方法
JP6486240B2 (ja) * 2015-08-18 2019-03-20 株式会社ディスコ ウエーハの加工方法
JP6690983B2 (ja) 2016-04-11 2020-04-28 株式会社ディスコ ウエーハ生成方法及び実第2のオリエンテーションフラット検出方法
TWI697941B (zh) * 2016-04-20 2020-07-01 晶元光電股份有限公司 基板晶圓以及ⅲ族氮化物半導體元件之製造方法
JP6858587B2 (ja) 2017-02-16 2021-04-14 株式会社ディスコ ウエーハ生成方法
JP7072047B2 (ja) * 2018-02-26 2022-05-19 パナソニックホールディングス株式会社 半導体発光素子
JP7208062B2 (ja) * 2019-03-01 2023-01-18 株式会社ディスコ デバイスチップの形成方法
TWI790470B (zh) * 2020-08-26 2023-01-21 晶元光電股份有限公司 半導體元件及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330628A (ja) * 1995-03-30 1996-12-13 Toshiba Corp 半導体発光素子、及びその製造方法
JP2003338636A (ja) * 2002-03-12 2003-11-28 Hamamatsu Photonics Kk 発光素子の製造方法、発光ダイオード、及び半導体レーザ素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3779237B2 (ja) 2002-07-04 2006-05-24 住友電気工業株式会社 基板切断方法及び基板切断装置
JP2007242856A (ja) * 2006-03-08 2007-09-20 Rohm Co Ltd チップ型半導体発光素子
US8188496B2 (en) * 2008-11-06 2012-05-29 Samsung Led Co., Ltd. Semiconductor light emitting device including substrate having protection layers and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330628A (ja) * 1995-03-30 1996-12-13 Toshiba Corp 半導体発光素子、及びその製造方法
JP2003338636A (ja) * 2002-03-12 2003-11-28 Hamamatsu Photonics Kk 発光素子の製造方法、発光ダイオード、及び半導体レーザ素子

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130234166A1 (en) * 2012-03-08 2013-09-12 Ting-Chia Ko Method of making a light-emitting device and the light-emitting device
WO2013176089A1 (ja) * 2012-05-23 2013-11-28 浜松ホトニクス株式会社 加工対象物切断方法、加工対象物、及び、半導体素子
JPWO2014171076A1 (ja) * 2013-04-17 2017-02-16 パナソニックIpマネジメント株式会社 化合物半導体装置およびその製造方法ならびに樹脂封止型半導体装置
JP2014232793A (ja) * 2013-05-29 2014-12-11 日本オクラロ株式会社 光半導体素子及び光半導体装置
US10084108B2 (en) 2013-08-29 2018-09-25 Nichia Corporation Method for manufacturing light emitting element
US9640714B2 (en) 2013-08-29 2017-05-02 Nichia Corporation Method for manufacturing light emitting element
US9142712B2 (en) 2013-12-02 2015-09-22 Nichia Corporation Method for manufacturing light emitting element
US9209351B1 (en) 2013-12-02 2015-12-08 Nichia Corporation Method for manufacturing light emitting element
JP2016087655A (ja) * 2014-11-05 2016-05-23 株式会社ディスコ ウエーハの加工方法
KR102313271B1 (ko) * 2014-11-05 2021-10-18 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR20160053783A (ko) * 2014-11-05 2016-05-13 가부시기가이샤 디스코 웨이퍼의 가공 방법
US9566791B2 (en) 2015-02-25 2017-02-14 Canon Kabushiki Kaisha Method for manufacturing semiconductor chip
JP2016207908A (ja) * 2015-04-27 2016-12-08 三菱電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2017024014A (ja) * 2015-07-16 2017-02-02 株式会社ディスコ ウエーハの生成方法
JP2017228605A (ja) * 2016-06-21 2017-12-28 キヤノン株式会社 液体吐出ヘッド用半導体チップの製造方法
JP2019046862A (ja) * 2017-08-30 2019-03-22 日亜化学工業株式会社 発光素子の製造方法
JP2019047065A (ja) * 2017-09-06 2019-03-22 浜松ホトニクス株式会社 量子カスケードレーザ光源の製造方法
KR20190070588A (ko) * 2017-12-13 2019-06-21 엘지디스플레이 주식회사 발광 소자 및 이를 이용한 표시 장치
KR102501876B1 (ko) * 2017-12-13 2023-02-20 엘지디스플레이 주식회사 발광 소자 및 이를 이용한 표시 장치
KR20230027132A (ko) * 2017-12-13 2023-02-27 엘지디스플레이 주식회사 발광 소자 및 이를 이용한 표시 장치
KR102616407B1 (ko) 2017-12-13 2023-12-20 엘지디스플레이 주식회사 발광 소자 및 이를 이용한 표시 장치
JP2019121790A (ja) * 2017-12-27 2019-07-22 日亜化学工業株式会社 発光装置
JP7157331B2 (ja) 2017-12-27 2022-10-20 日亜化学工業株式会社 発光装置
JP2023002592A (ja) * 2017-12-27 2023-01-10 日亜化学工業株式会社 発光装置
US11735690B2 (en) 2017-12-27 2023-08-22 Nichia Corporation Light emitting device
JP7389383B2 (ja) 2017-12-27 2023-11-30 日亜化学工業株式会社 発光装置
JP2020113584A (ja) * 2019-01-08 2020-07-27 豊田合成株式会社 発光素子の製造方法
WO2023277301A1 (ko) * 2021-06-30 2023-01-05 삼성전자주식회사 무기 발광 소자, 디스플레이 모듈 및 그 제조 방법

Also Published As

Publication number Publication date
US20130037825A1 (en) 2013-02-14
TW201236071A (en) 2012-09-01
JP5370262B2 (ja) 2013-12-18
TWI442462B (zh) 2014-06-21
US8836086B2 (en) 2014-09-16
WO2011145370A1 (ja) 2011-11-24

Similar Documents

Publication Publication Date Title
JP5370262B2 (ja) 半導体発光チップおよび基板の加工方法
JP5179068B2 (ja) 化合物半導体素子の製造方法
JP2011129765A (ja) 半導体発光素子の製造方法
JP4642137B2 (ja) 化合物半導体素子ウェハーの製造方法
JP3904585B2 (ja) 半導体素子の製造方法
JP5250856B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
US20070134833A1 (en) Semiconductor element and method of making same
US8691602B2 (en) Method for producing semiconductor light-emitting chip
JP6047989B2 (ja) 半導体発光素子及びその製造方法
US20100102341A1 (en) Semiconductor light emitting device and method for manufacturing the same
JP2007273659A (ja) GaN系半導体発光素子およびランプ
WO2007126158A1 (ja) 半導体発光素子およびウエハ
US8916904B2 (en) Semiconductor light emitting element, method for producing semiconductor light emitting element and light emitting device
JP4937599B2 (ja) 窒化物半導体発光素子及びその製造方法
JP2013051260A (ja) 半導体発光チップの製造方法および半導体発光チップ
US8871612B2 (en) Method for forming a cleaved facet of semiconductor device
CN107305920B (zh) 基板晶片以及ⅲ族氮化物半导体元件的制造方法
JP2005252245A (ja) 窒化ガリウム系化合物半導体ウェハー
JP2009033205A (ja) 窒化物半導体発光素子の製造方法
US8791469B2 (en) Semiconductor light emitting element having a plurality of substrate cutouts and semiconductor layer side surface projections
JP4282743B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP2000196145A (ja) 半導体素子の製造方法
JP2008306224A (ja) 窒化ガリウム系化合物半導体発光素子
JP2008306225A (ja) 窒化ガリウム系化合物半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121101

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20121212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130902

R150 Certificate of patent or registration of utility model

Ref document number: 5370262

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150