JP2000196145A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JP2000196145A JP2000196145A JP37268798A JP37268798A JP2000196145A JP 2000196145 A JP2000196145 A JP 2000196145A JP 37268798 A JP37268798 A JP 37268798A JP 37268798 A JP37268798 A JP 37268798A JP 2000196145 A JP2000196145 A JP 2000196145A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- semiconductor
- substrate
- contact layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 分離が容易でかつ歩留りの高い半導体素子の
製造方法を提供することである。 【解決手段】 サファイア基板１のｃ面上に、低温バッ
ファ層２、第１の高温バッファ層３、第２の高温バッフ
ァ層４、ｎ−コンタクト層５、量子障壁層６ａと量子井
戸層６ｂとを交互に積層してなるＭＱＷ発光層６、保護
層７、ｐ−クラッド層８およびｐ−コンタクト層９を順
に成長させる。次に、ｐ−コンタクト層９からサファイ
ア基板１に至る割り溝５０をダイシングにより形成す
る。このようにして割り溝５０を形成した後、割り溝５
０の内面のｐ−コンタクト層９からｎ−コンタクト層５
までをエッチングし、ｎ−コンタクト層５が露出してな
るｎ側電極形成領域５１を形成する。
製造方法を提供することである。 【解決手段】 サファイア基板１のｃ面上に、低温バッ
ファ層２、第１の高温バッファ層３、第２の高温バッフ
ァ層４、ｎ−コンタクト層５、量子障壁層６ａと量子井
戸層６ｂとを交互に積層してなるＭＱＷ発光層６、保護
層７、ｐ−クラッド層８およびｐ−コンタクト層９を順
に成長させる。次に、ｐ−コンタクト層９からサファイ
ア基板１に至る割り溝５０をダイシングにより形成す
る。このようにして割り溝５０を形成した後、割り溝５
０の内面のｐ−コンタクト層９からｎ−コンタクト層５
までをエッチングし、ｎ−コンタクト層５が露出してな
るｎ側電極形成領域５１を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＧａＮ（窒化ガリ
ウム）、ＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化イ
ンジウム）もしくはＢＮ（窒化ホウ素）またはこれらの
混晶等のIII −Ｖ族窒化物系半導体層（以下、窒化物系
半導体層と呼ぶ）からなる化合物半導体層を有する半導
体素子の製造方法に関する。
ウム）、ＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化イ
ンジウム）もしくはＢＮ（窒化ホウ素）またはこれらの
混晶等のIII −Ｖ族窒化物系半導体層（以下、窒化物系
半導体層と呼ぶ）からなる化合物半導体層を有する半導
体素子の製造方法に関する。
【０００２】
【従来の技術】近年では、紫外域に渡る波長領域の光を
出射可能な半導体発光素子として、ＧａＮ、ＩｎＧａ
Ｎ、ＡｌＧａＮ、ＡｌＧａＩｎＮ等の窒化物系半導体発
光素子の実用化が進んできている。また、上記のような
窒化物系半導体発光素子は、高温下で使用する耐環境電
子素子あるいは移動体通信等で使用する高周波ハイパワ
ー電子素子としての応用が期待されている。
出射可能な半導体発光素子として、ＧａＮ、ＩｎＧａ
Ｎ、ＡｌＧａＮ、ＡｌＧａＩｎＮ等の窒化物系半導体発
光素子の実用化が進んできている。また、上記のような
窒化物系半導体発光素子は、高温下で使用する耐環境電
子素子あるいは移動体通信等で使用する高周波ハイパワ
ー電子素子としての応用が期待されている。
【０００３】ＧａＮ系半導体発光素子の製造の際には、
ＧａＮからなる基板が存在しないため、ＧａＮと同じ六
方晶系であるサファイア（Ａｌ2 Ｏ3 ）等の絶縁基板上
に、有機金属気相成長法（ＭＯＶＰＥ法）や分子線エピ
タキシャル成長法（ＭＢＥ法）等により、ＧａＮ系半導
体層をヘテロエピタキシャル成長させる。この場合、サ
ファイア基板とＧａＮ系半導体層とでは、格子定数が異
なる。
ＧａＮからなる基板が存在しないため、ＧａＮと同じ六
方晶系であるサファイア（Ａｌ2 Ｏ3 ）等の絶縁基板上
に、有機金属気相成長法（ＭＯＶＰＥ法）や分子線エピ
タキシャル成長法（ＭＢＥ法）等により、ＧａＮ系半導
体層をヘテロエピタキシャル成長させる。この場合、サ
ファイア基板とＧａＮ系半導体層とでは、格子定数が異
なる。
【０００４】従来の赤外光または赤色光を発生する半導
体発光素子においては、基板と基板上の各半導体層との
結晶方位が一致するため、基板をへき開しやすい面でへ
き開することにより容易にウエハを個々の素子に分離す
ることが可能である。
体発光素子においては、基板と基板上の各半導体層との
結晶方位が一致するため、基板をへき開しやすい面でへ
き開することにより容易にウエハを個々の素子に分離す
ることが可能である。
【０００５】一方、ＧａＮ系半導体発光素子において、
サファイア基板およびＧａＮ系半導体層はともに（１０
-1０）面においてへき開しやすいが、上述のようにサフ
ァイア基板とＧａＮ系半導体層とでは格子定数が異なる
ため、サファイア基板とＧａＮ系半導体層との結晶方位
がずれている。したがって、両者の（１０-1０）面が同
一平面とならない。また、サファイア基板およびＧａＮ
系半導体層は、ともに非常に固い材料であり、モース硬
度が９である。以上のことから、ＧａＮ系半導体発光素
子においては、へき開によりウエハを個々の素子に分離
するのが困難である。
サファイア基板およびＧａＮ系半導体層はともに（１０
-1０）面においてへき開しやすいが、上述のようにサフ
ァイア基板とＧａＮ系半導体層とでは格子定数が異なる
ため、サファイア基板とＧａＮ系半導体層との結晶方位
がずれている。したがって、両者の（１０-1０）面が同
一平面とならない。また、サファイア基板およびＧａＮ
系半導体層は、ともに非常に固い材料であり、モース硬
度が９である。以上のことから、ＧａＮ系半導体発光素
子においては、へき開によりウエハを個々の素子に分離
するのが困難である。
【０００６】このようなＧａＮ系等の窒化物系半導体素
子の製造方法については、特開平７−１３１０６９号お
よび特開平９−１６７８５８号に開示されている。
子の製造方法については、特開平７−１３１０６９号お
よび特開平９−１６７８５８号に開示されている。
【０００７】特開平７−１３１０６９号に示された製造
方法においては、まず、サファイア基板の一方の面上
に、ｎ型窒化物系半導体層、発光層およびｐ型窒化物系
半導体層を順に形成する。次に、所定領域のｐ型半導体
層からｎ型半導体層までの一部領域をエッチングし、ｎ
型半導体層が露出してなるｎ電極形成領域および第１の
割り溝を同時に形成する。このようにして、第１の割り
溝をウエハ上に格子状に形成する。
方法においては、まず、サファイア基板の一方の面上
に、ｎ型窒化物系半導体層、発光層およびｐ型窒化物系
半導体層を順に形成する。次に、所定領域のｐ型半導体
層からｎ型半導体層までの一部領域をエッチングし、ｎ
型半導体層が露出してなるｎ電極形成領域および第１の
割り溝を同時に形成する。このようにして、第１の割り
溝をウエハ上に格子状に形成する。
【０００８】続いて、サファイア基板裏面の第１の割り
溝に対応する位置をスクライブし、第２の割り溝を形成
する。この場合、第２の割り溝の幅は、第１の割り溝の
幅よりも小さくする。
溝に対応する位置をスクライブし、第２の割り溝を形成
する。この場合、第２の割り溝の幅は、第１の割り溝の
幅よりも小さくする。
【０００９】最後に、第１および第２の割り溝に沿って
ウエハを個々の素子に分離する。一方、特開平９−１６
７８５８号に示された製造方法においては、まず、サフ
ァイア基板の一方の面にｎ型窒化物系半導体層、発光層
およびｐ型窒化物系半導体層を順に形成する。次に、所
定領域のｐ型半導体層からｎ型半導体層までの一部領域
をエッチングし、ｎ型半導体層が露出してなるダイシン
グライン境界領域を形成する。このようにして、凸状の
ダイシングラインをウエハ上に格子状に形成する。
ウエハを個々の素子に分離する。一方、特開平９−１６
７８５８号に示された製造方法においては、まず、サフ
ァイア基板の一方の面にｎ型窒化物系半導体層、発光層
およびｐ型窒化物系半導体層を順に形成する。次に、所
定領域のｐ型半導体層からｎ型半導体層までの一部領域
をエッチングし、ｎ型半導体層が露出してなるダイシン
グライン境界領域を形成する。このようにして、凸状の
ダイシングラインをウエハ上に格子状に形成する。
【００１０】続いて、凸状のダイシングラインを認識パ
ターンとし、ダイシングラインの幅よりもやや広いブレ
ードによりダイシングする。このようにして、第１の割
り溝を形成する。
ターンとし、ダイシングラインの幅よりもやや広いブレ
ードによりダイシングする。このようにして、第１の割
り溝を形成する。
【００１１】最後に、サファイア基板の他方の面におい
て第１の割り溝に対応する位置をスクライブすることに
より第２の割り溝を形成するとともに、第１および第２
の割り溝に沿って荷重を負荷し、ウエハを個々の素子に
分離する。
て第１の割り溝に対応する位置をスクライブすることに
より第２の割り溝を形成するとともに、第１および第２
の割り溝に沿って荷重を負荷し、ウエハを個々の素子に
分離する。
【００１２】
【発明が解決しようとする課題】特開平７−１３１０６
９号に示された製造方法においては、ｎ電極形成領域と
第１の割り溝をエッチングにより同時に形成するため、
第１の割り溝の幅が広くなる。このため、第１の割り溝
の中央において素子を分離することが困難であり、隣接
する素子のいずれかに偏って分離面が形成される。した
がって、均一な素子を製造することが困難となり、素子
の歩留りが低下する。
９号に示された製造方法においては、ｎ電極形成領域と
第１の割り溝をエッチングにより同時に形成するため、
第１の割り溝の幅が広くなる。このため、第１の割り溝
の中央において素子を分離することが困難であり、隣接
する素子のいずれかに偏って分離面が形成される。した
がって、均一な素子を製造することが困難となり、素子
の歩留りが低下する。
【００１３】一方、特開平９−１６７８５８号に示され
た製造方法においては、ダイシングの際の認識パターン
となるダイシングラインを形成するために、幅の小さな
ダイシングライン境界領域をエッチングする必要があ
る。このような幅の小さな領域のエッチングにおいて
は、深さを制御することが困難である。このため、隣接
する素子間隔を広くし、ダイシングライン境界領域の幅
を大きくする等の対策が必要となり、素子の生産性が低
下する。
た製造方法においては、ダイシングの際の認識パターン
となるダイシングラインを形成するために、幅の小さな
ダイシングライン境界領域をエッチングする必要があ
る。このような幅の小さな領域のエッチングにおいて
は、深さを制御することが困難である。このため、隣接
する素子間隔を広くし、ダイシングライン境界領域の幅
を大きくする等の対策が必要となり、素子の生産性が低
下する。
【００１４】本発明の目的は、分離が容易でかつ歩留り
の高い半導体素子の製造方法を提供することである。
の高い半導体素子の製造方法を提供することである。
【００１５】
【課題を解決するための手段および発明の効果】本発明
に係る半導体素子の製造方法は、基板の主面上に、アル
ニミウム、インジウム、ガリウムおよびホウ素の少なく
とも１つを含む窒化物系半導体からなる第１の半導体層
を形成する工程と、第１の半導体層上にアルミニウム、
インジウム、ガリウムおよびホウ素の少なくとも１つを
含む窒化物系半導体からなる第２の半導体層を形成する
工程と、第２の半導体層から基板に至る割り溝を形成す
る工程と、割り溝の内面の第２の半導体層から第１の半
導体層までをエッチングして第１および第２の半導体層
の露出した側面および第１の半導体層の露出した底面を
形成する工程と、第１の半導体層の露出した底面上に電
極を形成する工程と、基板を割り溝に沿って第１および
第２の半導体層とともに分割する工程とを備えたもので
ある。
に係る半導体素子の製造方法は、基板の主面上に、アル
ニミウム、インジウム、ガリウムおよびホウ素の少なく
とも１つを含む窒化物系半導体からなる第１の半導体層
を形成する工程と、第１の半導体層上にアルミニウム、
インジウム、ガリウムおよびホウ素の少なくとも１つを
含む窒化物系半導体からなる第２の半導体層を形成する
工程と、第２の半導体層から基板に至る割り溝を形成す
る工程と、割り溝の内面の第２の半導体層から第１の半
導体層までをエッチングして第１および第２の半導体層
の露出した側面および第１の半導体層の露出した底面を
形成する工程と、第１の半導体層の露出した底面上に電
極を形成する工程と、基板を割り溝に沿って第１および
第２の半導体層とともに分割する工程とを備えたもので
ある。
【００１６】本発明に係る半導体素子の製造方法におい
ては、基板上に第１および第２の半導体層を順に形成
し、第２の半導体層から基板に至る割り溝を形成する。
その後、割り溝の内面の第２の半導体層から第１の半導
体層までをエッチングにより除去し、露出させた第１の
半導体層の底面上に電極を形成する。最後に、形成した
割り溝に沿って、基板を第１および第２の半導体層とと
もに分割し、個々の素子に分離する。
ては、基板上に第１および第２の半導体層を順に形成
し、第２の半導体層から基板に至る割り溝を形成する。
その後、割り溝の内面の第２の半導体層から第１の半導
体層までをエッチングにより除去し、露出させた第１の
半導体層の底面上に電極を形成する。最後に、形成した
割り溝に沿って、基板を第１および第２の半導体層とと
もに分割し、個々の素子に分離する。
【００１７】上記の半導体素子の製造方法においては、
割り溝を形成した後に、エッチングにより電極を形成す
る領域を露出させる。この場合、割り溝の幅は小さくて
よいため、割り溝に沿って、垂直な分離面で素子を分離
することができる。したがって、所望の形状および大き
さの素子を均一に製造することができる。
割り溝を形成した後に、エッチングにより電極を形成す
る領域を露出させる。この場合、割り溝の幅は小さくて
よいため、割り溝に沿って、垂直な分離面で素子を分離
することができる。したがって、所望の形状および大き
さの素子を均一に製造することができる。
【００１８】また、割り溝を形成する際に損傷を受けた
第１および第２の半導体層をエッチングにより除去する
ことができるため、割り溝を形成する際の損傷により素
子の特性および信頼性が低下することはない。
第１および第２の半導体層をエッチングにより除去する
ことができるため、割り溝を形成する際の損傷により素
子の特性および信頼性が低下することはない。
【００１９】以上の点から、高い歩留りで均一な素子を
製造することが可能となる。さらに、電極の形成前に割
り溝が形成されるので、割り溝を高精度に位置決めする
必要がない。そのため、割り溝の形成の際に、割り溝の
位置を特定する認識パターンが不要となり、素子を分離
する際の工程が容易になるとともに、隣接する素子の間
隔を小さくすることができる。したがって、製造効率お
よび生産性が向上する。
製造することが可能となる。さらに、電極の形成前に割
り溝が形成されるので、割り溝を高精度に位置決めする
必要がない。そのため、割り溝の形成の際に、割り溝の
位置を特定する認識パターンが不要となり、素子を分離
する際の工程が容易になるとともに、隣接する素子の間
隔を小さくすることができる。したがって、製造効率お
よび生産性が向上する。
【００２０】基板の分割前に割り溝に対応する基板の裏
面の位置に分離線を形成する工程をさらに備えることが
好ましい。これにより、割り溝および分離線に沿った垂
直な分離面において、容易に素子を均一に分離すること
が可能となる。
面の位置に分離線を形成する工程をさらに備えることが
好ましい。これにより、割り溝および分離線に沿った垂
直な分離面において、容易に素子を均一に分離すること
が可能となる。
【００２１】また、電極の形成後に基板の裏面を所定厚
さまで研削する工程をさらに備えることが好ましい。こ
れにより、基板を薄くすることが可能となるため、素子
の分離がさらに容易となる。
さまで研削する工程をさらに備えることが好ましい。こ
れにより、基板を薄くすることが可能となるため、素子
の分離がさらに容易となる。
【００２２】割り溝をダイシングにより形成してもよ
い。これにより、所望のパターンの割り溝を容易に形成
することができる。また、ダイシングにより損傷を受け
た割り溝の内面の第１および第２の半導体層がエッチン
グにより除去されるため、ダイシングにより素子の特性
および信頼性が低下することはない。
い。これにより、所望のパターンの割り溝を容易に形成
することができる。また、ダイシングにより損傷を受け
た割り溝の内面の第１および第２の半導体層がエッチン
グにより除去されるため、ダイシングにより素子の特性
および信頼性が低下することはない。
【００２３】また、分離線をスクライブにより形成して
もよい。これにより、分離線を容易に形成することがで
きるとともに、割り溝および分離線に沿って均一に素子
を分離することができる。
もよい。これにより、分離線を容易に形成することがで
きるとともに、割り溝および分離線に沿って均一に素子
を分離することができる。
【００２４】第２の半導体層は、発光層を含んでもよ
い。この場合、割り溝の形成の際の損傷が除去された発
光層を有し、形状および大きさの均一な半導体発光素子
を製造することができる。したがって、ばらつきが少な
く、特性および信頼性の均一な半導体発光素子を高い歩
留りで製造することができる。
い。この場合、割り溝の形成の際の損傷が除去された発
光層を有し、形状および大きさの均一な半導体発光素子
を製造することができる。したがって、ばらつきが少な
く、特性および信頼性の均一な半導体発光素子を高い歩
留りで製造することができる。
【００２５】
【発明の実施の形態】以下、本発明に係る半導体素子の
製造方法を、ＧａＮ系発光ダイオード素子（以下、ＬＥ
Ｄチップと呼ぶ）の製造に適用した場合について説明す
る。
製造方法を、ＧａＮ系発光ダイオード素子（以下、ＬＥ
Ｄチップと呼ぶ）の製造に適用した場合について説明す
る。
【００２６】図１は本発明に係る半導体素子の製造方法
により製造したＬＥＤチップの断面図であり、図２〜図
６は、図１のＬＥＤチップの製造工程を示す断面図であ
る。
により製造したＬＥＤチップの断面図であり、図２〜図
６は、図１のＬＥＤチップの製造工程を示す断面図であ
る。
【００２７】図１に示すように、ＬＥＤチップは、サフ
ァイア基板１の（０００１）面上に、ＡｌＮからなる低
温バッファ層２、アンドープのＧａＮからなる第１の高
温バッファ層３、アンドープのＧａＮからなる第２の高
温バッファ層４、ｎ−ＧａＮからなるｎ−コンタクト層
５、多重量子井戸発光層（以下、ＭＱＷ発光層と呼ぶ）
６、アンドープのＧａＮからなる保護層７、ｐ−Ａｌ
0.05Ｇａ0.95Ｎからなるｐ−クラッド層８およびｐ−Ｇ
ａＮからなるｐ−コンタクト層９が順に形成されてい
る。
ァイア基板１の（０００１）面上に、ＡｌＮからなる低
温バッファ層２、アンドープのＧａＮからなる第１の高
温バッファ層３、アンドープのＧａＮからなる第２の高
温バッファ層４、ｎ−ＧａＮからなるｎ−コンタクト層
５、多重量子井戸発光層（以下、ＭＱＷ発光層と呼ぶ）
６、アンドープのＧａＮからなる保護層７、ｐ−Ａｌ
0.05Ｇａ0.95Ｎからなるｐ−クラッド層８およびｐ−Ｇ
ａＮからなるｐ−コンタクト層９が順に形成されてい
る。
【００２８】上記の半導体層２〜９において、低温バッ
ファ層２は非単結晶の層であり、これ以外の層３〜９は
単結晶の層である。
ファ層２は非単結晶の層であり、これ以外の層３〜９は
単結晶の層である。
【００２９】なお、図１のＬＥＤチップにおいて、ｎ型
ドーパントとしてはＳｉが用いられており、ｐ型ドーパ
ントとしては、Ｍｇが用いられている。
ドーパントとしてはＳｉが用いられており、ｐ型ドーパ
ントとしては、Ｍｇが用いられている。
【００３０】ＭＱＷ発光層６は、アンドープのＧａＮか
らなる６つの量子障壁層６ａと、アンドープのＧａ0.65
Ｉｎ0.35Ｎからなる５つの量子井戸層６ｂとが交互に積
層されてなる多重量子井戸構造を有する。
らなる６つの量子障壁層６ａと、アンドープのＧａ0.65
Ｉｎ0.35Ｎからなる５つの量子井戸層６ｂとが交互に積
層されてなる多重量子井戸構造を有する。
【００３１】上記のＬＥＤチップにおいて、ｎ−コンタ
クト層５は、ｎ−クラッド層としての作用も有する。ま
た、保護層７は、ＭＱＷ発光層６の結晶劣化を防止する
ための層である。
クト層５は、ｎ−クラッド層としての作用も有する。ま
た、保護層７は、ＭＱＷ発光層６の結晶劣化を防止する
ための層である。
【００３２】ｐ−コンタクト層９上には、Ｎｉ膜１０ａ
およびＡｕ膜１０ｂが順に積層されてなるｐ側透光性電
極１０が形成されている。さらに、ｐ側透光性電極１０
上の所定領域にＴｉ膜１１ａおよびＡｕ膜１１ｂが積層
されてなるｐ側パッド電極１１が形成されている。
およびＡｕ膜１０ｂが順に積層されてなるｐ側透光性電
極１０が形成されている。さらに、ｐ側透光性電極１０
上の所定領域にＴｉ膜１１ａおよびＡｕ膜１１ｂが積層
されてなるｐ側パッド電極１１が形成されている。
【００３３】一方、ｐ−コンタクト層９からｎ−コンタ
クト層５までの一部領域がエッチングされ、ｎ−コンタ
クト層５が露出している。
クト層５までの一部領域がエッチングされ、ｎ−コンタ
クト層５が露出している。
【００３４】露出したｎ−コンタクト層５上に、Ａｌ膜
からなるｎ側電極１２が形成されている。
からなるｎ側電極１２が形成されている。
【００３５】次に、図１のＬＥＤチップの製造方法につ
いて説明する。まず、サファイア基板１をＭＯＶＰＥ装
置内に設置する。次に、この装置内において、図２に示
すように、サファイア基板１の（０００１）面上に、Ｍ
ＯＶＰＥ法（有機金属気相成長法）により、低温バッフ
ァ層２、第１の高温バッファ層３、第２の高温バッファ
層４およびｎ−コンタクト層５を順に成長させる。
いて説明する。まず、サファイア基板１をＭＯＶＰＥ装
置内に設置する。次に、この装置内において、図２に示
すように、サファイア基板１の（０００１）面上に、Ｍ
ＯＶＰＥ法（有機金属気相成長法）により、低温バッフ
ァ層２、第１の高温バッファ層３、第２の高温バッファ
層４およびｎ−コンタクト層５を順に成長させる。
【００３６】低温バッファ層２の成長時には、基板温度
を非単結晶が成長する温度、例えば６００℃に保持す
る。原料ガスには、ＮＨ3 、トリメチルアルミニウム
（ＴＭＡｌ）およびトリメチルガリウム（ＴＭＧａ）を
用い、また、キャリアガスには、Ｈ2 およびＮ2 からな
り、Ｈ2 の含有率が約５０％のガスを用いる。
を非単結晶が成長する温度、例えば６００℃に保持す
る。原料ガスには、ＮＨ3 、トリメチルアルミニウム
（ＴＭＡｌ）およびトリメチルガリウム（ＴＭＧａ）を
用い、また、キャリアガスには、Ｈ2 およびＮ2 からな
り、Ｈ2 の含有率が約５０％のガスを用いる。
【００３７】このようにして、アンドープのＡｌＮを成
長させ、厚さ２０ｎｍの低温バッファ層２を形成する。
長させ、厚さ２０ｎｍの低温バッファ層２を形成する。
【００３８】第１の高温バッファ層３、第２の高温バッ
ファ層４およびｎ−コンタクト層５の成長時には、基板
温度を単結晶が成長する温度、例えば１１５０℃に保持
する。この場合、基板温度を１０００〜１２００℃に保
持することが好ましい。また、これらの層３〜５の原料
ガスには、ＮＨ3 およびＴＭＧａを用い、また、キャリ
アガスには低温バッファ層２の成長時と同様のガスを用
いる。また、ｎ−コンタクト層５のドーパントガスにＳ
ｉＨ4 を用いる。
ファ層４およびｎ−コンタクト層５の成長時には、基板
温度を単結晶が成長する温度、例えば１１５０℃に保持
する。この場合、基板温度を１０００〜１２００℃に保
持することが好ましい。また、これらの層３〜５の原料
ガスには、ＮＨ3 およびＴＭＧａを用い、また、キャリ
アガスには低温バッファ層２の成長時と同様のガスを用
いる。また、ｎ−コンタクト層５のドーパントガスにＳ
ｉＨ4 を用いる。
【００３９】このようにして、アンドープのＧａＮから
なる厚さ８０ｎｍの第１の高温バッファ層３、アンドー
プのＧａＮからなる厚さ０．４μｍの第２の高温バッフ
ァ層４およびｎ−ＧａＮからなる厚さ１．５μｍのｎ−
コンタクト層５を順に形成する。この場合、各層３，
４，５の成長速度は、それぞれ約０．７ｎｍ／ｓ、約３
μｍ／ｈおよび約３μｍ／ｈである。
なる厚さ８０ｎｍの第１の高温バッファ層３、アンドー
プのＧａＮからなる厚さ０．４μｍの第２の高温バッフ
ァ層４およびｎ−ＧａＮからなる厚さ１．５μｍのｎ−
コンタクト層５を順に形成する。この場合、各層３，
４，５の成長速度は、それぞれ約０．７ｎｍ／ｓ、約３
μｍ／ｈおよび約３μｍ／ｈである。
【００４０】次に、ｎ−コンタクト層５上に、６つの量
子障壁層６ａおよび５つの量子井戸層６ｂを交互に成長
させることによりＭＱＷ発光層６を形成し、このＭＱＷ
発光層６上に、保護層７を成長させる。
子障壁層６ａおよび５つの量子井戸層６ｂを交互に成長
させることによりＭＱＷ発光層６を形成し、このＭＱＷ
発光層６上に、保護層７を成長させる。
【００４１】ＭＱＷ発光層６および保護層７の成長時に
は、基板温度を単結晶が成長する温度、例えば８５０℃
に保持する。この場合、基板温度を７００〜１０００℃
に保持することが好ましい。また、これらの層６，７の
原料ガスには、ＮＨ3 、トリエチルガリウム（ＴＥＧ
ａ）およびトリメチルインジウム（ＴＭＩＮ）を用い
る。また、キャリアガスには、Ｈ2 およびＮ2 からな
り、Ｈ2 の含有率が約１〜５％のガスを用いる。
は、基板温度を単結晶が成長する温度、例えば８５０℃
に保持する。この場合、基板温度を７００〜１０００℃
に保持することが好ましい。また、これらの層６，７の
原料ガスには、ＮＨ3 、トリエチルガリウム（ＴＥＧ
ａ）およびトリメチルインジウム（ＴＭＩＮ）を用い
る。また、キャリアガスには、Ｈ2 およびＮ2 からな
り、Ｈ2 の含有率が約１〜５％のガスを用いる。
【００４２】このようにして、アンドープのＧａＮから
なる６つの厚さ５ｎｍの量子障壁層６ａおよびアンドー
プのＧａ0.65Ｉｎ0.35Ｎからなる５つの厚さ５ｎｍの量
子井戸層６ｂを交互に成長させてＭＱＷ発光層６を形成
し、さらに、アンドープのＧａＮを成長させ、厚さ１０
ｎｍの保護層７を形成する。この場合、ＭＱＷ発光層６
および保護層７の成長速度は、ともに約０．４ｎｍ／ｓ
である。
なる６つの厚さ５ｎｍの量子障壁層６ａおよびアンドー
プのＧａ0.65Ｉｎ0.35Ｎからなる５つの厚さ５ｎｍの量
子井戸層６ｂを交互に成長させてＭＱＷ発光層６を形成
し、さらに、アンドープのＧａＮを成長させ、厚さ１０
ｎｍの保護層７を形成する。この場合、ＭＱＷ発光層６
および保護層７の成長速度は、ともに約０．４ｎｍ／ｓ
である。
【００４３】さらに、保護層７上に、ｐ−クラッド層８
およびｐ−コンタクト層９を成長させる。
およびｐ−コンタクト層９を成長させる。
【００４４】ｐ−クラッド層８およびｐ−コンタクト層
９の成長時には、基板温度を単結晶が成長する温度、例
えば１１５０℃に保持する。この場合、基板温度を１０
００〜１２００℃に保持することが好ましい。ｐ−クラ
ッド層８の原料ガスには、ＮＨ3 、ＴＭＧａおよびＴＭ
Ａｌを用い、ｐ−コンタクト層９の原料ガスにはＮＨ 3
およびＴＭＧａを用いる。また、ｐ−クラッド層８およ
びｐ−コンタクト層９のキャリアガスには、Ｈ2 および
Ｎ2 からなり、Ｈ2 の含有率が約１〜３％のガスを用
い、ドーパントガスには、Ｃｐ2 Ｍｇを用いる。
９の成長時には、基板温度を単結晶が成長する温度、例
えば１１５０℃に保持する。この場合、基板温度を１０
００〜１２００℃に保持することが好ましい。ｐ−クラ
ッド層８の原料ガスには、ＮＨ3 、ＴＭＧａおよびＴＭ
Ａｌを用い、ｐ−コンタクト層９の原料ガスにはＮＨ 3
およびＴＭＧａを用いる。また、ｐ−クラッド層８およ
びｐ−コンタクト層９のキャリアガスには、Ｈ2 および
Ｎ2 からなり、Ｈ2 の含有率が約１〜３％のガスを用
い、ドーパントガスには、Ｃｐ2 Ｍｇを用いる。
【００４５】ｐ−クラッド層８およびｐ−コンタクト層
９の成長時において、上記のようにキャリアガス中のＨ
2 組成を低くすることにより、ｐ型ドーパントを活性化
することができる。したがって、この場合においては、
従来のようにｐ型ドーパントを活性化するためのＮ2 雰
囲気中での熱処理が不要となる。
９の成長時において、上記のようにキャリアガス中のＨ
2 組成を低くすることにより、ｐ型ドーパントを活性化
することができる。したがって、この場合においては、
従来のようにｐ型ドーパントを活性化するためのＮ2 雰
囲気中での熱処理が不要となる。
【００４６】このようにして、ｐ−Ａｌ0.05Ｇａ0.95Ｎ
およびｐ−ＧａＮを順に成長させて、厚さ０．１５μｍ
のｐ−クラッド層８および厚さ０．３μｍのｐ−コンタ
クト層９を順に形成する。この場合のｐ−クラッド層８
およびｐ−コンタクト層９の成長速度はともに約３μｍ
／ｈである。
およびｐ−ＧａＮを順に成長させて、厚さ０．１５μｍ
のｐ−クラッド層８および厚さ０．３μｍのｐ−コンタ
クト層９を順に形成する。この場合のｐ−クラッド層８
およびｐ−コンタクト層９の成長速度はともに約３μｍ
／ｈである。
【００４７】続いて、刃厚み２５μｍのブレードを有す
るダイサー装置を用いて、図３に示すように、ｐ−コン
タクト層９からサファイア基板１に至る割り溝５０をダ
イシングにより形成する。これにより、ウエハ上に、割
り溝５０が格子状に形成される。
るダイサー装置を用いて、図３に示すように、ｐ−コン
タクト層９からサファイア基板１に至る割り溝５０をダ
イシングにより形成する。これにより、ウエハ上に、割
り溝５０が格子状に形成される。
【００４８】この場合、割り溝５０の底部がサファイア
基板１に達するように、割り溝５０の深さは、ウエハ厚
み、反り等を考慮して、２０〜３０μｍとすることが好
ましい。
基板１に達するように、割り溝５０の深さは、ウエハ厚
み、反り等を考慮して、２０〜３０μｍとすることが好
ましい。
【００４９】ダイシングの際に、割り溝５０の内面の各
層２〜９およびサファイア基板１は損傷を受ける。この
ため、割り溝５０の内面に欠け６１や、割れ６０が生じ
る。
層２〜９およびサファイア基板１は損傷を受ける。この
ため、割り溝５０の内面に欠け６１や、割れ６０が生じ
る。
【００５０】上記のダイシングの後、図４に示すよう
に、反応性イオンビームエッチング法（ＲＩＢＥ法）等
により、割り溝５０の内面をｐ−コンタクト層９からｎ
−コンタクト層５までエッチングする。これにより、ｎ
−コンタクト層５が露出してなるｎ側電極形成領域５１
が形成される。また、ダイシングの際に損傷を受けた割
り溝５０の内面の領域が、エッチングにより除去され
る。
に、反応性イオンビームエッチング法（ＲＩＢＥ法）等
により、割り溝５０の内面をｐ−コンタクト層９からｎ
−コンタクト層５までエッチングする。これにより、ｎ
−コンタクト層５が露出してなるｎ側電極形成領域５１
が形成される。また、ダイシングの際に損傷を受けた割
り溝５０の内面の領域が、エッチングにより除去され
る。
【００５１】以上の製造工程を経た図４のウエハをｐ−
コンタクト層９側から見ると、図５のようになる。
コンタクト層９側から見ると、図５のようになる。
【００５２】図５に示すように、ウエハ表面には割り溝
５０が格子状に形成されている。このような割り溝５０
により区画された領域１００が、個々のＬＥＤチップ領
域となる。また、ｎ側電極形成領域５１は、ＬＥＤチッ
プ領域の一か所の隅を半弧状に切り欠いた形状となる。
５０が格子状に形成されている。このような割り溝５０
により区画された領域１００が、個々のＬＥＤチップ領
域となる。また、ｎ側電極形成領域５１は、ＬＥＤチッ
プ領域の一か所の隅を半弧状に切り欠いた形状となる。
【００５３】ｎ側電極形成領域５１を形成した後、図６
に示すように、ｐ−コンタクト層９上のほぼ全面にわた
り、厚さ２ｎｍのＮｉ膜１０ａおよび厚さ４ｎｍのＡｕ
膜１０ｂを順に積層し、ｐ側透光性電極１０を形成す
る。さらに、このｐ側透光性電極１０の所定領域上に、
厚さ３０ｎｍのＴｉ膜１１ａおよび厚さ５００ｎｍのＡ
ｕ膜１１ｂを順に積層し、ｐ側パッド電極１１を形成す
る。また、ｎ側電極形成領域５１上に、厚さ５００ｎｍ
のＡｌ膜からなるｎ側電極１２を形成する。
に示すように、ｐ−コンタクト層９上のほぼ全面にわた
り、厚さ２ｎｍのＮｉ膜１０ａおよび厚さ４ｎｍのＡｕ
膜１０ｂを順に積層し、ｐ側透光性電極１０を形成す
る。さらに、このｐ側透光性電極１０の所定領域上に、
厚さ３０ｎｍのＴｉ膜１１ａおよび厚さ５００ｎｍのＡ
ｕ膜１１ｂを順に積層し、ｐ側パッド電極１１を形成す
る。また、ｎ側電極形成領域５１上に、厚さ５００ｎｍ
のＡｌ膜からなるｎ側電極１２を形成する。
【００５４】なお、ｐ側透光性電極１０、ｐ側パッド電
極１１およびｎ側電極１２は、真空蒸着法等により形成
する。
極１１およびｎ側電極１２は、真空蒸着法等により形成
する。
【００５５】このようにして形成したｐ側透光性電極１
０およびｎ側電極１２を５００℃で熱処理し、それぞれ
ｐ−コンタクト層９およびｎ−コンタクト層５にオーミ
ック接触させる。
０およびｎ側電極１２を５００℃で熱処理し、それぞれ
ｐ−コンタクト層９およびｎ−コンタクト層５にオーミ
ック接触させる。
【００５６】次に、サファイア基板１の裏面側を研削し
てウエハの厚さを１００μｍにするとともに、割り溝５
０に対応する位置をスクライブし、分離線５２を形成す
る。最後に、ブレーカー装置を用いて分離線５２に沿っ
て加圧し、サファイア基板１を複数のＬＥＤチップに分
離する。
てウエハの厚さを１００μｍにするとともに、割り溝５
０に対応する位置をスクライブし、分離線５２を形成す
る。最後に、ブレーカー装置を用いて分離線５２に沿っ
て加圧し、サファイア基板１を複数のＬＥＤチップに分
離する。
【００５７】なお、研削によりウエハの厚さを１００μ
ｍ前後とすることが好ましい。これにより、割り溝５０
および分離線５２に沿って、容易にＬＥＤチップに分離
することができる。
ｍ前後とすることが好ましい。これにより、割り溝５０
および分離線５２に沿って、容易にＬＥＤチップに分離
することができる。
【００５８】上記のＬＥＤチップの製造方法において
は、割り溝５０をダイシングにより形成した後、ｎ側電
極形成領域５１をエッチングにより形成する。このた
め、第１の割り溝５０の幅を大きく設定する必要がな
い。したがって、分離面がいずれかのＬＥＤチップに偏
って形成されることはなく、割り溝５０および分離線５
２に沿った垂直な分離面において、均等に分離すること
ができる。その結果、格子状の割り溝５０に沿って、均
一な形状および大きさのＬＥＤチップを製造することが
できる。
は、割り溝５０をダイシングにより形成した後、ｎ側電
極形成領域５１をエッチングにより形成する。このた
め、第１の割り溝５０の幅を大きく設定する必要がな
い。したがって、分離面がいずれかのＬＥＤチップに偏
って形成されることはなく、割り溝５０および分離線５
２に沿った垂直な分離面において、均等に分離すること
ができる。その結果、格子状の割り溝５０に沿って、均
一な形状および大きさのＬＥＤチップを製造することが
できる。
【００５９】また、ダイシングにより損傷を受けた各層
２〜９、特に、発光に影響を及ぼすＭＱＷ発光層６、ｎ
−コンタクト層５およびｐ−クラッド層８の領域を、エ
ッチングにより除去するため、ダイシングによる損傷に
よりＬＥＤチップの特性や信頼性が低下することはな
い。
２〜９、特に、発光に影響を及ぼすＭＱＷ発光層６、ｎ
−コンタクト層５およびｐ−クラッド層８の領域を、エ
ッチングにより除去するため、ダイシングによる損傷に
よりＬＥＤチップの特性や信頼性が低下することはな
い。
【００６０】さらに、電極の形成前に割り溝５０を形成
するので、割り溝５０を高精度に位置決めする必要がな
い。したがって、ダイシングの際の位置合わせはウエハ
の端面を認知する程度でよく、前述のようなダイシング
の位置の認識パターンを形成する必要がない。このた
め、製造効率が向上するとともに、隣接するＬＥＤチッ
プの間隔を小さくできるので、生産性が向上する。
するので、割り溝５０を高精度に位置決めする必要がな
い。したがって、ダイシングの際の位置合わせはウエハ
の端面を認知する程度でよく、前述のようなダイシング
の位置の認識パターンを形成する必要がない。このた
め、製造効率が向上するとともに、隣接するＬＥＤチッ
プの間隔を小さくできるので、生産性が向上する。
【００６１】以上のように、本発明に係るＬＥＤチップ
の製造方法によれば、ＬＥＤチップを高い歩留りで効率
よく製造することができる。
の製造方法によれば、ＬＥＤチップを高い歩留りで効率
よく製造することができる。
【００６２】なお、上記においては、Ａｌ、Ｉｎおよび
Ｇａを含む窒化物系半導体により各層が構成される場合
について説明したが、これ以外に、ホウ素を含む窒化物
系半導体により各層が構成されてもよい。
Ｇａを含む窒化物系半導体により各層が構成される場合
について説明したが、これ以外に、ホウ素を含む窒化物
系半導体により各層が構成されてもよい。
【００６３】上記においては、本発明に係る半導体素子
の製造方法をＬＥＤチップの製造に適用した場合につい
て説明したが、本発明に係る半導体素子の製造方法は、
半導体レーザ素子やその他の半導体素子の製造にも適用
可能である。
の製造方法をＬＥＤチップの製造に適用した場合につい
て説明したが、本発明に係る半導体素子の製造方法は、
半導体レーザ素子やその他の半導体素子の製造にも適用
可能である。
【図１】本発明に係る半導体素子の製造方法により製造
した発光ダイオード素子の断面図である。
した発光ダイオード素子の断面図である。
【図２】図１の発光ダイオード素子の製造工程を示す断
面図である。
面図である。
【図３】図１の発光ダイオード素子の製造工程を示す断
面図である。
面図である。
【図４】図１の発光ダイオード素子の製造工程を示す断
面図である。
面図である。
【図５】図４のウエハの平面図である。
【図６】図１の発光ダイオード素子の製造工程を示す断
面図である。
面図である。
【符号の説明】 １ サファイア基板 ２ 低温バッファ層 ３，４ 高温バッファ層 ５ ｎ−コンタクト層 ６ ＭＱＷ発光層 ７ 保護層 ８ ｐ−クラッド層 ９ ｐ−コンタクト層 １０ ｐ側透光性電極 １１ ｐ側パッド電極 １２ ｎ側電極 ５０ 割り溝 ５１ ｎ側電極形成領域 ５２ 分離線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 畑 雅幸 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 5F041 AA41 CA04 CA05 CA34 CA40 CA46 CA49 CA57 CA65 CA74 CA75 CA76 5F073 AA51 AA55 AA74 CA07 CB05 CB07 DA05 DA25 DA35 EA29
Claims (6)
- 【請求項１】 基板の主面上に、アルニミウム、インジ
ウム、ガリウムおよびホウ素の少なくとも１つを含む窒
化物系半導体からなる第１の半導体層を形成する工程
と、 前記第１の半導体層上にアルミニウム、インジウム、ガ
リウムおよびホウ素の少なくとも１つを含む窒化物系半
導体からなる第２の半導体層を形成する工程と、 前記第２の半導体層から前記基板に至る割り溝を形成す
る工程と、 前記割り溝の内面の前記第２の半導体層から前記第１の
半導体層までをエッチングして前記第１および第２の半
導体層の露出した側面および前記第１の半導体層の露出
した底面を形成する工程と、 前記第１の半導体層の露出した底面上に電極を形成する
工程と、 前記基板を前記割り溝に沿って前記第１および第２の半
導体層とともに分割する工程とを備えたことを特徴とす
る半導体素子の製造方法。 - 【請求項２】 前記基板の分割前に前記割り溝に対応す
る前記基板の裏面の位置に分離線を形成する工程をさら
に備えたことを特徴とする請求項１記載の半導体素子の
製造方法。 - 【請求項３】 前記電極の形成後に前記基板の裏面を所
定厚さまで研削する工程をさらに備えたことを特徴とす
る請求項１または２記載の半導体素子の製造方法。 - 【請求項４】 前記割り溝をダイシングにより形成する
ことを特徴とする請求項１〜３のいずれかに記載の半導
体素子の製造方法。 - 【請求項５】 前記分離線をスクライブにより形成する
ことを特徴とする請求項１〜４のいずれかに記載の半導
体素子の製造方法。 - 【請求項６】 前記第２の半導体層は、発光層を含むこ
とを特徴とする請求項１〜５のいずれかに記載の半導体
素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37268798A JP3540643B2 (ja) | 1998-12-28 | 1998-12-28 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37268798A JP3540643B2 (ja) | 1998-12-28 | 1998-12-28 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000196145A true JP2000196145A (ja) | 2000-07-14 |
| JP3540643B2 JP3540643B2 (ja) | 2004-07-07 |
Family
ID=18500885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37268798A Expired - Fee Related JP3540643B2 (ja) | 1998-12-28 | 1998-12-28 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3540643B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101239859B1 (ko) * | 2012-03-16 | 2013-03-06 | 서울옵토디바이스주식회사 | 발광 소자 및 이의 제조 방법 |
-
1998
- 1998-12-28 JP JP37268798A patent/JP3540643B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101239859B1 (ko) * | 2012-03-16 | 2013-03-06 | 서울옵토디바이스주식회사 | 발광 소자 및 이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3540643B2 (ja) | 2004-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8273593B2 (en) | Method for production of a radiation-emitting semiconductor chip | |
| KR101358701B1 (ko) | 여러 파장의 광을 방출하도록 구성된 반도체 발광 장치 | |
| US20090045431A1 (en) | Semiconductor light-emitting device having a current-blocking layer formed between a semiconductor multilayer film and a metal film and located at the periphery. , method for fabricating the same and method for bonding the same | |
| JP2013102240A (ja) | 二重ヘテロ構造の発光領域を有するｉｉｉ族窒化物発光デバイス | |
| JP2006313845A (ja) | 窒化物半導体素子およびその製法 | |
| JPH11312825A (ja) | 窒化物半導体の成長方法及び窒化物半導体素子 | |
| JP2953326B2 (ja) | 窒化ガリウム系化合物半導体レーザ素子の製造方法 | |
| van Look et al. | Laser scribing for facet fabrication of InGaN MQW diode lasers on sapphire substrates | |
| JP3087829B2 (ja) | 窒化物半導体素子の製造方法 | |
| JPH11340508A (ja) | 窒化物半導体の成長方法及び窒化物半導体素子 | |
| US7183585B2 (en) | Semiconductor device and a method for the manufacture thereof | |
| JP4043087B2 (ja) | 窒化物半導体素子の製造方法及び窒化物半導体素子 | |
| US20050079642A1 (en) | Manufacturing method of nitride semiconductor device | |
| JP2006287212A (ja) | 窒化物半導体発光素子及びその製造方法 | |
| JPH1041586A (ja) | 半導体発光素子の光放出端面の形成方法 | |
| JP2009123836A (ja) | 窒化物半導体発光素子 | |
| JP3216118B2 (ja) | 窒化物半導体素子及びその製造方法 | |
| JP2007142345A (ja) | 窒化物半導体発光素子 | |
| JP2000216502A (ja) | 窒化物半導体素子の製造方法 | |
| JP4644955B2 (ja) | 窒化物系半導体素子の作製方法 | |
| JP4698053B2 (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法 | |
| JP3540643B2 (ja) | 半導体素子の製造方法 | |
| JP2002094113A (ja) | Ｉｉｉ−ｖ族窒化物系半導体発光素子の製造方法 | |
| JP2007019526A (ja) | 窒化物半導体素子の製法 | |
| JP2005229132A (ja) | Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040325 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |