JP2016087655A - ウエーハの加工方法 - Google Patents

ウエーハの加工方法 Download PDF

Info

Publication number
JP2016087655A
JP2016087655A JP2014225470A JP2014225470A JP2016087655A JP 2016087655 A JP2016087655 A JP 2016087655A JP 2014225470 A JP2014225470 A JP 2014225470A JP 2014225470 A JP2014225470 A JP 2014225470A JP 2016087655 A JP2016087655 A JP 2016087655A
Authority
JP
Japan
Prior art keywords
wafer
single crystal
laser beam
crystal substrate
shield tunnel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014225470A
Other languages
English (en)
Other versions
JP6466692B2 (ja
Inventor
洋司 森數
Yoji Morikazu
洋司 森數
元彦 嶋田
Motohiko Shimada
元彦 嶋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2014225470A priority Critical patent/JP6466692B2/ja
Priority to TW104131598A priority patent/TWI657497B/zh
Priority to KR1020150148602A priority patent/KR102313271B1/ko
Priority to US14/926,308 priority patent/US9536786B2/en
Priority to CN201510731531.2A priority patent/CN105575896B/zh
Priority to DE102015221485.0A priority patent/DE102015221485A1/de
Publication of JP2016087655A publication Critical patent/JP2016087655A/ja
Application granted granted Critical
Publication of JP6466692B2 publication Critical patent/JP6466692B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/784—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/786—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being other than a semiconductor body, e.g. insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/10—Controlling the intensity, frequency, phase, polarisation or direction of the emitted radiation, e.g. switching, gating, modulating or demodulating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)

Abstract

【課題】オフ角を有する単結晶基板の表面に複数のデバイスが形成されたウエーハを分割予定ラインに沿って確実に分割することができるウエーハの加工方法を提供する。
【解決手段】パルスレーザー光線を集光する集光レンズの開口数(NA)を単結晶基板の屈折率(N)で除した値が０．０５〜０．２の範囲で集光レンズの開口数(NA)を設定する開口数設定工程と、パルスレーザー光線の集光点を単結晶基板の裏面から所望位置に位置付けてパルスレーザー光線を分割予定ラインに沿って照射し、単結晶基板に位置付けられた集光点から細孔と該細孔をシールドする非晶質とからなるシールドトンネル２５を分割予定ラインに沿って形成するシールドトンネル形成工程と、シールドトンネル形成工程が実施されたウエーハ２に外力を付与し、ウエーハ２をシールドトンネル２５が形成された分割予定ラインに沿って個々のデバイス２３に分割するウエーハ分割工程とを含む。
【選択図】図６

Description

本発明は、表面に複数の分割予定ラインが格子状に形成されているとともに該複数の分割予定ラインによって区画された複数の領域にデバイスが形成されたウエーハを、分割予定ラインに沿って分割するウエーハの加工方法に関する。
半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に配列された分割予定ラインによって複数の領域が区画され、この区画された領域にＩＣ、ＬＳＩ、液晶ドライバー、フラッシュメモリ等のデバイスを形成する。そして、ウエーハを分割予定ラインに沿って切断することによりデバイスが形成された領域を分割して個々のデバイスを製造している。
上述したウエーハの分割予定ラインに沿って分割する方法として、ウエーハに対して透過性を有する波長のパルスレーザー光線を用い、分割すべき領域の内部に集光点を合わせてパルスレーザー光線を照射するレーザー加工方法も試みられている。このレーザー加工方法を用いた分割方法は、ウエーハの一方の面側から内部に集光点を位置付けウエーハに対して透過性を有する波長のパルスレーザー光線を照射し、ウエーハの内部に分割予定ラインに沿って変質層(改質層)を連続的に形成し、この変質層が形成されることによって強度が低下した分割予定ラインに沿って外力を加えることにより、ウエーハを破断して分割する技術であり、分割予定ラインの幅を狭くすることが可能となる。（例えば、特許文献１参照。）
しかるに、分割予定ラインの表面に金属膜、フッ化シリケートグラス膜、シリコン酸化膜系パシベーション膜(SiO2,SiON)、ポリイミド(PI)系高分子化合物膜、フッ素系高分子化合物膜、フッ素化アモルファスカーボン系化合物膜が被覆されているウエーハにおいては、内部に集光点を位置付けてウエーハ基板に対して透過性を有する波長のパルスレーザー光線を照射し、ウエーハの内部に分割予定ラインに沿って変質層(改質層)を形成することにより、ウエーハ基板を分割することはできるが分割予定ラインの表面に被覆された膜は分割できないという問題がある。
上記問題を解消するため、膜に対して吸収性を有する波長のレーザー光線をウエーハの表面側から分割予定ラインに沿って照射することにより膜を分割予定ラインに沿って分断し、その後基板に対して透過性を有する波長のレーザー光線をウエーハの裏面側から基板の内部に集光点を位置付けて分割予定ラインに沿って照射することにより基板の内部に分割予定ラインに沿って変質層(改質層)を形成する加工方法が提案されている。（例えば、特許文献２参照。）
特許第３４０８８０５号公報 特許第５４９５５１１号公報
而して、SAWデバイス「表面弾性波(SAW：Surface Acoustic Wave)」の基板となるLiN、LiTaO3の上面はｃ面に対して僅かなオフ角を有しており、上記特許文献１に開示された技術を用いて基板の内部に変質層(改質層)を形成すると、c面に倣うように変質層(改質層)とクラックが生成され、ウエーハを個々のデバイスに分割することができないという問題が発生した。
このような問題は、オフ角を有するSiC、Ga2O3、AlN,SiO2、Si等の単結晶基板を素材とするウエーハにも生じ得る。
本発明は上記事実に鑑みてなされたものであり、その主たる技術的課題は、オフ角を有する単結晶基板の表面に複数のデバイスが形成されたウエーハを分割予定ラインに沿って確実に分割することができるウエーハの加工方法を提供することである。
上記主たる技術課題を解決するため、本発明によれば、オフ角を有する単結晶基板の表面に複数の分割予定ラインによって区画され、該複数の分割予定ラインによって区画された複数の領域にデバイスが形成されたウエーハの加工方法であって、
パルスレーザー光線を集光する集光レンズの開口数(NA)を単結晶基板の屈折率(N)で除した値が０．０５〜０．２の範囲で集光レンズの開口数(NA)を設定する開口数設定工程と、
パルスレーザー光線の集光点を単結晶基板の裏面から所望位置に位置付けてパルスレーザー光線を分割予定ラインに沿って照射し、単結晶基板に位置付けられた集光点から細孔と該細孔をシールドする非晶質とからなるシールドトンネルを分割予定ラインに沿って形成するシールドトンネル形成工程と、
該シールドトンネル形成工程が実施されたウエーハに外力を付与し、ウエーハをシールドトンネルが形成された分割予定ラインに沿って個々のデバイスに分割するウエーハ分割工程と、を含む、
ことを特徴とするウエーハの加工方法が提供される。
上記シールドトンネル形成工程を実施した後、上記ウエーハ分割工程を実施する前に、ウエーハの裏面にダイシングテープを貼着し該ダイシングテープの外周部を環状のフレームによって支持するウエーハ支持工程を実施する。
また、ウエーハを構成する単結晶基板の表面に形成された複数の分割予定ラインの表面には膜が被覆されており、上記ウエーハ分割工程を実施する前に、膜に対して吸収性を有する波長のレーザー光線を分割予定ラインに沿って膜に照射することにより、膜を分割予定ラインに沿って分断する膜分断工程を実施する。
本発明によるレーザー加工方法においては、パルスレーザー光線を集光する集光レンズの開口数(NA)をオフ角を有する単結晶基板の屈折率(N)で除した値が０．０５〜０．２の範囲で集光レンズの開口数(NA)を設定し、パルスレーザー光線の集光点をオフ角を有する単結晶基板の裏面から所望位置に位置付けてパルスレーザー光線を分割予定ラインに沿って照射し、オフ角を有する単結晶基板に位置付けられた集光点から細孔と該細孔をシールドする非晶質とからなるシールドトンネルを形成するので、ウエーハを構成する単結晶基板がオフ角を有する単結晶基板であっても単結晶基板の裏面から表面に亘ってシールドトンネルを形成することができる。従って、上記特許文献１に開示された基板の内部に変質層(改質層)を形成する技術のように、c面に倣うように変質層(改質層)とクラックが生成されることはなく、オフ角を有する単結晶基板であっても単結晶基板の裏面から表面に亘ってシールドトンネルを確実に形成することができる、ウエーハを個々のデバイスに確実に分割することができる。
本発明によるレーザー加工方法によって加工されるウエーハの斜視図および要部を拡大して示す断面図。 本発明によるレーザー加工方法における膜分断工程を実施するためのレーザー加工装置の要部斜視図。 本発明によるレーザー加工方法における膜分断工程の説明図。 本発明によるレーザー加工方法における保護テープ貼着工程の説明図。 本発明によるレーザー加工方法におけるシールドトンネル形成工程を実施するためのレーザー加工装置の要部斜視図。 本発明によるレーザー加工方法におけるシールドトンネル形成工程の説明図。 集光レンズの開口数(NA)とウエーハを構成する単結晶基板の屈折率(N)と開口数(NA)を屈折率(N)で除した値（S＝ＮＡ／Ｎ）との関係を示す図。 本発明によるレーザー加工方法におけるウエーハ支持工程の説明図。 本発明によるレーザー加工方法におけるウエーハ分割工程を実施するための分割装置の斜視図。 本発明によるレーザー加工方法におけるウエーハ分割工程の説明図。
以下、本発明によるウエーハの加工方法について添付図面を参照して、更に詳細に説明する。
図１（ａ）には本発明によるウエーハの加工方法によって加工されるウエーハの斜視図が示されており、図１（ｂ）には図１（ａ）に示すウエーハの要部を拡大した断面図が示されている。図１（ａ）および図１（ｂ）に示すウエーハ２は、例えば厚みが１０００μmのオフ角を有する単結晶基板（LiN基板、LiTaO3基板）２１の表面２１ａに格子状に形成された複数の分割予定ライン２２によって複数の領域が区画され、この区画された領域に液晶ドライバー、フラッシュメモリ、半導体レーザー等のデバイス２３が形成されている。このウエーハ２には、図１（ｂ）に示すように分割予定ライン２２およびデバイス２３を含む表面２１ａに金属膜、フッ化シリケートグラス膜、シリコン酸化膜系パシベーション膜(SiO2,SiON)、ポリイミド(PI)系高分子化合物膜、フッ素系高分子化合物膜、フッ素化アモルファスカーボン系化合物膜からななる膜２４が被覆されている。
上述したウエーハ２を個々のデバイス２３に分割するウエーハの加工方法について説明する。
先ずウエーハ２を構成する基板２１の表面２１ａに被覆された膜２４に対して吸収性を有する波長のレーザー光線をウエーハの表面側から分割予定ライン２２に沿って膜２４に照射し、膜２４を分割予定ライン２２に沿って分断する膜分断工程を実施する。この膜分断工程は、図２に示すレーザー加工装置３を用いて実施する。図２に示すレーザー加工装置３は、被加工物を保持するチャックテーブル３１と、該チャックテーブル３１上に保持された被加工物にレーザー光線を照射するレーザー光線照射手段３２と、チャックテーブル３１上に保持された被加工物を撮像する撮像手段３３を具備している。チャックテーブル３１は、被加工物を吸引保持するように構成されており、図示しない加工送り機構によって図２において矢印Ｘで示す加工送り方向に移動せしめられるとともに、図示しない割り出し送り機構によって図２において矢印Ｙで示す割り出し送り方向に移動せしめられるようになっている。
上記レーザー光線照射手段３２は、実質上水平に配置された円筒形状のケーシング３２１を含んでいる。ケーシング３２１内には図示しないＹＡＧレーザー発振器或いはＹＶＯ４レーザー発振器からなるパルスレーザー光線発振器や繰り返し周波数設定手段を備えたパルスレーザー光線発振手段が配設されている。上記ケーシング３２１の先端部には、パルスレーザー光線発振手段から発振されたパルスレーザー光線を集光するための集光器３２２が装着されている。
上記レーザー光線照射手段３２を構成するケーシング３２１の先端部に装着された撮像手段３３は、可視光線によって撮像する通常の撮像素子（ＣＣＤ）の外に、被加工物に赤外線を照射する赤外線照明手段と、該赤外線照明手段によって照射された赤外線を捕らえる光学系と、該光学系によって捕らえられた赤外線に対応した電気信号を出力する撮像素子（赤外線ＣＣＤ）等で構成されている。この撮像手段３３は、撮像した画像信号を図示しない制御手段に送る。
上述したレーザー加工装置３を用いて実施する膜分断工程について、図２および図３を参照して説明する。
膜分断工程は、先ず上述した図２に示すレーザー加工装置３のチャックテーブル３１上にウエーハ２の裏面２１ｂ側を載置する。そして、図示しない吸引手段を作動することにより、ウエーハ２をチャックテーブル３１上に保持する（ウエーハ保持工程）。従って、チャックテーブル３１に保持されたウエーハ２は、表面２１ａが上側となる。
上述したようにウエーハ２を吸引保持したチャックテーブル３１は、図示しない加工送り機構によって撮像手段３３の直下に位置付けられる。チャックテーブル３１が撮像手段３３の直下に位置付けられると、撮像手段３３および図示しない制御手段によってウエーハ２のレーザー加工すべき加工領域を検出するアライメント作業を実行する。即ち、撮像手段３３および図示しない制御手段は、ウエーハ２の所定方向に形成されている分割予定ライン２２と、分割予定ライン２２に沿ってレーザー光線を照射するレーザー光線照射手段３２の集光器３２２との位置合わせを行うためのパターンマッチング等の画像処理を実行し、レーザー光線照射位置のアライメントを遂行する。また、ウエーハ２に形成されている上記所定方向に対して直交する方向に延びる分割予定ライン２２に対しても、同様にレーザー光線照射位置のアライメントが遂行される（アライメント工程）。なお、アライメント工程においては、ウエーハ２の分割予定ライン２２およびデバイス２３を含む表面２１ａに被覆された膜２４が透明でない場合でも、撮像手段３３が上述したように赤外線照明手段と赤外線を捕らえる光学系および赤外線に対応した電気信号を出力する撮像素子（赤外線ＣＣＤ）等で構成された撮像手段を備えているので、膜２４を透過して分割予定ライン２２を撮像することができる。
以上のようにしてチャックテーブル３１上に保持されたウエーハ２に形成されている分割予定ライン２２を検出し、レーザー光線照射位置のアライメントが行われたならば、図３の（ａ）で示すようにチャックテーブル３１をレーザー光線を照射するレーザー光線照射手段３２の集光器３２２が位置するレーザー光線照射領域に移動し、所定の分割予定ライン２２を集光器３２２の直下に位置付ける。このとき、図３の（ａ）で示すように半導体ウエーハ２は、分割予定ライン２２の一端(図３の（ａ）において左端)が集光器３２２の直下に位置するように位置付けられる。次に、レーザー光線照射手段３２の集光器３２２からウエーハ２の膜２４に対して吸収性を有する波長のパルスレーザー光線を照射しつつチャックテーブル３１を図３の（ａ）において矢印Ｘ１で示す方向に所定の加工送り速度で移動せしめる。そして、図３の（ｂ）で示すように分割予定ライン２２の他端（図３の（ｂ）において右端）が集光器３２２の直下位置に達したら、パルスレーザー光線の照射を停止するとともにチャックテーブル３１の移動を停止する。この膜分断工程においては、パルスレーザー光線の集光点Ｐをウエーハ２の表面に被覆された膜２４の表面（上面）付近に合わせる。
上述した膜分断工程を実施することにより、図３の（c）に示すように膜２４には分割予定ライン２２に沿って基板２１に達するレーザー加工溝２４０が形成される。この結果、分割予定ライン２２に被覆された膜２４は、レーザー加工溝２４０によって分割予定ライン２２に沿って分断される。
なお、上記膜分断工程は、例えば以下の加工条件で行われる。
波長 ：３５５ｎｍ
平均出力 ：１Ｗ
繰り返し周波数 ：５０ｋＨｚ
集光スポット径 ：φ１０μｍ
加工送り速度 ：１００ｍｍ／秒
以上のようにして、ウエーハ２の所定方向に延在する全ての分割予定ライン２２に沿って上述した膜分断工程を実行したならば、チャックテーブル３１を９０度回動せしめて、上記所定方向に対して直交する方向に延びる各分割予定ライン２２に沿って上述した膜分断工程を実行する。
上述した膜分断工程を実行したならば、ウエーハ２の表面に形成されたデバイス２３を保護するために、図４の（ａ）および（ｂ）に示すようにウエーハ２の表面２１ａに塩化ビニール等からなる保護テープ４を貼着する（保護テープ貼着工程）。
次に、パルスレーザー光線の集光点を単結晶基板２１の裏面から所望位置に位置付けてパルスレーザー光線を分割予定ライン２２に沿って照射し、単結晶基板２１に位置付けられた集光点から細孔と該細孔をシールドする非晶質とからなるシールドトンネルを分割予定ライン２２に沿って形成するシールドトンネル形成工程を実施する。このシールドトンネル形成工程は、図５に示すレーザー加工装置５を用いて実施する。図５に示すレーザー加工装置５は、被加工物を保持するチャックテーブル５１と、該チャックテーブル５１上に保持された被加工物にレーザー光線を照射するレーザー光線照射手段５２と、チャックテーブル５１上に保持された被加工物を撮像する撮像手段５３を具備している。チャックテーブル５１は、被加工物を吸引保持するように構成されており、図示しない加工送り手段によって図５において矢印Ｘで示す加工送り方向に移動せしめられるとともに、図示しない割り出し送り手段によって図５において矢印Ｙで示す割り出し送り方向に移動せしめられるようになっている。
上記レーザー光線照射手段５２は、実質上水平に配置された円筒形状のケーシング５２１を含んでいる。ケーシング５２１内には図示しないパルスレーザー光線発振器や繰り返し周波数設定手段を備えたパルスレーザー光線発振手段が配設されている。上記ケーシング５２１の先端部には、パルスレーザー光線発振手段から発振されたパルスレーザー光線を集光するための集光レンズ５２２ａを備えた集光器５２２が装着されている。この集光器５２２の集光レンズ５２２ａは、開口数(NA)が次のよう設定されている。即ち、集光レンズ５２２ａの開口数(NA)は、開口数(NA)を単結晶基板の屈折率(N)で除した値が０．０５〜０．２の範囲に設定される（開口数設定工程）。なお、レーザー光線照射手段５２は、集光器５２２の集光レンズ５２２ａによって集光されるパルスレーザー光線の集光点位置を調整するための集光点位置調整手段（図示せず）を備えている。
上記レーザー光線照射手段５２を構成するケーシング５２１の先端部に装着された撮像手段５３は、可視光線によって撮像する通常の撮像素子（ＣＣＤ）の外に、被加工物に赤外線を照射する赤外線照明手段と、該赤外線照明手段によって照射された赤外線を捕らえる光学系と、該光学系によって捕らえられた赤外線に対応した電気信号を出力する撮像素子（赤外線ＣＣＤ）等で構成されており、撮像した画像信号を図示しない制御手段に送る。
上述したレーザー加工装置５を用いて、上述した保護テープ貼着工程が実施されたウエーハ２の分割予定ライン２２に沿ってレーザー加工を施すには、パルスレーザー光線の集光点がウエーハ２を構成する単結晶基板２１の厚み方向の所望の位置に位置付けられるように集光レンズと単結晶基板２１とを相対的に光軸方向に位置付ける位置付け工程を実施する。
先ず、上述した図５に示すレーザー加工装置５のチャックテーブル５１上にウエーハ２が貼着された保護テープ４側を載置する。そして、図示しない吸引手段を作動することにより、保護テープ４を介してウエーハ２をチャックテーブル５１上に保持する（ウエーハ保持工程）。従って、チャックテーブル５１に保持されたウエーハ２は、単結晶基板２１の裏面２１ｂが上側となる。このようにして、ウエーハ２を吸引保持したチャックテーブル５１は、図示しない加工送り手段によって撮像手段５３の直下に位置付けられる。
チャックテーブル５１が撮像手段５３の直下に位置付けられると、撮像手段５３および図示しない制御手段によってウエーハ２のレーザー加工すべき加工領域を検出するアライメント作業を実行する。即ち、撮像手段５３および図示しない制御手段は、ウエーハ２の所定方向に形成されている分割予定ライン２２と、分割予定ライン２２に沿ってレーザー光線を照射するレーザー光線照射手段５２の集光器５２２との位置合わせを行うためのパターンマッチング等の画像処理を実行し、レーザー光線照射位置のアライメントを遂行する（アライメント工程）。また、ウエーハ２に上記所定方向と直交する方向に形成された分割予定ライン２２に対しても、同様にレーザー光線照射位置のアライメントが遂行される。このとき、ウエーハ２の分割予定ライン２２が形成されている単結晶基板２１の表面２１ａは下側に位置しているが、撮像手段５３が上述したように赤外線照明手段と赤外線を捕らえる光学系および赤外線に対応した電気信号を出力する撮像素子（赤外線ＣＣＤ）等で構成された撮像手段を備えているので、単結晶基板２１の裏面２１ｂから透かして分割予定ライン２２を撮像することができる。
上述したアライメント工程を実施したならば、図６の（ａ）で示すようにチャックテーブル５１をレーザー光線を照射するレーザー光線照射手段５２の集光器５２２が位置するレーザー光線照射領域に移動し、所定の分割予定ライン２２を集光器５２２の直下に位置付ける。このとき、図６の（ａ）で示すようにウエーハ２は、分割予定ライン２２の一端(図６の（ａ）において左端)が集光器５２２の直下に位置するように位置付けられる。そして、集光器５２２の集光レンズ５２２ａによって集光されるパルスレーザー光線LBの集光点Pがウエーハ２を構成する単結晶基板２１の厚み方向の所望の位置に位置付けられるように図示しない集光点位置調整手段を作動して集光器５２２を光軸方向に移動する（位置付け工程）。なお、図示の実施形態においては、パルスレーザー光線の集光点Pは、ウエーハ２を構成する単結晶基板２１におけるパルスレーザー光線が入射される上面（裏面２１ｂ側）から所望位置（例えば裏面２１ｂから５〜１０μmの位置）に設定されている。
上述したように位置付け工程を実施したならば、レーザー光線照射手段５２を作動して集光器５２２からパルスレーザー光線LBを照射してウエーハ２を構成する単結晶基板２１に位置付けられた集光点P付近（上面（裏面２１ｂ））から下面（表面２１ａ）に向けて細孔と該細孔をシールドする非晶質とを形成させてシールドトンネルを形成するシールドトンネル形成工程を実施する。即ち、集光器５２２からウエーハ２を構成する単結晶基板２１に対して透過性を有する波長のパルスレーザー光線LBを照射しつつチャックテーブル５１を図６の（ａ）において矢印Ｘ１で示す方向に所定の送り速度で移動せしめる（シールドトンネル形成工程）。そして、図６の（ｂ）で示すようにレーザー光線照射手段５２の集光器５２２の照射位置に分割予定ライン２２の他端(図６の（ｂ）において右端)が達したら、パルスレーザー光線の照射を停止するとともにチャックテーブル５１の移動を停止する。
上述したシールドトンネル形成工程を実施することにより、ウエーハ２を構成する単結晶基板２１の内部には、図６の（ｃ）に示すようにパルスレーザー光線LBの集光点P付近（上面（裏面２１ｂ））から下面（表面２１ａ）に向けて細孔２５１と該細孔２５１の周囲に形成された非晶質２５２が成長し、分割予定ライン２２に沿って所定の間隔（図示の実施形態においては１６μｍの間隔（加工送り速度：８００ｍｍ／秒）／（繰り返し周波数：５０ｋＨｚ））で非晶質のシールドトンネル２５が形成される。このシールドトンネル２５は、図６の（ｄ）および（ｅ）に示すように中心に形成された直径がφ１μm程度の細孔２５１と該細孔２５１の周囲に形成された直径がφ１６μmの非晶質２５２とからなり、図示の実施形態においては互いに隣接する非晶質２５２同士がつながるように形成される形態となっている。なお、上述したシールドトンネル形成工程において形成される非晶質のシールドトンネル２５は、ウエーハ２を構成する単結晶基板２１がオフ角を有する単結晶基板であっても単結晶基板２１の（上面（裏面２１ｂ））から下面（表面２１ａ）に亘って形成することができるとともに、ウエーハ２を構成する単結晶基板２１の厚みが厚くてもパルスレーザー光線を１回照射すればよいので、生産性が極めて良好となる。
上述したように所定の分割予定ライン２２に沿って上記シールドトンネル形成工程を実施したら、チャックテーブル５１を矢印Ｙで示す方向にウエーハ２に形成された分割予定ライン２２の間隔だけ割り出し移動し（割り出し工程）、上記シールドトンネル形成工程を遂行する。このようにして所定方向に形成された全ての分割予定ライン２２に沿って上記シールドトンネル形成工程を実施したならば、チャックテーブル５１を９０度回動せしめて、上記所定方向に形成された分割予定ライン２２に対して直交する方向に延びる分割予定ライン２２に沿って上記シールドトンネル形成工程を実行する。
上述したシールドトンネル形成工程において、良好なシールドトンネル２５を形成するには、上述したように集光レンズ５２２aの開口数(NA)は、開口数(NA)を単結晶基板の屈折率(N)で除した値（S）が０．０５〜０．２の範囲に設定されていることが重要である。
ここで、開口数(NA)と屈折率(N)と開口数(NA)を屈折率(N)で除した値（S＝ＮＡ／Ｎ）との関係について、図７を参照して説明する。図７において集光レンズ５２２aに入光したパルスレーザー光線LBは光軸に対して角度(α)をもって集光される。このとき、sinαが集光レンズ５２２ａの開口数(NA)である（NA＝sinθ）。集光レンズ５２２ａによって集光されたパルスレーザー光線LBがウエーハ２を構成する単結晶基板２１に照射されると、ウエーハ２を構成する単結晶基板２１は空気より密度が高いのでパルスレーザー光線LBは角度(α)から角度(β)に屈折する。このとき、光軸に対する角度(β)は、ウエーハ２を構成する単結晶基板２１の屈折率(N)によって異なる。屈折率(N)は（Ｎ＝sinα／sinβ）であるから、開口数(NA)を単結晶基板の屈折率(N)で除した値（S＝ＮＡ／Ｎ）はsinβとなる。従って、sinβを０．０５〜０．２の範囲（０．０５≦sinβ≦０．２）に設定することが重要である。
以下、集光レンズ５２２aの開口数(NA)を単結晶基板の屈折率(N)で除した値（S＝ＮＡ／Ｎ）が０．０５〜０．２の範囲に設定された理由について、本発明者等が実施した実験に基づいて説明する。
実験１−１
厚みが１０００μmのLiN基板（屈折率：２．２）を次の加工条件でシールドトンネルを形成し、シールドトンネルの良不良を判定した。

加工条件
波長 ：１０３０ｎｍのパルスレーザー
繰り返し周波数 ：５０ｋＨｚ
パルス幅 ：１０ｐｓ
平均出力 ：３Ｗ
スポット径 ：１０μm
加工送り速度
：８００ｍｍ／秒

集光レンズの開口数(NA) シールドトンネルの良不良 S＝ＮＡ／Ｎ
０．０５ なし
０．１ やや良好 ０．０４５
０．１５ 良好 ０．０６８
０．２ 良好 ０．０９１
０．２５ 良好 ０．１１４
０．３ 良好 ０．１３６
０．３５ 良好 ０．１５９
０．４ 良好 ０．１８２
０．４５ やや良好 ０．２０５
０．５ 不良：ボイドができる ０．２２７
０．５５ 不良：ボイドができる
０．６ 不良：ボイドができる

以上のようにLiN基板（屈折率：２．２）においては、パルスレーザー光線を集光する集光レンズ５２２ａの開口数(NA)が、開口数(NA)をLiN基板の屈折率(N)で除した値（S＝ＮＡ／Ｎ）が０．０５〜０．２の範囲に設定することにより、シールドトンネルが形成される。従って、LiN基板においては、パルスレーザー光線を集光する集光レンズ５２２ａの開口数(NA)は、０．１〜０．４５に設定することが重要である。
実験１−２
厚みが１０００μmのLiTaO3基板（屈折率：２．１）を次の加工条件でシールドトンネルを形成し、シールドトンネルの良不良を判定した。

加工条件
波長 ：１０３０ｎｍのパルスレーザー
繰り返し周波数 ：５０ｋＨｚ
パルス幅 ：１０ps
平均出力 ：３Ｗ
スポット径 ：１０μm
加工送り速度
：８００ｍｍ／秒

集光レンズの開口数(NA) シールドトンネルの良不良 S＝ＮＡ／Ｎ
０．１ やや良好 ０．０４７
０．１５ 良好 ０．０５７
０．２ 良好 ０．０９５
０．２５ 良好 ０．１１９
０．３ 良好 ０．１４３
０．３５ 良好 ０．１６６
０．４ 良好 ０．１９０
０．４５ 不良：ボイドができる ０．２１４
０．５ 不良：ボイドができる ０．２３８
０．５５ 不良：ボイドができる
０．６ 不良：ボイドができる

以上のようにLiTaO3基板（屈折率：２．１）においては、パルスレーザー光線を集光する集光レンズ５２２ａの開口数(NA)をLiTaO3基板の屈折率(N)で除した値（S＝ＮＡ／Ｎ）が０．０５〜０．２の範囲に設定することにより、シールドトンネルが形成される。従って、LiTaO3基板においては、パルスレーザー光線を集光する集光レンズ５２２ａの開口数(NA)は、０．１〜０．４に設定することが重要である。
実験１−３
厚みが１０００μmのSiC基板（屈折率：２．６３）を次の加工条件でシールドトンネルを形成し、シールドトンネルの良不良を判定した。

加工条件
波長 ：１０３０ｎｍのパルスレーザー
繰り返し周波数 ：５０ｋＨｚ
パルス幅 ：１０ｐｓ
平均出力 ：３Ｗ
スポット径 ：１０μm
加工送り速度 ：８００ｍｍ／秒

集光レンズの開口数(NA) シールドトンネルの良不良 S＝ＮＡ／Ｎ
０．０５ なし
０．１ なし
０．１５ 良やや良好 ０．０５７
０．２ 良好 ０．０７６
０．２５ 良好 ０．０９５
０．３ 良好 ０．１１４
０．３５ 良好 ０．１３３
０．４ 良好 ０．１５２
０．４５ 良好 ０．１７１
０．５ 良好 ０．１９
０．５５ やや良好 ０．２０９
０．６ 不良：ボイドができる

以上のようにSiC基板（屈折率：２．６３）においては、パルスレーザー光線を集光する集光レンズ５２２aの開口数(NA)をSiC基板の屈折率(N)で除した値（S＝ＮＡ／Ｎ）が０．０５〜０．２の範囲に設定することにより、シールドトンネルが形成される。従って、SiC基板においては、パルスレーザー光線を集光する集光レンズ５２２ａの開口数(NA)は、０．１５〜０．５５に設定することが重要である。
上述した実験１−１、実験１−２、実験１−３から、パルスレーザー光線を集光する集光レンズ５２２ａの開口数(NA)を単結晶基板の屈折率(N)で除した値（S＝ＮＡ／Ｎ）が０．０５〜０．２の範囲に設定することにより、シールドトンネルが確実に形成されることが確認できた。
上述したシールドトンネル形成工程を実施したならば、ウエーハ２の裏面にダイシングテープを貼着し該ダイシングテープの外周部を環状のフレームによって支持するウエーハ支持工程を実施する。即ち、図８の（ａ）および（ｂ）に示すように上記シールドトンネル形成工程が実施されたウエーハ２を構成する単結晶基板２１の裏面２１ｂを環状のフレームFに装着されたダイシングテープTに貼着する。なお、図８の（ａ）および（ｂ）に示す実施形態においては、環状のフレームＦに装着されたダイシングテープＴにウエーハ２を構成する単結晶基板２１の裏面２１ｂを貼着する例を示したが、ウエーハ２を構成する単結晶基板２１の裏面２１ｂにダイシングテープＴを貼着するとともにダイシングテープTの外周部を環状のフレームＦに同時に装着してもよい。
上述したウエーハ支持工程を実施したならば、ウエーハ２に外力を付与し、ウエーハ２をシールドトンネル２５が形成された分割予定ラインに沿って個々のデバイス２３に分割するウエーハ分割工程を実施する。ウエーハ分割工程は、図９に示す分割装置６を用いて実施する。図９に示す分割装置６は、上記環状のフレームＦを保持するフレーム保持手段６１と、該フレーム保持手段６１に保持された環状のフレームＦに装着されたウエーハ２を拡張するテープ拡張手段６２と、ピックアップコレット６３を具備している。フレーム保持手段６１は、環状のフレーム保持部材６１１と、該フレーム保持部材６１１の外周に配設された固定手段としての複数のクランプ６１２とからなっている。フレーム保持部材６１１の上面は環状のフレームFを載置する載置面６１１ａを形成しており、この載置面６１１ａ上に環状のフレームFが載置される。そして、載置面６１１ａ上に載置された環状のフレームFは、クランプ６１２によってフレーム保持部材６１１に固定される。このように構成されたフレーム保持手段６１は、テープ拡張手段６２によって上下方向に進退可能に支持されている。
テープ拡張手段６２は、上記環状のフレーム保持部材６１１の内側に配設される拡張ドラム６２１を具備している。この拡張ドラム６２１は、環状のフレームＦの内径より小さく該環状のフレームＦに装着されたダイシングテープTに貼着されるウエーハ２の外径より大きい内径および外径を有している。また、拡張ドラム６２１は、下端に支持フランジ６２２を備えている。図示の実施形態におけるテープ拡張手段６２は、上記環状のフレーム保持部材６１１を上下方向に進退可能な支持手段６２３を具備している。この支持手段６２３は、上記支持フランジ６２２上に配設された複数のエアシリンダ６２３ａからなっており、そのピストンロッド６２３ｂが上記環状のフレーム保持部材６１１の下面に連結される。このように複数のエアシリンダ６２３ａからなる支持手段６２３は、図１０の（ａ）に示すように環状のフレーム保持部材６１１を載置面６１１ａが拡張ドラム６２１の上端と略同一高さとなる基準位置と、図１０の（ｂ）に示すように拡張ドラム６２１の上端より所定量下方の拡張位置の間を上下方向に移動せしめる。
以上のように構成された分割装置６を用いて実施するウエーハ分割工程について図１０を参照して説明する。即ち、ウエーハ２が貼着されているダイシングテープＴが装着された環状のフレームＦを、図１０の（ａ）に示すようにフレーム保持手段６１を構成するフレーム保持部材６１１の載置面６１１ａ上に載置し、クランプ６１２によってフレーム保持部材６１１に固定する（フレーム保持工程）。このとき、フレーム保持部材６１１は図１０の（ａ）に示す基準位置に位置付けられている。次に、テープ拡張手段６２を構成する支持手段６２３としての複数のエアシリンダ６２３ａを作動して、環状のフレーム保持部材６１１を図１０の（ｂ）に示す拡張位置に下降せしめる。従って、フレーム保持部材６１１の載置面６１１ａ上に固定されている環状のフレームＦも下降するため、図１０の（ｂ）に示すように環状のフレームFに装着されたダイシングテープＴは拡張ドラム６２１の上端縁に接して拡張せしめられる（テープ拡張工程）。この結果、ダイシングテープＴに貼着されているウエーハ２には放射状に引張力が作用するため、上述したシールドトンネル２５が連続して形成され強度が低下せしめられた分割予定ライン２２に沿って個々のデバイス２３に分離されるとともにデバイス２３間に間隔Ｓが形成される。
次に、図１０の（ｃ）に示すようにピックアップコレット６３を作動してデバイス２３を吸着し、ダイシングテープＴから剥離してピックアップし、図示しないトレーまたはダイボンディング工程に搬送する。なお、ピックアップ工程においては、上述したようにダイシングテープＴに貼着されている個々のデバイス２３間の隙間Ｓが広げられているので、隣接するデバイス２３と接触することなく容易にピックアップすることができる。
２：ウエーハ
２１：オフ角を有する単結晶基板
２２：分割予定ライン
２３：デバイス
２４：膜
２５：シールドトンネル
３：膜分断工程を実施するためのレーザー加工装置
３１：レーザー加工装置のチャックテーブル
３２：レーザー光線照射手段
３２２：集光器
４：保護テープ
５：シールドトンネル形成工程を実施するためのレーザー加工装置
５１：レーザー加工装置のチャックテーブル
５２：レーザー光線照射手段
５２２：集光器
６：分割装置
Ｆ：環状のフレーム
Ｔ：ダイシングテープ

Claims (3)

  1. オフ角を有する単結晶基板の表面に複数の分割予定ラインによって区画され、該複数の分割予定ラインによって区画された複数の領域にデバイスが形成されたウエーハの加工方法であって、
    パルスレーザー光線を集光する集光レンズの開口数(NA)を単結晶基板の屈折率(N)で除した値が０．０５〜０．２の範囲で集光レンズの開口数(NA)を設定する開口数設定工程と、
    パルスレーザー光線の集光点を単結晶基板の裏面から所望位置に位置付けてパルスレーザー光線を分割予定ラインに沿って照射し、単結晶基板に位置付けられた集光点から細孔と該細孔をシールドする非晶質とからなるシールドトンネルを分割予定ラインに沿って形成するシールドトンネル形成工程と、
    該シールドトンネル形成工程が実施されたウエーハに外力を付与し、ウエーハをシールドトンネルが形成された分割予定ラインに沿って個々のデバイスに分割するウエーハ分割工程と、を含む、
    ことを特徴とするウエーハの加工方法。
  2. 該シールドトンネル形成工程を実施した後、該ウエーハ分割工程を実施する前に、ウエーハの裏面にダイシングテープを貼着し該ダイシングテープの外周部を環状のフレームによって支持するウエーハ支持工程を実施する、請求項1記載のウエーハの加工方法。
  3. ウエーハを構成する単結晶基板の表面に形成された複数の分割予定ラインの表面には膜が被覆されており、該ウエーハ分割工程を実施する前に、該膜に対して吸収性を有する波長のレーザー光線を分割予定ラインに沿って該膜に照射することにより、該膜を分割予定ラインに沿って分断する膜分断工程を実施する、請求項１又は２記載のウエーハの加工方法。
JP2014225470A 2014-11-05 2014-11-05 ウエーハの加工方法 Active JP6466692B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014225470A JP6466692B2 (ja) 2014-11-05 2014-11-05 ウエーハの加工方法
TW104131598A TWI657497B (zh) 2014-11-05 2015-09-24 晶圓之加工方法
KR1020150148602A KR102313271B1 (ko) 2014-11-05 2015-10-26 웨이퍼의 가공 방법
US14/926,308 US9536786B2 (en) 2014-11-05 2015-10-29 Wafer processing method using pulsed laser beam to form shield tunnels along division lines of a semiconductor wafer
CN201510731531.2A CN105575896B (zh) 2014-11-05 2015-11-02 晶片的加工方法
DE102015221485.0A DE102015221485A1 (de) 2014-11-05 2015-11-03 Waferbearbeitungsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014225470A JP6466692B2 (ja) 2014-11-05 2014-11-05 ウエーハの加工方法

Publications (2)

Publication Number Publication Date
JP2016087655A true JP2016087655A (ja) 2016-05-23
JP6466692B2 JP6466692B2 (ja) 2019-02-06

Family

ID=55803476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014225470A Active JP6466692B2 (ja) 2014-11-05 2014-11-05 ウエーハの加工方法

Country Status (6)

Country Link
US (1) US9536786B2 (ja)
JP (1) JP6466692B2 (ja)
KR (1) KR102313271B1 (ja)
CN (1) CN105575896B (ja)
DE (1) DE102015221485A1 (ja)
TW (1) TWI657497B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109202309A (zh) * 2017-07-06 2019-01-15 株式会社迪思科 激光加工装置和激光加工方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6486240B2 (ja) * 2015-08-18 2019-03-20 株式会社ディスコ ウエーハの加工方法
JP6486239B2 (ja) 2015-08-18 2019-03-20 株式会社ディスコ ウエーハの加工方法
JP6549014B2 (ja) * 2015-10-13 2019-07-24 株式会社ディスコ 光デバイスウエーハの加工方法
JP6690983B2 (ja) 2016-04-11 2020-04-28 株式会社ディスコ ウエーハ生成方法及び実第２のオリエンテーションフラット検出方法
JP6721420B2 (ja) * 2016-06-02 2020-07-15 株式会社ディスコ 漏れ光検出方法
JP6497358B2 (ja) * 2016-06-22 2019-04-10 株式会社デンソー 炭化珪素半導体装置の製造方法
JP6837905B2 (ja) * 2017-04-25 2021-03-03 株式会社ディスコ ウエーハの加工方法
JP6925945B2 (ja) * 2017-11-30 2021-08-25 株式会社ディスコ ウエーハの加工方法
JP7184455B2 (ja) * 2018-06-27 2022-12-06 株式会社ディスコ ウェーハの加工方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114786A (ja) * 2004-10-15 2006-04-27 Laser System:Kk レーザ加工方法
JP2008006652A (ja) * 2006-06-28 2008-01-17 Aisin Seiki Co Ltd 硬脆材料板体の分割加工方法
JP2011243730A (ja) * 2010-05-18 2011-12-01 Showa Denko Kk 半導体発光チップおよび基板の加工方法
JP2013212519A (ja) * 2012-04-02 2013-10-17 Disco Corp レーザー加工方法およびレーザー加工装置
JP2014143354A (ja) * 2013-01-25 2014-08-07 Disco Abrasive Syst Ltd レーザー加工方法
JP2014146810A (ja) * 2014-03-03 2014-08-14 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2014168790A (ja) * 2013-03-01 2014-09-18 Disco Abrasive Syst Ltd ウエーハの加工方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3408805B2 (ja) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
JP4251054B2 (ja) * 2003-10-01 2009-04-08 株式会社デンソー 半導体装置の製造方法
JP2009123835A (ja) * 2007-11-13 2009-06-04 Disco Abrasive Syst Ltd 半導体デバイスの製造方法
JP5495511B2 (ja) 2008-05-27 2014-05-21 株式会社ディスコ ウエーハの分割方法
CN100578737C (zh) * 2008-11-07 2010-01-06 中国电子科技集团公司第五十五研究所 一种制作基本上没有台阶形貌的碳化硅外延层的方法
JP5537081B2 (ja) * 2009-07-28 2014-07-02 浜松ホトニクス株式会社 加工対象物切断方法
JP6113529B2 (ja) * 2013-03-05 2017-04-12 株式会社ディスコ ウエーハの加工方法
JP6151557B2 (ja) * 2013-05-13 2017-06-21 株式会社ディスコ レーザー加工方法
JP6121281B2 (ja) * 2013-08-06 2017-04-26 株式会社ディスコ ウエーハの加工方法
JP6324796B2 (ja) * 2014-04-21 2018-05-16 株式会社ディスコ 単結晶基板の加工方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114786A (ja) * 2004-10-15 2006-04-27 Laser System:Kk レーザ加工方法
JP2008006652A (ja) * 2006-06-28 2008-01-17 Aisin Seiki Co Ltd 硬脆材料板体の分割加工方法
JP2011243730A (ja) * 2010-05-18 2011-12-01 Showa Denko Kk 半導体発光チップおよび基板の加工方法
JP2013212519A (ja) * 2012-04-02 2013-10-17 Disco Corp レーザー加工方法およびレーザー加工装置
JP2014143354A (ja) * 2013-01-25 2014-08-07 Disco Abrasive Syst Ltd レーザー加工方法
JP2014168790A (ja) * 2013-03-01 2014-09-18 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014146810A (ja) * 2014-03-03 2014-08-14 Disco Abrasive Syst Ltd ウエーハの分割方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109202309A (zh) * 2017-07-06 2019-01-15 株式会社迪思科 激光加工装置和激光加工方法
CN109202309B (zh) * 2017-07-06 2022-02-18 株式会社迪思科 激光加工装置和激光加工方法

Also Published As

Publication number Publication date
TWI657497B (zh) 2019-04-21
DE102015221485A1 (de) 2016-05-12
JP6466692B2 (ja) 2019-02-06
CN105575896B (zh) 2021-05-07
KR20160053783A (ko) 2016-05-13
CN105575896A (zh) 2016-05-11
TW201618178A (zh) 2016-05-16
US20160126138A1 (en) 2016-05-05
US9536786B2 (en) 2017-01-03
KR102313271B1 (ko) 2021-10-18

Similar Documents

Publication Publication Date Title
JP6466692B2 (ja) ウエーハの加工方法
JP6151557B2 (ja) レーザー加工方法
JP6121281B2 (ja) ウエーハの加工方法
JP6208430B2 (ja) レーザー加工方法
JP5495511B2 (ja) ウエーハの分割方法
JP2008277414A (ja) ウエーハの分割方法
JP2009290148A (ja) ウエーハの分割方法
JP6189066B2 (ja) ウエーハの加工方法
JP6506137B2 (ja) 貼り合せ基板の加工方法
JP2009272421A (ja) デバイスの製造方法
JP2010027857A (ja) 半導体デバイスの製造方法
JP2009290052A (ja) ウエーハの分割方法
JP2016143766A (ja) 単結晶部材の加工方法
JP2006202933A (ja) ウエーハの分割方法
JP2015207664A (ja) 単結晶基板の加工方法
TWI693633B (zh) 單晶基板之加工方法
JP5906265B2 (ja) ウエーハの分割方法
JP2019033212A (ja) 分割方法
JP6510933B2 (ja) 光デバイスウエーハの加工方法
JP2014082317A (ja) ウエーハの加工方法
JP6576782B2 (ja) ウエーハの加工方法
JP6529414B2 (ja) ウエーハの加工方法
JP2009277778A (ja) ウエーハの分割方法
JP5301906B2 (ja) 半導体デバイスの製造方法
JP2015179756A (ja) 脆性基板の加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180815

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190110

R150 Certificate of patent or registration of utility model

Ref document number: 6466692

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250