JPH05136525A - 半導体レーザ及びその製造方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 ｐ型基板を有する埋め込み形半導体レーザの
サイリスタ構造をなす電流阻止層を流れる無効電流を低
減させ、かつ半導体レーザのしきい値電流を低しきい値
に保つ。 【構成】 ｐ型基板２０１上に複数のｐｎ接合からなる
電流阻止層を形成し、該電流阻止層の最上層上に、に電
流阻止層を形成する半導体の禁制帯幅より小さな禁制帯
幅をもつ半導体層を設け、該半導体層の端を活性領域２
０６から所定の距離だけ離す。 【効果】 半導体レーザのしきい値電流を上昇させるこ
となく、活性領域以外を流れる無効電流を低減し、高出
力動作が可能となる。耐電圧特性が向上する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はレーザ活性領域への電
流集中効果が高く、高出力動作可能な半導体レーザの構
造及びその製造方法に関するものである。

【０００２】

【従来の技術】半導体レーザには、発振波長にＧａＡｓ
系、ＩｎＰ系、ＡｌＧａＩｎＰ系などの多数の種類があ
るが、ここでは説明の都合上ＩｎＰ系半導体レーザを例
にあげてその構造と製造方法を詳しく記述する。

【０００３】図５は従来の半導体レーザの構造を示す模
式図である。１は半導体レーザ、１０１はｎ−ＩｎＰ半
導体基板、１０２は半導体基板上に形成されたｎ−Ｉｎ
Ｐ下クラッド層、１０６はＩｎＧａＡｓＰ活性領域、１
０７はｐ−ＩｎＰからなる上クラッド層である。半導体
レーザの動作電流を下げ、発振するレーザのモードを安
定させるために活性領域は図５に示すように幅１ないし
２μｍのメサ形状にエッチングされる。その後半導体レ
ーザに加える駆動電流が活性領域１０６に有効に集中す
るために活性領域１０６よりその禁制帯幅が小さい四元
層４０１，およびｐ−ＩｎＰ層１０３、ｎ−ＩｎＰ層１
０４及びｐ−ＩｎＰ層１０５を成長する。これらの層は
下クラッド層１０２とともにｐｎｐＱｎ（層１０５から
数えて）構造（ここでＱは四元からなる４０１層を表
す）を形成する。この構造は基本的にはサイリスタであ
り、高い耐圧を示し、半導体レーザ１がバイアスされた
とき電流阻止層として働き駆動電流のほとんど全ては活
性領域１０６に集中して流れ発振しきい値の小さな半導
体レーザが期待される。

【０００４】次に動作について説明する。ｐ−ＩｎＰ１
０５がｎ−ＩｎＰ基板１０１に対して正になるようにバ
イアスすると、駆動電流のほとんど全ては活性領域１０
６に集中して流れるが、駆動電流の一部は順方向バイア
スとなるｐ−ＩｎＰ１０５，ｐ−ＩｎＰ上クラッド層１
０７，ｐ−ＩｎＰ１０３層、四元層４０１及びｎ−Ｉｎ
Ｐ基板１０２の経路１０８で電流が流れる。この電流経
路１０８はサイリスタ構造である電流阻止層のゲート電
流に相当するために、駆動電流が大きくなると、このゲ
ート電流が引き金となって大きなサイリスタ電流１０９
が流れ、駆動電流の多くが活性領域１０６へ流れなくな
り半導体レーザの発振効率が大きく低下する。図５に示
されている半導体レーザでは、禁制帯幅が活性領域より
も狭い四元層４０１を設けることによってサイリスタ構
造の利得を抑制しサイリスタ電流を四元層４０１のない
場合に比べ低減することができる。

【０００５】しかしながら、従来の例では四元層の禁制
帯幅が活性領域より小さいため、サイリスタがオン状態
になったときのサイリスタ電流は低減できたが、ゲート
電流はかえって大きくなり、しきい値電流が増加するな
どの問題点があった。

【０００６】図３は特開昭６２−１２８５８９号に示さ
れている半導体レーザである。このレーザは、サイリス
タ構造の電流阻止構造中に挿入された、活性領域より禁
制帯幅の小さい四元層を、該活性領域の近傍に設けない
ようにしたものである。この半導体レーザにおいては、
ゲート電流経路に相当する活性領域近傍には禁制帯幅の
小さな四元層がないために、ゲート電流は小さくなり、
しかもサイリスタがオンした場合には、四元層がサイリ
スタの利得を低減するため、サイリスタ電流を小さくで
きることとなり、これにより、しきい値電流の増加を引
き起こすことなく、大きな無効電流であるサイリスタ電
流を低減できる。

【０００７】図４は図３に示す半導体レーザの製造方法
を示す図である。ｎ−ＩｎＰ基板１０１に第１のメサス
トライプＭ１を形成後、１回目の成長で活性領域１０６
より禁制帯幅が小さいＩｎＧａＡｓＰ層４０１、ｐ−Ｉ
ｎＰ層１１０を埋め込み、さらに２回目の成長で、活性
層１０６、上クラッドｐ−ＩｎＰ層１０７、コンタクト
層ｐ−ＩｎＧａＡｓＰ１１１を形成後、第２のメサスト
ライプＭ２を形成し、ｐ−ＩｎＰ層１０３、ｎ−ＩｎＰ
層１０４で埋め込む。

【０００８】

【発明が解決しようとする課題】しかしながら、図３、
図４の半導体レーザ及びその製造方法は、ｎ型基板を用
いた場合には有効であるが、ｐ型基板をもちいた場合に
は、この半導体レーザ及びその製造方法は適用すること
ができないという問題点があった。

【０００９】ｎ型基板上に複数のｐｎ接合をもつ電流ブ
ロック層を形成した半導体レーザに比べ、ｐ型基板上に
複数のｐｎ接合をもつ電流ブロック層を形成した半導体
レーザの方が、耐電圧特性に優れていることがわかって
いる。

【００１０】この発明は上記のような問題点を解消する
ためになされたもので、ｐ型基板を有し、サイリスタの
利得の充分低い半導体レーザ及びその製造方法を得るこ
とを目的としている。

【００１１】

【課題を解決するための手段】この発明に係る半導体レ
ーザ及びその製造方法は、ｐ型基板上にサイリスタ構造
をもつ電流阻止層を形成し、前記電流阻止層の最上部層
上に、該電流阻止層より禁制帯幅の小さい四元層を、活
性領域から離して形成するようにしたものである。

【００１２】

【作用】この発明に係る半導体レーザにおいては、ゲー
ト電流経路に相当する活性領域近傍には禁制帯幅の小さ
い四元層がないために、ゲート電流は小さくなり、サイ
リスタがオンした場合には、四元層がサイリスタの利得
を低減するため、サイリスタ電流を小さくでき、しきい
値電流の増加を引き起こすことなく、大きな無効電流で
あるサイリスタ電流を低減できる。また、ｐ型基板上に
複数のｐｎ接合をもつ電流ブロック層を形成したので、
耐電圧特性に優れている。

【００１３】

【実施例】図１は本発明による一実施例を示す模式断面
図である。２０１はｐ−ＩｎＰ基板、２０２は該ＩｎＰ
基板上に成長されたｐ−ＩｎＰ下クラッド層、２０３は
ｐ−ＩｎＰ層、２０４はｎ−ＩｎＰ層、２１０はＩｎＧ
ａＡｓＰ層、２１１はｎ−ＩｎＰ層である。層２１１，
２０３，２０４，２０３はｎｐｎｐ電流阻止層を形成し
ている。２１０はサイリスタの電流利得を下げるために
導入された、前記電流阻止層を構成している層の禁制帯
幅より小さい四元層である。基板としてｐ−ＩｎＰを用
いているので、従来例と同様の効果を得るためには、四
元層を基板と電流阻止層の間に挟むのではなく、基板の
反対側に挿入しているところに構造的な特徴がある。ま
た四元層２１０の端は、活性領域ぎりぎりまでは隣接さ
せずに活性領域幅の５倍程度の１０μｍ程度離してお
く。離す距離は必ずしも活性領域の５倍程度に限定され
るものではなく、ゲート電流１０８が広がる程度に設定
すればよい。従ってこの離す距離はｐ−ＩｎＰ２０３の
不純物濃度及び層厚によって設計されるべきものであ
る。前記四元層２１０の組成は必ずしも活性領域２０６
よりその禁制帯幅が小さくなるような組成にする必要は
ないが、サイリスタの利得を下げるためには小さいほう
が望ましい。

【００１４】この半導体レーザでは、ゲート電流１０８
が多く流れる活性領域の近傍は、ＩｎＰのｐｎ接合で形
成されている。ＩｎＰのｐｎ接合の拡散ポテンシャルは
約１．３ｅＶである。一方、四元層、例えば組成が波長
換算で１．５μｍのもの、が活性領域のすぐ近くまでき
ている場合は、ゲート電流１０８はＩｎＰ−四元層の接
合を流れる。このＩｎＰ−四元層接合の拡散ポテンシャ
ルは約０．８３ｅＶであり、これはＩｎＰのｐｎ接合に
比べ０．４７ｅＶ小さい値である。接合を流れる電流の
流れ易さは、拡散ポテンシャルの指数関数に比例するの
で、同じ電圧をＩｎＰのｐｎ−接合及びＩｎＰ−四元層
接合に加えた場合流れる電流の比は室温でおおよそ１：
７．１×１０⁷ となり、ＩｎＰ接合では流れるゲート電
流は著しく小さなものとなる。

【００１５】サイリスタは微小なゲート電流によりオン
状態になりうる。この半導体レーザではゲート電流は従
来例に比べ著しく減少されるがやはり存在する。オン状
態ではサイリスタ電流１０９が流れるが、サイリスタを
構成する複数のｐｎ接合のうち一部分が四元層であるた
め、サイリスタ利得が小さく抑えられ、オン状態でサイ
リスタを流れる無効電流は、従来例と同様小さく、半導
体レーザを大きな電流で駆動した場合も駆動電流の大部
分は活性領域２０６に集中し、半導体レーザの高出力動
作が可能となる。

【００１６】図２は本発明の実施例を実現するための製
造方法のフローを示す模式図である。まずｐ−ＩｎＰ半
導体基板２０１の上に活性領域を含む二重ヘテロ構造を
液相成長法などで形成する（図３(a) ）。この時活性領
域２０６の厚みは０．０５μｍから０．１５μｍ程度が
適当である。次に該二重ヘテロ構造を通常の写真製版法
及び選択エッチングによりメサ形にエッチングする（図
３(b) ）。エッチング用のマスクはＳｉＮなどの誘電体
等でもホトレジストなどでもよい。エッチング後はエッ
チングマスクはプラズマエッチング法等で除去してお
く。メサの幅は１ないし２μｍが通常採用される。また
メサの方向はいわゆる「逆メサ」が形成される方向に選
ぶと次に埋め込み成長が比較的うまくいくことが知られ
ている。次にエッチングされたメサの頭頂部以外に、メ
サを埋めつくすように、ｐ−ＩｎＰ２０３，ｎ−ＩｎＰ
２０４及びｐ−ＩｎＰ２０３からなる電流阻止層を成長
する。活性領域を含むメサ幅は高々２μｍと狭いため
に、メサの頭頂部と電流阻止層の最表面が同じ程度の高
さになる成長を行った場合、メサ頭頂部以外に図２(c)
に示したような成長が可能となる。電流阻止層の成長
後、続けて該メサ頭頂部及び該電流阻止層にまたがっ
て、前記電流阻止層よりも禁制帯幅の小さい四元層２１
０とｎ−ＩｎＰ層３０１を成長する。四元層の厚みは
０．１ないし０．５μｍ程度が適当である。ｎ−ＩｎＰ
層３０１は次の工程のエッチングマスクになるための厚
み、例えば０．５μｍ程度あれば十分である。次に活性
領域２０６の直上に対応する所定の部分のｎ−ＩｎＰ半
導体層３０１を幅２０μｍ程度選択的に除去する。この
時この層のエッチング液としてＨＣＩを用いるとエッチ
ングは四元層２１０に達すると自動的に停止し、図２
(d) のような状態となる。次に液相成長法で四元層２１
０に対して未飽和な融液、例えばＩｎＰ融液をこれまで
の製造工程で得られたウェハ上に流し、成長を行うと、
四元層２１０は溶け出し、前記四元層２１０より禁制帯
幅の広いｎ−ＩｎＰ層２１１が形成され、図３(e) の構
造が得られる。

【００１７】この製造方法ではエッチング工程で四元層
まで除去した後ｎ−ＩｎＰ上クラッド層上にＩｎＰを成
長する場合に比べて、活性領域直上のｎ−ＩｎＰクラッ
ド層が四元層で保護されているため、液相成長の高温雰
囲気に結晶が晒される間、活性領域及びｎ−ＩｎＰ上ク
ラッド層を熱分解から防止できるという優れた特徴があ
る。

【００１８】

【発明の効果】以上のように、本発明に係る半導体レー
ザ及びその製造方法においては、ｐ型半導体を基板と
し、サイリスタの電流利得を減少させる四元層を活性領
域の近傍から離して、電流ブロック層を形成したので、
半導体レーザのしきい値電流を上昇させることなく、サ
イリスタを流れる無効電流を低減でき、半導体レーザの
高出力動作が可能となる。また、耐電圧特性に優れてい
るという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例による半導体レーザを示す断
面図である。

【図２】本発明一実施例による半導体レーザの製造方法
を示す図である。

【図３】従来の半導体レーザを示す断面図である。

【図４】従来の半導体レーザの製造方法を示す断面図で
ある。

【図５】他の従来の半導体レーザを示す断面図である。

【符号の説明】

１ 半導体レーザ １０１ ｎ−ＩｎＰ基板 １０２ ｎ−ＩｎＰ下クラッド層 １０３ ｐ−ＩｎＰ １０４ ｎ−ＩｎＰ １０５ ｐ─ＩｎＰ １０６ 活性領域 １０７ ｐ−ＩｎＰ上クラッド層 １０８ ゲート電流 １０９ サイリスタ電流 １１０ 四元層 ２０１ ｐ−ＩｎＰ基板 ２０２ ｐ−ＩｎＰ下クラッド ２０３ ｐ−ＩｎＰ ２０４ ｎ−ＩｎＰ ２１０ 四元層 ２１１ ｎ−ＩｎＰ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ｐ型半導体基板上に形成された二重ヘテ
   ロ構造をもつレーザ活性領域と、 該活性領域に隣接し複数のｐｎ接合からなる電流阻止層
   と、 前記複数のｐｎ接合からなる電流阻止層の最上部層上
   に、前記レーザ活性領域から離して形成した、該電流阻
   止層を形成する半導体層よりも禁制帯幅の小さな半導体
   層とを備えたことを特徴とする半導体レーザ。
2. 【請求項２】 ｐ型半導体基板の上に、活性領域を含む
   二重ヘテロ構造を形成する工程と、 該二重ヘテロ構造をメサ形にエッチングする工程と、 エッチングされたメサの頭頂部を除き、ｐ型，ｎ型、ｐ
   型の導電形からなる電流阻止層を形成する工程と、 該メサ頭頂部及び該電流阻止層にまたがって、電流阻止
   層を形成する半導体層よりも禁制帯幅の小さな第１の半
   導体層と、該第１の半導体層と組成の異なる第２の半導
   体層を形成する工程と、 活性領域の直上に対応する所定の部分の第２の半導体層
   を除去する工程と、 第２の半導体層が除去された部分に現れている第１の半
   導体層を、結晶成長の際に溶解したのち、第１の半導体
   層よりも禁制帯幅の広い半導体層を形成する工程とを有
   することを特徴とする半導体レーザの製造方法。