JP2860207B2 - 半導体レーザ素子およびその製造方法 - Google Patents
半導体レーザ素子およびその製造方法Info
- Publication number
- JP2860207B2 JP2860207B2 JP22703692A JP22703692A JP2860207B2 JP 2860207 B2 JP2860207 B2 JP 2860207B2 JP 22703692 A JP22703692 A JP 22703692A JP 22703692 A JP22703692 A JP 22703692A JP 2860207 B2 JP2860207 B2 JP 2860207B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- semiconductor laser
- laser device
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】この発明は半導体レーザ素子およ
びその製造方法に関する。より詳しくは、活性層内で電
流拡がり抑制および光閉じ込めを行うことができる半導
体レーザ素子およびその製造方法に関する。
びその製造方法に関する。より詳しくは、活性層内で電
流拡がり抑制および光閉じ込めを行うことができる半導
体レーザ素子およびその製造方法に関する。
【０００２】
【従来の技術】従来、図７に示すように、埋め込みヘテ
ロ(ＢＨ)型と呼ばれる半導体レーザ素子が知られてい
る。この半導体レーザ素子では、液相エピタキシャル
(ＬＰＥ)成長により、n型ＧaＡs基板１０１上にn型Ａl
ＧaＡs下部クラッド層１０２、p型(またはn型)ＡlＧaＡ
s活性層１１３、p型ＡlＧaＡs上部クラッド層１１４、p
+型ＧaＡsキャップ層１１７を設けてダブルヘテロ接合
を形成している。この後、フォトリソグラフィおよびメ
サエッチングを行って、素子中央部に上記各層１０２,
１１３,１１４,１１７をストライプ状に残し、続いて、
第２回目のＬＰＥ成長を行って、その両側にp型ＡlＧa
Ａs埋め込み層１１５、n型ＡlＧaＡs埋め込み層１１６
を設けている。１１８は絶縁層、１０９,１１０は電極
である。
ロ(ＢＨ)型と呼ばれる半導体レーザ素子が知られてい
る。この半導体レーザ素子では、液相エピタキシャル
(ＬＰＥ)成長により、n型ＧaＡs基板１０１上にn型Ａl
ＧaＡs下部クラッド層１０２、p型(またはn型)ＡlＧaＡ
s活性層１１３、p型ＡlＧaＡs上部クラッド層１１４、p
+型ＧaＡsキャップ層１１７を設けてダブルヘテロ接合
を形成している。この後、フォトリソグラフィおよびメ
サエッチングを行って、素子中央部に上記各層１０２,
１１３,１１４,１１７をストライプ状に残し、続いて、
第２回目のＬＰＥ成長を行って、その両側にp型ＡlＧa
Ａs埋め込み層１１５、n型ＡlＧaＡs埋め込み層１１６
を設けている。１１８は絶縁層、１０９,１１０は電極
である。
【０００３】上記埋め込み層１１５,１１６は、動作時
に電流狭窄および光閉じ込めを行う。すなわち、通電電
流は素子中央部のメサ部(ストライプ状の部分)のみを流
れ、両側の埋め込み層１１５,１１６には流れない。ま
た、レーザ光は埋め込み層１１５,１１６に挟まれた活
性層１１３内に閉じ込められる。したがって、このＢＨ
型半導体レーザ素子は、低い発振閾値で安定にレーザ発
振することができる。
に電流狭窄および光閉じ込めを行う。すなわち、通電電
流は素子中央部のメサ部(ストライプ状の部分)のみを流
れ、両側の埋め込み層１１５,１１６には流れない。ま
た、レーザ光は埋め込み層１１５,１１６に挟まれた活
性層１１３内に閉じ込められる。したがって、このＢＨ
型半導体レーザ素子は、低い発振閾値で安定にレーザ発
振することができる。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来のＢＨ型半導体レーザ素子は、メサエッチングにより
ストライプ部分(メサ部)を形成するのに手間がかかると
いう問題がある。また、第２回目のＬＰＥ成長を行う時
に、ストライプ部分がメルトバックされて削られたり、
埋め込み層１１５の層厚を調整するのが難しいという問
題がある。
来のＢＨ型半導体レーザ素子は、メサエッチングにより
ストライプ部分(メサ部)を形成するのに手間がかかると
いう問題がある。また、第２回目のＬＰＥ成長を行う時
に、ストライプ部分がメルトバックされて削られたり、
埋め込み層１１５の層厚を調整するのが難しいという問
題がある。
【０００５】そこで、この発明の目的は、電流狭窄およ
び光閉じ込めが可能な上、簡単な工程で作製できる半導
体レーザ素子およびその製造方法を提供することにあ
る。
び光閉じ込めが可能な上、簡単な工程で作製できる半導
体レーザ素子およびその製造方法を提供することにあ
る。
【０００６】
【課題を解決するための手段および作用】上記目的を達
成するために、この発明の半導体レーザ素子は、半導体
基板上に下部クラッド層、活性層、第１の上部クラッド
層、電流狭窄層、第２の上部クラッド層およびキャップ
層を順に有し、上記電流狭窄層の表面から第１の上部ク
ラッド層に至るストライプ状の溝が設けられ、この溝内
を上記第２の上部クラッド層が埋めている半導体レーザ
素子において、上記活性層に対して応力を与えることが
できる応力導入層を、上記電流狭窄層と第２の上部クラ
ッド層との間に、上記溝内で活性層に近接する一方、上
記溝外で上記活性層から離間するように設けたことを特
徴としている。
成するために、この発明の半導体レーザ素子は、半導体
基板上に下部クラッド層、活性層、第１の上部クラッド
層、電流狭窄層、第２の上部クラッド層およびキャップ
層を順に有し、上記電流狭窄層の表面から第１の上部ク
ラッド層に至るストライプ状の溝が設けられ、この溝内
を上記第２の上部クラッド層が埋めている半導体レーザ
素子において、上記活性層に対して応力を与えることが
できる応力導入層を、上記電流狭窄層と第２の上部クラ
ッド層との間に、上記溝内で活性層に近接する一方、上
記溝外で上記活性層から離間するように設けたことを特
徴としている。
【０００７】また、この発明の半導体レーザ素子の製造
方法は、半導体基板上に下部クラッド層、活性層、第１
の上部クラッド層、電流狭窄層を順に積層する工程と、
上記基板上にストライプ状の溝を、上記電流狭窄層の表
面から第１の上部クラッド層に至る深さに形成する工程
と、上記基板上に、上記活性層に対して応力を与えるこ
とができる応力導入層と、第２の上部クラッド層と、キ
ャップ層を順に積層する工程を有することを特徴として
いる。
方法は、半導体基板上に下部クラッド層、活性層、第１
の上部クラッド層、電流狭窄層を順に積層する工程と、
上記基板上にストライプ状の溝を、上記電流狭窄層の表
面から第１の上部クラッド層に至る深さに形成する工程
と、上記基板上に、上記活性層に対して応力を与えるこ
とができる応力導入層と、第２の上部クラッド層と、キ
ャップ層を順に積層する工程を有することを特徴として
いる。
【０００８】ＧaＡs単一量子井戸層上にＩnＧaＡs層を
局所的に(メサ状に)設けることにより、ＧaＡs層単一量
子井戸層の横方向のエネルギーバンドギャップに変化が
生じることが知られている。(例えば、アプライド・フ
ィジクス・レターズ(Ａppl．Ｐhys．Ｌett．)５９(１
５),p１８７５〜１９９１)。例えば、図２に示すよう
に、ＧaＡs単一量子井戸層上にＩnＧaＡs層を局所的に
設けた領域１１のエネルギーバンドギャップＥg1は、Ｉ
nＧaＡs層が設けられていない領域１２のエネルギーバ
ンドギャップＥg2よりも狭くなる。
局所的に(メサ状に)設けることにより、ＧaＡs層単一量
子井戸層の横方向のエネルギーバンドギャップに変化が
生じることが知られている。(例えば、アプライド・フ
ィジクス・レターズ(Ａppl．Ｐhys．Ｌett．)５９(１
５),p１８７５〜１９９１)。例えば、図２に示すよう
に、ＧaＡs単一量子井戸層上にＩnＧaＡs層を局所的に
設けた領域１１のエネルギーバンドギャップＥg1は、Ｉ
nＧaＡs層が設けられていない領域１２のエネルギーバ
ンドギャップＥg2よりも狭くなる。
【０００９】ここで、上記現象は、ＧaＡs単一量子井戸
層がＩnＧaＡs層から応力を受けることによって発生し
ている。
層がＩnＧaＡs層から応力を受けることによって発生し
ている。
【００１０】したがって、半導体レーザ素子にメサ部を
わざわざ設けなくても、活性層の一部に応力を導入する
ための層(応力導入層)を近接させる一方、上記活性層の
残りの部分から上記応力導入層を離間させることによっ
て、活性層内に横方向にキャリアを閉じ込めることが可
能となる。このように構成した半導体レーザ素子は、活
性層内で電流拡がり抑制および光閉じ込めを行うことが
でき、高効率かつ極低閾値で動作する。しかも、メサ部
を設ける必要がない(したがって埋め込み層も設ける必
要がない)ので、簡単に作製される。
わざわざ設けなくても、活性層の一部に応力を導入する
ための層(応力導入層)を近接させる一方、上記活性層の
残りの部分から上記応力導入層を離間させることによっ
て、活性層内に横方向にキャリアを閉じ込めることが可
能となる。このように構成した半導体レーザ素子は、活
性層内で電流拡がり抑制および光閉じ込めを行うことが
でき、高効率かつ極低閾値で動作する。しかも、メサ部
を設ける必要がない(したがって埋め込み層も設ける必
要がない)ので、簡単に作製される。
【００１１】
【実施例】以下、この発明の半導体レーザ素子を実施例
により詳細に説明する。
により詳細に説明する。
【００１２】図１はこの発明の第１実施例の半導体レー
ザ素子を示している。この半導体レーザ素子は、n型Ｇa
Ａs基板１上に、n型ＧaＡsバッファ層(図示せず)と、n
型ＡlxＧa1-xＡs下部クラッド層２と、ノンドープ−Ａl
yＧa1-yＡs単一量子井戸活性層３と、p型ＡlxＧa1-xＡs
上部高濃度クラッド層４aと、p型ＡlxＧa1-xＡs上部低
濃度クラッド層４bと、n型ＧaＡs(またはＡlＧaＡs)電
流狭窄層５と、p型ＩnzＧa1-zＡs応力導入層６と、p型
ＡlxＧa1-xＡsクラッド層７と、p型ＧaＡsキャップ層８
を順に備えている。上記p型ＡlxＧa1-xＡs上部低濃度ク
ラッド層４bとn型ＧaＡs電流狭窄層５の中央部にはスト
ライプ状の溝１３が設けられており、上記p型ＩnzＧa
1-zＡs応力導入層６はこの溝１３の底部でp型ＡlxＧa
1-xＡs上部高濃度クラッド層４a表面に接している。９
はp型電極、１０はn型電極である。
ザ素子を示している。この半導体レーザ素子は、n型Ｇa
Ａs基板１上に、n型ＧaＡsバッファ層(図示せず)と、n
型ＡlxＧa1-xＡs下部クラッド層２と、ノンドープ−Ａl
yＧa1-yＡs単一量子井戸活性層３と、p型ＡlxＧa1-xＡs
上部高濃度クラッド層４aと、p型ＡlxＧa1-xＡs上部低
濃度クラッド層４bと、n型ＧaＡs(またはＡlＧaＡs)電
流狭窄層５と、p型ＩnzＧa1-zＡs応力導入層６と、p型
ＡlxＧa1-xＡsクラッド層７と、p型ＧaＡsキャップ層８
を順に備えている。上記p型ＡlxＧa1-xＡs上部低濃度ク
ラッド層４bとn型ＧaＡs電流狭窄層５の中央部にはスト
ライプ状の溝１３が設けられており、上記p型ＩnzＧa
1-zＡs応力導入層６はこの溝１３の底部でp型ＡlxＧa
1-xＡs上部高濃度クラッド層４a表面に接している。９
はp型電極、１０はn型電極である。
【００１３】この半導体レーザ素子の活性層３内の横方
向のエネルギーバンドギャップの変化を見ると、図２に
示すように、応力導入層６に近接した領域１１ではエネ
ルギーバンドギャップＥg1が狭くなる一方、応力導入層
６から離間した領域１２ではエネルギーバンドギャップ
Ｅg2が広くなっている(なお、図３に示すように、上記
領域１１と領域１２のエネルギーバンドギャップの差Δ
Ｅgは、領域１１の幅Ｗが広くなるにつれて狭くなる傾
向にある。)。したがって、動作時に、領域１１に注入
された電流を効率良く閉じ込めることができ、活性層３
内での電流の拡がりを低減することができる。また、領
域１１にレーザ光を効率良く閉じ込めることができる。
したがって、この半導体レーザ素子は高効率かつ極低閾
値で動作することができる。
向のエネルギーバンドギャップの変化を見ると、図２に
示すように、応力導入層６に近接した領域１１ではエネ
ルギーバンドギャップＥg1が狭くなる一方、応力導入層
６から離間した領域１２ではエネルギーバンドギャップ
Ｅg2が広くなっている(なお、図３に示すように、上記
領域１１と領域１２のエネルギーバンドギャップの差Δ
Ｅgは、領域１１の幅Ｗが広くなるにつれて狭くなる傾
向にある。)。したがって、動作時に、領域１１に注入
された電流を効率良く閉じ込めることができ、活性層３
内での電流の拡がりを低減することができる。また、領
域１１にレーザ光を効率良く閉じ込めることができる。
したがって、この半導体レーザ素子は高効率かつ極低閾
値で動作することができる。
【００１４】この半導体レーザ素子は次のようにして作
製する。 まず、III族としてＧa,ＡlおよびＩn、Ｖ族としてＡ
s、ドーパントとしてＳiおよびＢeの各蒸発源が充填さ
れたＭＢＥ(分子線エピタキシャル)装置内(図示せず)に
て、まず１回目の成長を行う。すなわち、図４(a)に示
すように、n型ＧaＡs基板１上に、n型ＧaＡsバッファ
層、n型ＡlxＧa1-xＡs下部クラッド層２、ノンドープ−
ＡlyＧa1-yＡs単一量子井戸活性層３、p型ＡlxＧa1-xＡ
s上部高濃度クラッド層４a、p型ＡlxＧa1-xＡs上部低濃
度クラッド層４b、n型ＧaＡs電流狭窄層５を順次積層す
る。 次に、上記各層を積層したウェハーをＭＢＥ装置から
取り出し、同図(b)に示すように、通常のフォトリソグ
ラフィーおよび硫酸系エッチング液によるエッチングを
行って、n型ＧaＡs電流狭窄層５の表面からp型ＡlxＧa
1-xＡs上部低濃度クラッド層４bを貫通して、p型ＡlxＧ
a1-xＡs上部高濃度クラッド層４a表面に至るストライプ
状の溝１３を形成する。 次に、このウェハーをＭＢＥ装置内に導入して２回目
の成長を行う。すなわち、基板温度を低温に保った状態
で、同図(c)に示すように、ウエハー全面に、p型ＩnzＧ
a1-zＡs応力導入層６、p型ＡlxＧa1-xＡsクラッド層
７、p+型ＧaＡsキャップ層８を順次積層する。ここで、
p型ＩnzＧa1-zＡs応力導入層６のうち溝１３の底に相当
する部分(幅Ｗ)１１はノンドープ−ＡlyＧa1-yＡs単一
量子井戸活性層３に近接する一方、上記応力導入層６の
うち溝１３の底以外の部分１２は上記ノンドープ−Ａly
Ｇa1-yＡs単一量子井戸活性層３から離間している。し
たがって、p型ＩnzＧa1-zＡs応力導入層６が活性層３の
中央部近傍に実質的に埋め込まれた状態となる。 最後に、図１に示しているように、通常の工程によ
り、p型電極９、n型電極１０を形成して作製を完了す
る。
製する。 まず、III族としてＧa,ＡlおよびＩn、Ｖ族としてＡ
s、ドーパントとしてＳiおよびＢeの各蒸発源が充填さ
れたＭＢＥ(分子線エピタキシャル)装置内(図示せず)に
て、まず１回目の成長を行う。すなわち、図４(a)に示
すように、n型ＧaＡs基板１上に、n型ＧaＡsバッファ
層、n型ＡlxＧa1-xＡs下部クラッド層２、ノンドープ−
ＡlyＧa1-yＡs単一量子井戸活性層３、p型ＡlxＧa1-xＡ
s上部高濃度クラッド層４a、p型ＡlxＧa1-xＡs上部低濃
度クラッド層４b、n型ＧaＡs電流狭窄層５を順次積層す
る。 次に、上記各層を積層したウェハーをＭＢＥ装置から
取り出し、同図(b)に示すように、通常のフォトリソグ
ラフィーおよび硫酸系エッチング液によるエッチングを
行って、n型ＧaＡs電流狭窄層５の表面からp型ＡlxＧa
1-xＡs上部低濃度クラッド層４bを貫通して、p型ＡlxＧ
a1-xＡs上部高濃度クラッド層４a表面に至るストライプ
状の溝１３を形成する。 次に、このウェハーをＭＢＥ装置内に導入して２回目
の成長を行う。すなわち、基板温度を低温に保った状態
で、同図(c)に示すように、ウエハー全面に、p型ＩnzＧ
a1-zＡs応力導入層６、p型ＡlxＧa1-xＡsクラッド層
７、p+型ＧaＡsキャップ層８を順次積層する。ここで、
p型ＩnzＧa1-zＡs応力導入層６のうち溝１３の底に相当
する部分(幅Ｗ)１１はノンドープ−ＡlyＧa1-yＡs単一
量子井戸活性層３に近接する一方、上記応力導入層６の
うち溝１３の底以外の部分１２は上記ノンドープ−Ａly
Ｇa1-yＡs単一量子井戸活性層３から離間している。し
たがって、p型ＩnzＧa1-zＡs応力導入層６が活性層３の
中央部近傍に実質的に埋め込まれた状態となる。 最後に、図１に示しているように、通常の工程によ
り、p型電極９、n型電極１０を形成して作製を完了す
る。
【００１５】このように、この半導体レーザ素子は、メ
サ部を設けることなく、また、埋め込み層の層厚を調整
することなく作製される。したがって、従来のＢＨ型半
導体レーザ素子に比して、簡単に作製することができ
る。
サ部を設けることなく、また、埋め込み層の層厚を調整
することなく作製される。したがって、従来のＢＨ型半
導体レーザ素子に比して、簡単に作製することができ
る。
【００１６】なお、工程,でＭＢＥ法により各層を
成長したが、有機金属気相成長法(ＭＯＣＶＤ)を用いて
も良い。
成長したが、有機金属気相成長法(ＭＯＣＶＤ)を用いて
も良い。
【００１７】なお、この半導体レーザ素子では、ストラ
イプ状の溝１３を設けてp型ＡlxＧa1-xＡs上部クラッド
層４bの中央部を除去することによって、このクラッド
層４bでの電流拡がりを低減している。したがって、さ
らに高効率で極低閾値で動作することができる。
イプ状の溝１３を設けてp型ＡlxＧa1-xＡs上部クラッド
層４bの中央部を除去することによって、このクラッド
層４bでの電流拡がりを低減している。したがって、さ
らに高効率で極低閾値で動作することができる。
【００１８】また、ノンドープ−ＡlyＧa1-yＡs単一量
子井戸活性層３の近傍にp型ＩnzＧa1-zＡs応力導入層６
が存在しているが、このp型ＩnzＧa1-zＡs層６の層厚は
非常に薄く設定されるため、活性層３から発する光に対
する吸収作用はなく、特に影響はない。
子井戸活性層３の近傍にp型ＩnzＧa1-zＡs応力導入層６
が存在しているが、このp型ＩnzＧa1-zＡs層６の層厚は
非常に薄く設定されるため、活性層３から発する光に対
する吸収作用はなく、特に影響はない。
【００１９】図５はこの発明の第２実施例の半導体レー
ザ素子を示している。
ザ素子を示している。
【００２０】この半導体レーザ素子は、n型ＧaＡs基板
５１上に、n型ＧaＡsバッファ層(図示せず)と、n型Ａlx
Ｇa1-xＡs下部クラッド層５２と、ノンドープ−ＡlyＧa
1-yＡs単一量子井戸活性層５３と、p型ＡlxＧa1-xＡsク
ラッド層６４と、p型ＧaＡsエッチストップ層６９と、n
型ＡlxＧa1-xＡs電流狭窄層５５aと、n型ＧaＡs電流狭
窄層５５と、p型ＩnzＧa1-zＡs応力導入層５６と、p型
ＡlxＧa1-xＡsクラッド層５７と、p+型ＧaＡsキャップ
層５８を順に備えている。上記n型ＡlxＧa1-xＡs電流狭
窄層５５aと、n型ＧaＡs電流狭窄層５５の中央部にはス
トライプ状の溝７３が設けられており、上記p型ＩnzＧa
1-zＡs応力導入層５６はこの溝の底部でp型ＧaＡsエッ
チストップ層６９表面に接している。５９はp型電極、
６０はn型電極である。
５１上に、n型ＧaＡsバッファ層(図示せず)と、n型Ａlx
Ｇa1-xＡs下部クラッド層５２と、ノンドープ−ＡlyＧa
1-yＡs単一量子井戸活性層５３と、p型ＡlxＧa1-xＡsク
ラッド層６４と、p型ＧaＡsエッチストップ層６９と、n
型ＡlxＧa1-xＡs電流狭窄層５５aと、n型ＧaＡs電流狭
窄層５５と、p型ＩnzＧa1-zＡs応力導入層５６と、p型
ＡlxＧa1-xＡsクラッド層５７と、p+型ＧaＡsキャップ
層５８を順に備えている。上記n型ＡlxＧa1-xＡs電流狭
窄層５５aと、n型ＧaＡs電流狭窄層５５の中央部にはス
トライプ状の溝７３が設けられており、上記p型ＩnzＧa
1-zＡs応力導入層５６はこの溝の底部でp型ＧaＡsエッ
チストップ層６９表面に接している。５９はp型電極、
６０はn型電極である。
【００２１】この半導体レーザ素子の活性層５３内の横
方向のエネルギーバンドギャップの変化は、第１実施例
と全く同様になっている。すなわち、活性層５３のうち
応力導入層５６に近接した領域６１ではエネルギーバン
ドギャップＥg1が狭くなる一方、応力導入層５６から離
間した領域６２ではエネルギーバンドギャップＥg2が広
くなっている。したがって、動作時に、領域６１に注入
された電流を効率良く閉じ込めることができ、活性層５
３内での電流の拡がりを低減することができる。また、
領域６１にレーザ光を効率良く閉じ込めることができ
る。したがって、この半導体レーザ素子は高効率かつ極
低閾値で動作することができる。
方向のエネルギーバンドギャップの変化は、第１実施例
と全く同様になっている。すなわち、活性層５３のうち
応力導入層５６に近接した領域６１ではエネルギーバン
ドギャップＥg1が狭くなる一方、応力導入層５６から離
間した領域６２ではエネルギーバンドギャップＥg2が広
くなっている。したがって、動作時に、領域６１に注入
された電流を効率良く閉じ込めることができ、活性層５
３内での電流の拡がりを低減することができる。また、
領域６１にレーザ光を効率良く閉じ込めることができ
る。したがって、この半導体レーザ素子は高効率かつ極
低閾値で動作することができる。
【００２２】この半導体レーザ素子は次のようにして作
製する。 ′まず、III族としてＧa,ＡlおよびＩn、Ｖ族としてＡ
s、ドーパントとしてＳiおよびＢeの各蒸発源が充填さ
れたＭＢＥ(分子線エピタキシャル)装置内(図示せず)に
て、まず１回目の成長を行う。すなわち、n型ＧaＡs基
板５１上に、n型ＧaＡsバッファ層、n型ＡlxＧa1-xＡs
下部クラッド層５２、ノンドープ−ＡlyＧa1-yＡs単一
量子井戸活性層５３、p型ＡlxＧa1-xＡsクラッド層６
４、p型ＧaＡsエッチストップ層６９、n型ＡlxＧa1-xＡ
s電流狭窄層５５a、n型ＧaＡs電流狭窄層５５を順次積
層する。 ′次に、上記各層を積層したウェハーをＭＢＥ装置か
ら取り出し、通常のフォトリソグラフィおよびエッチン
グを行って、n型ＧaＡs電流狭窄層５５の表面からn型Ａ
lxＧa1-xＡs電流狭窄層５５aを貫通して、p型ＧaＡsエ
ッチストップ層６９表面に至るストライプ状の溝７３を
形成する。 ′次に、このウエハーをＭＢＥ装置内に導入して２回
目の成長を行う。すなわち、基板温度を低温に保った状
態で、ウエハー全面に、p型ＩnzＧa1-zＡs応力導入層５
６、p型ＡlxＧa1-xＡsクラッド層５７、p+型ＧaＡsキャ
ップ層５８を順次積層する。ここで、p型ＩnzＧa1-zＡs
応力導入層５６のうち溝７３の底に相当する部分６１は
ノンドープ−ＡlyＧa1-yＡs単一量子井戸活性層５３に
近接する一方、上記応力導入層５６のうち溝７３の底以
外の部分６２はノンドープ−ＡlyＧa1-yＡs単一量子井
戸活性層５３から離間している。したがって、p型Ｉnz
Ｇa1-zＡs応力導入層５６が活性層５３の中央部近傍に
実質的に埋め込まれた状態となる。 ′最後に、通常の工程により、p型電極５９、n型電極
６０を形成して作製を完了する。
製する。 ′まず、III族としてＧa,ＡlおよびＩn、Ｖ族としてＡ
s、ドーパントとしてＳiおよびＢeの各蒸発源が充填さ
れたＭＢＥ(分子線エピタキシャル)装置内(図示せず)に
て、まず１回目の成長を行う。すなわち、n型ＧaＡs基
板５１上に、n型ＧaＡsバッファ層、n型ＡlxＧa1-xＡs
下部クラッド層５２、ノンドープ−ＡlyＧa1-yＡs単一
量子井戸活性層５３、p型ＡlxＧa1-xＡsクラッド層６
４、p型ＧaＡsエッチストップ層６９、n型ＡlxＧa1-xＡ
s電流狭窄層５５a、n型ＧaＡs電流狭窄層５５を順次積
層する。 ′次に、上記各層を積層したウェハーをＭＢＥ装置か
ら取り出し、通常のフォトリソグラフィおよびエッチン
グを行って、n型ＧaＡs電流狭窄層５５の表面からn型Ａ
lxＧa1-xＡs電流狭窄層５５aを貫通して、p型ＧaＡsエ
ッチストップ層６９表面に至るストライプ状の溝７３を
形成する。 ′次に、このウエハーをＭＢＥ装置内に導入して２回
目の成長を行う。すなわち、基板温度を低温に保った状
態で、ウエハー全面に、p型ＩnzＧa1-zＡs応力導入層５
６、p型ＡlxＧa1-xＡsクラッド層５７、p+型ＧaＡsキャ
ップ層５８を順次積層する。ここで、p型ＩnzＧa1-zＡs
応力導入層５６のうち溝７３の底に相当する部分６１は
ノンドープ−ＡlyＧa1-yＡs単一量子井戸活性層５３に
近接する一方、上記応力導入層５６のうち溝７３の底以
外の部分６２はノンドープ−ＡlyＧa1-yＡs単一量子井
戸活性層５３から離間している。したがって、p型Ｉnz
Ｇa1-zＡs応力導入層５６が活性層５３の中央部近傍に
実質的に埋め込まれた状態となる。 ′最後に、通常の工程により、p型電極５９、n型電極
６０を形成して作製を完了する。
【００２３】このように、この半導体レーザ素子は、第
１実施例と同様に、メサ部を設けることなく、また、埋
め込み層の層厚を調整することなく作製される。したが
って、従来のＢＨ型半導体レーザ素子に比して、簡単に
作製することができる。
１実施例と同様に、メサ部を設けることなく、また、埋
め込み層の層厚を調整することなく作製される。したが
って、従来のＢＨ型半導体レーザ素子に比して、簡単に
作製することができる。
【００２４】なお、この半導体レーザ素子では、p型Ａl
xＧa1-xＡsクラッド層６４での電流拡がりが懸念され
る。しかし、このクラッド層６４の層厚は非常に薄く設
定されるので、このクラッド層６４での電流拡がりは殆
んど無視することができる。
xＧa1-xＡsクラッド層６４での電流拡がりが懸念され
る。しかし、このクラッド層６４の層厚は非常に薄く設
定されるので、このクラッド層６４での電流拡がりは殆
んど無視することができる。
【００２５】また、ノンドープ−ＡlyＧa1-yＡs単一量
子井戸活性層５３の近傍にp型ＩnzＧa1-zＡs応力導入層
５６が存在しているが、このp型ＩnzＧa1-zＡs層５６の
層厚は非常に薄く設定されるため、活性層５３から発す
る光に対する吸収作用はなく、特に影響はない。
子井戸活性層５３の近傍にp型ＩnzＧa1-zＡs応力導入層
５６が存在しているが、このp型ＩnzＧa1-zＡs層５６の
層厚は非常に薄く設定されるため、活性層５３から発す
る光に対する吸収作用はなく、特に影響はない。
【００２６】図６はこの発明の第３実施例の半導体レー
ザ素子を示している。
ザ素子を示している。
【００２７】この半導体レーザ素子は、n型ＩnＰ基板２
０上に、n型ＩnＰクラッド層２１と、ノンドープ−Ｉn
ＧaＡs単一量子井戸活性層２２と、p型ＩnＰ高濃度クラ
ッド層２３aと、p型ＩnＰ低濃度クラッド層２３bと、n
型ＩnＧaＡs電流狭窄層２４と、p型ＩnＧaＡsＰ応力導
入層２５と、p型ＩnＰクラッド層２６と、p+型ＩnＧaＡ
sＰキャップ層２７を順に備えている。上記p型ＩnＰ低
濃度クラッド層２３bとn型ＩnＧaＡs電流狭窄層２４の
中央部にはストライプ状の溝４３が設けられており、上
記p型ＩnＧaＡsＰ応力導入層２５はこの溝４３の底部で
p型ＩnＰ高濃度クラッド層２３a表面に接している。２
９はp型電極、３０はn型電極である。分かるように、第
１実施例に対して各層２１,…,２７の材料のみが異なっ
ている。
０上に、n型ＩnＰクラッド層２１と、ノンドープ−Ｉn
ＧaＡs単一量子井戸活性層２２と、p型ＩnＰ高濃度クラ
ッド層２３aと、p型ＩnＰ低濃度クラッド層２３bと、n
型ＩnＧaＡs電流狭窄層２４と、p型ＩnＧaＡsＰ応力導
入層２５と、p型ＩnＰクラッド層２６と、p+型ＩnＧaＡ
sＰキャップ層２７を順に備えている。上記p型ＩnＰ低
濃度クラッド層２３bとn型ＩnＧaＡs電流狭窄層２４の
中央部にはストライプ状の溝４３が設けられており、上
記p型ＩnＧaＡsＰ応力導入層２５はこの溝４３の底部で
p型ＩnＰ高濃度クラッド層２３a表面に接している。２
９はp型電極、３０はn型電極である。分かるように、第
１実施例に対して各層２１,…,２７の材料のみが異なっ
ている。
【００２８】この半導体レーザ素子は、第１実施例と同
様に、次の手順で作製する。 ″まず、ＭＢＥ法を用いて、n型ＩnＰ基板２０上に、
n型ＩnＰクラッド層２１、ノンドープ−ＩnＧaＡs単一
量子井戸活性層２２、p型ＩnＰ高濃度クラッド層２３
a、p型ＩnＰ低濃度クラッド層２３b、n型ＩnＧaＡs電流
狭窄層２４を順次積層する。 ″次に、上記各層を積層したウェハーをＭＢＥ装置か
ら取り出し、通常のフォトリソグラフィおよび硫酸系エ
ッチング液によるエッチングを行って、n型ＩnＧaＡs電
流狭窄層２４の表面からp型ＩnＰ低濃度クラッド層２３
bを貫通して、p型ＩnＰ高濃度クラッド層２３a表面に至
るストライプ上の溝４３を形成する。 ″次に、このウェハーをＭＢＥ装置内に導入して２回
目の成長を行う。すなわち、基板温度を低温に保った状
態で、ウエハー全面に、p型ＩnＧaＡsＰ応力導入層２
５、p型ＩnＰクラッド層２６、p+型ＩnＧaＡsＰキャッ
プ層２７を順次積層する。ここで、上記p型ＩnＧaＡsＰ
応力導入層２５のうち溝４３の底に相当する部分３１は
ノンドープＩnＧaＡs単一量子井戸活性層２２に近接す
る一方、上記応力導入層２５のうち溝４３の底以外の部
分３２はノンドープＩnＧaＡs単一量子井戸活性層２２
から離間している。したがって、活性層２２の中央部近
傍にp型ＩnＧaＡsＰ応力導入層２５が実質的に埋め込ま
れた状態となる。 ″最後に、通常の工程により、p型電極２９、n型電極
３０を形成して作製を完了する。
様に、次の手順で作製する。 ″まず、ＭＢＥ法を用いて、n型ＩnＰ基板２０上に、
n型ＩnＰクラッド層２１、ノンドープ−ＩnＧaＡs単一
量子井戸活性層２２、p型ＩnＰ高濃度クラッド層２３
a、p型ＩnＰ低濃度クラッド層２３b、n型ＩnＧaＡs電流
狭窄層２４を順次積層する。 ″次に、上記各層を積層したウェハーをＭＢＥ装置か
ら取り出し、通常のフォトリソグラフィおよび硫酸系エ
ッチング液によるエッチングを行って、n型ＩnＧaＡs電
流狭窄層２４の表面からp型ＩnＰ低濃度クラッド層２３
bを貫通して、p型ＩnＰ高濃度クラッド層２３a表面に至
るストライプ上の溝４３を形成する。 ″次に、このウェハーをＭＢＥ装置内に導入して２回
目の成長を行う。すなわち、基板温度を低温に保った状
態で、ウエハー全面に、p型ＩnＧaＡsＰ応力導入層２
５、p型ＩnＰクラッド層２６、p+型ＩnＧaＡsＰキャッ
プ層２７を順次積層する。ここで、上記p型ＩnＧaＡsＰ
応力導入層２５のうち溝４３の底に相当する部分３１は
ノンドープＩnＧaＡs単一量子井戸活性層２２に近接す
る一方、上記応力導入層２５のうち溝４３の底以外の部
分３２はノンドープＩnＧaＡs単一量子井戸活性層２２
から離間している。したがって、活性層２２の中央部近
傍にp型ＩnＧaＡsＰ応力導入層２５が実質的に埋め込ま
れた状態となる。 ″最後に、通常の工程により、p型電極２９、n型電極
３０を形成して作製を完了する。
【００２９】この半導体レーザ素子では、上記第１実施
例,第２実施例と同様に、動作時に、領域３１に注入さ
れた電流を効率良く閉じ込めることができ、活性層２２
内での電流の拡がりを低減することができる。また、領
域３１にレーザ光を効率良く閉じ込めることができる。
したがって、この半導体レーザ素子は高効率かつ極低閾
値で動作することができる。
例,第２実施例と同様に、動作時に、領域３１に注入さ
れた電流を効率良く閉じ込めることができ、活性層２２
内での電流の拡がりを低減することができる。また、領
域３１にレーザ光を効率良く閉じ込めることができる。
したがって、この半導体レーザ素子は高効率かつ極低閾
値で動作することができる。
【００３０】なお、言うまでもなく、この発明は、上記
各実施例に用いた以外の材料からなる半導体レーザ素子
に広く適用することができる。
各実施例に用いた以外の材料からなる半導体レーザ素子
に広く適用することができる。
【００３１】
【発明の効果】以上より明らかなように、この発明の半
導体レーザ素子は、半導体基板上に下部クラッド層、活
性層、第１の上部クラッド層、電流狭窄層、第２の上部
クラッド層およびキャップ層を順に有し、上記電流狭窄
層の表面から第１の上部クラッド層に至るストライプ状
の溝が設けられ、この溝内を上記第２の上部クラッド層
が埋めている半導体レーザ素子において、上記活性層に
対して応力を与えることができる応力導入層を、上記電
流狭窄層と第２の上部クラッド層との間に、上記溝内で
活性層に近接する一方、上記溝外で上記活性層から離間
するように設けているので、活性層内で電流拡がりを低
減でき、レーザ光を効率良く閉じ込めることができる。
したがって、高効率で極低閾値で動作することができ
る。しかも、メサ部を設ける必要がないことから、従来
の半導体レーザ素子に比して簡単に作製することができ
る。
導体レーザ素子は、半導体基板上に下部クラッド層、活
性層、第１の上部クラッド層、電流狭窄層、第２の上部
クラッド層およびキャップ層を順に有し、上記電流狭窄
層の表面から第１の上部クラッド層に至るストライプ状
の溝が設けられ、この溝内を上記第２の上部クラッド層
が埋めている半導体レーザ素子において、上記活性層に
対して応力を与えることができる応力導入層を、上記電
流狭窄層と第２の上部クラッド層との間に、上記溝内で
活性層に近接する一方、上記溝外で上記活性層から離間
するように設けているので、活性層内で電流拡がりを低
減でき、レーザ光を効率良く閉じ込めることができる。
したがって、高効率で極低閾値で動作することができ
る。しかも、メサ部を設ける必要がないことから、従来
の半導体レーザ素子に比して簡単に作製することができ
る。
【００３２】また、この発明の半導体レーザ素子の製造
方法は、半導体基板上に下部クラッド層、活性層、第１
の上部クラッド層、電流狭窄層を順に積層する工程と、
上記基板上にストライプ状の溝を、上記電流狭窄層の表
面から第１の上部クラッド層に至る深さに形成する工程
と、上記基板上に、上記活性層に対して応力を与えるこ
とができる応力導入層と、第２の上部クラッド層と、キ
ャップ層を順に積層する工程を有しているので、活性層
内で電流拡がりを低減でき、レーザ光を効率良く閉じ込
めることができる半導体レーザ素子を簡単に作製するこ
とができる。
方法は、半導体基板上に下部クラッド層、活性層、第１
の上部クラッド層、電流狭窄層を順に積層する工程と、
上記基板上にストライプ状の溝を、上記電流狭窄層の表
面から第１の上部クラッド層に至る深さに形成する工程
と、上記基板上に、上記活性層に対して応力を与えるこ
とができる応力導入層と、第２の上部クラッド層と、キ
ャップ層を順に積層する工程を有しているので、活性層
内で電流拡がりを低減でき、レーザ光を効率良く閉じ込
めることができる半導体レーザ素子を簡単に作製するこ
とができる。
【図１】 この発明の第１実施例の半導体レーザ素子を
示す。
示す。
【図２】 活性層の横方向のエネルギーバンドギャップ
を示す図である。
を示す図である。
【図３】 活性層のエネルギーバンドギャップのp型Ｉn
ＧaＡs層の幅Ｗに対する依存性を示す図である。
ＧaＡs層の幅Ｗに対する依存性を示す図である。
【図４】 上記半導体レーザ素子の作製過程を説明する
図である。
図である。
【図５】 この発明の第２実施例の半導体レーザ素子を
示す図である。
示す図である。
【図６】 この発明の第３実施例の半導体レーザ素子を
示す図である。
示す図である。
【図７】 従来の半導体レーザ素子を示す図である。
１ n型ＧaＡs基板 ２ n型ＡlxＧa1-xＡs下部クラッド層 ３ ノンドープ−ＡlyＧa1-yＡs単一量子井戸
活性層 ４a p型ＡlxＧa1-xＡs上部高濃度クラッド層 ４b p型ＡlxＧa1-xＡs上部低濃度クラッド層 ５ n型ＧaＡs電流狭窄層 ６ p型ＩnzＧa1-zＡs応力導入層 ７ p型ＡlxＧa1-xＡsクラッド層 ８ p型ＧaＡsキャップ層 ９ p型電極 １０ n型電極 １１ 活性層と応力導入層とが近接している領
域 １２ 活性層と応力導入層とか離間している領
域 １３ ストライプ状の溝
活性層 ４a p型ＡlxＧa1-xＡs上部高濃度クラッド層 ４b p型ＡlxＧa1-xＡs上部低濃度クラッド層 ５ n型ＧaＡs電流狭窄層 ６ p型ＩnzＧa1-zＡs応力導入層 ７ p型ＡlxＧa1-xＡsクラッド層 ８ p型ＧaＡsキャップ層 ９ p型電極 １０ n型電極 １１ 活性層と応力導入層とが近接している領
域 １２ 活性層と応力導入層とか離間している領
域 １３ ストライプ状の溝
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−48888（ＪＰ，Ａ) 特開 平６−45702（ＪＰ，Ａ) 特開 平６−69589（ＪＰ，Ａ) 特開 昭63−166285（ＪＰ，Ａ) Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．59 ［15］（1991）ｐ．1875−1877 Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．61 ［３］（1992）ｐ．300−302 (58)調査した分野(Int.Cl.6，ＤＢ名) H01S 3/18
Claims (2)
- 【請求項１】 半導体基板上に下部クラッド層、活性
層、第１の上部クラッド層、電流狭窄層、第２の上部ク
ラッド層およびキャップ層を順に有し、上記電流狭窄層
の表面から第１の上部クラッド層に至るストライプ状の
溝が設けられ、この溝内を上記第２の上部クラッド層が
埋めている半導体レーザ素子において、上記活性層に対
して応力を与えることができる応力導入層を、上記電流
狭窄層と第２の上部クラッド層との間に、上記溝内で活
性層に近接する一方、上記溝外で上記活性層から離間す
るように設けたことを特徴とする半導体レーザ素子。 - 【請求項２】 半導体基板上に下部クラッド層、活性
層、第１の上部クラッド層、電流狭窄層を順に積層する
工程と、 上記基板上にストライプ状の溝を、上記電流狭窄層の表
面から第１の上部クラッド層に至る深さに形成する工程
と、 ７ 上記基板上に、上記活性層に対して応力を与えるこ
とができる応力導入層と、第２の上部クラッド層と、キ
ャップ層を順に積層する工程を有することを特徴とする
半導体レーザ素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22703692A JP2860207B2 (ja) | 1992-08-26 | 1992-08-26 | 半導体レーザ素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22703692A JP2860207B2 (ja) | 1992-08-26 | 1992-08-26 | 半導体レーザ素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677591A JPH0677591A (ja) | 1994-03-18 |
| JP2860207B2 true JP2860207B2 (ja) | 1999-02-24 |
Family
ID=16854527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22703692A Expired - Fee Related JP2860207B2 (ja) | 1992-08-26 | 1992-08-26 | 半導体レーザ素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2860207B2 (ja) |
-
1992
- 1992-08-26 JP JP22703692A patent/JP2860207B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５９［１５］（１９９１）ｐ．１８７５−１８７７ |
| Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．６１［３］（１９９２）ｐ．３００−３０２ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0677591A (ja) | 1994-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2558744B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH03208388A (ja) | 半導体レーザ及びその製造方法と不純物拡散方法 | |
| US4121179A (en) | Semiconductor injection laser | |
| EP0486128B1 (en) | A semiconductor optical device and a fabricating method therefor | |
| US5577062A (en) | Semiconductor laser diode apparatus and method of producing the same | |
| JPH08148752A (ja) | 半導体レーザ装置の製造方法、及び半導体レーザ装置 | |
| JPH05259574A (ja) | 半導体レーザ装置及びその製造方法 | |
| JP2860207B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH0945999A (ja) | 半導体デバイス及びその製造方法 | |
| JP2940158B2 (ja) | 半導体レーザ装置 | |
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JP3652454B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPS6237557B2 (ja) | ||
| JPH07235725A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH0590706A (ja) | 半導体レーザ素子 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JPH08222809A (ja) | 半導体発光装置 | |
| JPH0983077A (ja) | 半導体光装置 | |
| JPH07131110A (ja) | 半導体レーザ装置の製造方法 | |
| JPH11354880A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPS62279688A (ja) | 半導体レ−ザ素子の製造方法 | |
| JP3306390B2 (ja) | 光半導体装置の製造方法 | |
| JP2611486B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPH05226767A (ja) | 埋め込み型半導体レーザおよびその製造方法 | |
| JPS6356982A (ja) | 半導体レ−ザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071204 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081204 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091204 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |