JP5790336B2 - 半導体光集積素子 - Google Patents

半導体光集積素子 Download PDF

Info

Publication number
JP5790336B2
JP5790336B2 JP2011190898A JP2011190898A JP5790336B2 JP 5790336 B2 JP5790336 B2 JP 5790336B2 JP 2011190898 A JP2011190898 A JP 2011190898A JP 2011190898 A JP2011190898 A JP 2011190898A JP 5790336 B2 JP5790336 B2 JP 5790336B2
Authority
JP
Japan
Prior art keywords
layer
region
optical waveguide
semiconductor
integrated device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011190898A
Other languages
English (en)
Other versions
JP2013055140A (ja
Inventor
米田　昌博
昌博 米田
柳沢　昌輝
昌輝 柳沢
小山　健二
健二 小山
宏彦 小林
宏彦 小林
健二 平塚
健二 平塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2011190898A priority Critical patent/JP5790336B2/ja
Priority to US13/597,375 priority patent/US8964809B2/en
Publication of JP2013055140A publication Critical patent/JP2013055140A/ja
Application granted granted Critical
Publication of JP5790336B2 publication Critical patent/JP5790336B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02461—Structure or details of the laser chip to manipulate the heat flow, e.g. passive layers in the chip with a low heat conductivity
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0261—Non-optical elements, e.g. laser driver components, heaters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/0607—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying physical parameters other than the potential of the electrodes, e.g. by an electric or magnetic field, mechanical deformation, pressure, light, temperature
    • H01S5/0612—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying physical parameters other than the potential of the electrodes, e.g. by an electric or magnetic field, mechanical deformation, pressure, light, temperature controlled by temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H01S5/0625—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes in multi-section lasers
    • H01S5/06255—Controlling the frequency of the radiation
    • H01S5/06256—Controlling the frequency of the radiation with DBR-structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/209—Methods of obtaining the confinement using special etching techniques special etch stop layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3434—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer comprising at least both As and P as V-compounds

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Geometry (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、主に光ファイバ通信システムに使用される、モノリシックに集積された半導体光集積素子に関するものである。
特許文献１には、ヒータによって出力された熱を光導波路層に効率良く供給するための構造を備える光半導体装置が開示されている。この光半導体装置は、半導体基板と、上面及び側面を有するストライプ状の半導体領域と、ヒータとを備えている。半導体基板の幅は半導体領域の幅より広く、また半導体領域には光導波路層が設けられている。ヒータは光導波路層より上部に設けられている。
特許文献２には、ヒータにおいて発生した熱によって光導波路を効率よく加熱するための構造を備える光半導体装置が開示されている。この光半導体装置は、半導体基板と、半導体基板上に設けられ半導体基板の幅よりも小さい幅を有する光半導体領域と、光半導体領域上に設けられたヒータとを備えている。光半導体領域は、クラッド領域と、クラッド領域内に設けられかつクラッド領域の屈折率よりも大きい屈折率を有する光導波路層と、光導波路層と半導体基板との間に設けられかつクラッド領域の熱伝導率よりも小さい熱伝導率を有する低熱伝導率層とを含んでいる。低熱伝導率層は、ＩｎＧａＡｓＰ、ＩｎＡｌＧａＡｓ、又はＩｎＡｌＡｓＰから成る。
特許文献３には、ヒータによって出力された熱を光導波路に効率よく供給するための構造を備える光半導体装置が開示されている。この光半導体装置は、回折格子が形成された光導波路層を含む光導波路領域と、光導波路領域上に設けられたヒータと、ヒータの近傍に設けられた電極と、電極とヒータとを接続する配線とを備えている。光導波路領域の両側方には、光導波方向に沿った溝が形成されており、この溝を跨ぐように上記配線が形成されている。
特許文献４には、低い電圧であってもヒータに十分な発熱をさせるとともに、電極からの放熱量を低減させるための構造を備える光半導体装置が開示されている。この光半導体装置は、光導波路を有する半導体領域と、この半導体領域上に設けられたヒータとを備えている。ヒータ上に設けられた電極からワイヤボンディングパッドへの電源用の引き出し配線と接地用の引き出し配線とが、光導波路に沿った方向に交互に配置されている。
特開２００７−２９４９１４号公報 特開２００７−２７３６４４号公報 特開２００７−２７３６９４号公報 特開２００７−２７３６５０号公報
半導体光集積素子の一種として、光導波路の一部において電流注入により光を発生する利得領域と、光導波路の他の一部において光導波路を加熱することにより発振波長を制御する波長制御領域とを備えるタイプのレーザ素子がある。このような半導体光集積素子では、利得領域における光導波路（活性層）の温度変化を抑えて発振特性を一定に保つことが望まれる。
本発明は、このような問題点に鑑みてなされたものであり、利得領域の活性層の温度変化を抑えることができる半導体光集積素子を提供することを目的とする。
上述した課題を解決するために、本発明による半導体光集積素子は、所定の光導波方向に並ぶ第１及び第２の領域を含む主面を有する絶縁性若しくは半絶縁性の基板と、主面の第１の領域上に設けられ、第１導電型の第１クラッド層、第１クラッド層上に設けられた活性層、及び活性層上に設けられた第２導電型の第２クラッド層を有する利得領域と、主面の第２の領域上に設けられ、第３クラッド層、第３クラッド層上に設けられた光導波層、光導波層上に設けられた第４クラッド層、及び光導波層に沿って設けられた加熱部材を有する波長制御領域とを備え、基板が、裏面から厚さ方向に延びて主面の第１の領域に至る貫通孔を有しており、該貫通孔の内部には、基板の裏面から第１クラッド層に達する金属部材が設けられていることを特徴とする。
また、半導体光集積素子は、基板の裏面上に設けられた金属膜を更に備え、金属膜が、基板の厚さ方向から見て第２の領域と重なる領域に形成された開口を有することが好ましい。
また、半導体光集積素子は、貫通孔及び金属部材が、基板の厚さ方向から見て、利得領域において光導波路となる部分と重ならない位置に配置されていることが好ましい。
また、半導体光集積素子は、利得領域が、基板に貫通孔を形成する際にエッチングマークとなる層を第１クラッド層と基板との間に更に有することが好ましい。この場合、貫通孔は、エッチングマークとなる層を貫通していることがより好ましい。
本発明による半導体光集積素子によれば、利得領域の活性層の温度変化を抑えることができる。
図１は、本発明の一実施形態に係る半導体光集積素子を示す図である。図１（ａ）はこの半導体光集積素子の平面図であり、図１（ｂ）は半導体光集積素子の底面図であり、図１（ｃ）は図１（ａ）に示されたＩ−Ｉ線に沿った断面を示している。 図２は、本発明の一実施形態に係る半導体光集積素子を示す図である。図２（ａ）は図１（ａ）に示されたII−II線に沿った断面を示しており、図２（ｂ）は図１（ａ）に示されたIII−III線に沿った断面を示している。 図３（ａ），（ｂ）は、一実施形態に係る製造方法の各工程を示す斜視図である。 図４（ａ），（ｂ）は、一実施形態に係る製造方法の各工程を示す斜視図である。 図５（ａ），（ｂ）は、一実施形態に係る製造方法の各工程を示す斜視図である。 図６（ａ），（ｂ）は、一実施形態に係る製造方法の各工程を示す斜視図である。 図７（ａ），（ｂ）は、一実施形態に係る製造方法の各工程を示す斜視図である。 図８（ａ），（ｂ）は、一実施形態に係る製造方法の各工程を示す斜視図である。 図９（ａ），（ｂ）は、一実施形態に係る製造方法の各工程を示す斜視図である。 図１０（ａ），（ｂ）は、一実施形態に係る製造方法の各工程を示す斜視図である。 図１１（ａ），（ｂ）は、一実施形態に係る製造方法の各工程を示す斜視図である。 図１２（ａ），（ｂ）は、一実施形態に係る製造方法の各工程を示す断面図である。図１２（ａ），（ｂ）は光導波方向に垂直な断面（図１のIII−III断面に相当）を示している。 図１３（ａ），（ｂ）は、一実施形態に係る製造方法の各工程を示す断面図である。図１３（ａ），（ｂ）は光導波方向に垂直な断面（図１のIII−III断面に相当）を示している。 図１４は、一実施形態に係る製造方法の一工程を示す断面図であって、光導波方向に沿った断面（図１のＩ−Ｉ断面に相当）を示している。 図１５は、比較例としての半導体光集積素子の一例を示す図である。図１５（ａ）はこの半導体光集積素子の平面図であり、図１５（ｂ）は半導体光集積素子の底面図であり、図１５（ｃ）は図１５（ａ）に示されたIV−IV線に沿った断面を示している。 図１６は、比較例としての半導体光集積素子の一例を示す図である。図１６（ａ）は図１５（ａ）に示されたＶ−Ｖ線に沿った断面を示しており、図１６（ｂ）は図１５（ａ）に示されたVI−VI線に沿った断面を示している。
以下、添付図面を参照しながら本発明による半導体光集積素子の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図１及び図２は、本発明の一実施形態に係る半導体光集積素子１Ａを示す図である。図１（ａ）はこの半導体光集積素子１Ａの平面図であり、図１（ｂ）は半導体光集積素子１Ａの底面図であり、図１（ｃ）は図１（ａ）に示されたＩ−Ｉ線に沿った断面を示している。また、図２（ａ）は図１（ａ）に示されたII−II線に沿った断面を示しており、図２（ｂ）は図１（ａ）に示されたIII−III線に沿った断面を示している。図１及び図２に示されるように、この半導体光集積素子１Ａは、半絶縁性基板１０と、半絶縁性基板１０の主面１０ａ上に設けられた利得領域２０及び波長制御領域４０とを備えている。
半絶縁性基板１０は、例えばＦｅドープＩｎＰといった半絶縁性の化合物半導体材料から成る。半絶縁性基板１０の主面１０ａは、所定の光導波方向Ａ１に並ぶ第１の領域１０ｃ及び第２の領域１０ｄを含んでいる。利得領域２０及び波長制御領域４０は、半絶縁性基板１０の主面１０ａ上において、所定の光導波方向Ａ１に並んで配置されている。換言すれば、利得領域２０は第１の領域１０ｃ上に設けられており、波長制御領域４０は第２の領域１０ｄ上に設けられている。
図１（ｃ）及び図２（ｂ）に示されるように、利得領域２０は、主面１０ａの第１の領域１０ｃ上に設けられた第１導電型の第１クラッド層であるｎ型クラッド層２１、ｎ型クラッド層２１上に設けられた活性層２２、及び活性層２２上に設けられた第２導電型の第２クラッド層であるｐ型クラッド層２３を有している。ｎ型クラッド層２１及びｐ型クラッド層２３は、それぞれ例えばＳｉドープＩｎＰ及びＺｎドープＩｎＰによって構成される。活性層２２は、例えばＩｎＧａＡｓＰ（バンドギャップ波長１．５４μｍ）からなる井戸層と、ＩｎＧａＡｓＰ（バンドギャップ波長１．２５μｍ）からなる障壁層とが交互に積層された単一または多重の量子井戸構造を有する。なお、活性層２２は、単一の層によって構成されてもよい。
ｎ型クラッド層２１の内部には、図示しない回折格子層が設けられることができる。この回折格子層は、所定の周期で形成された例えばＩｎＧａＡｓＰからなる周期構造が、これより屈折率が小さい材料（例えばＩｎＰ）によって埋め込まれた構成を備えている。
ｎ型クラッド層２１、活性層２２及びｐ型クラッド層２３は、ストライプメサ構造２４を構成しており、活性層２２をコア層とし、所定の光導波方向Ａ１に沿って延びる光導波路となっている。このストライプメサ構造２４の両側面は、例えばＦｅドープＩｎＰといった半絶縁性半導体からなる埋込領域２５によって埋め込まれている。埋込領域２５上には、絶縁性の保護膜７９，８０が形成されている。保護膜７９，８０は、例えばＳｉＯ２、ＳｉＮ若しくはＳｉＯＮといった絶縁性シリコン化合物からなる。保護膜７９，８０のうちストライプメサ構造２４上の部分には開口が形成されており、ストライプメサ構造２４上に設けられたｐ型オーミック電極２７と、保護膜８０上に形成された配線２８の一端とが、該開口を介して互いに接触している。ｐ型オーミック電極２７は例えばＩｎＧａＡｓ層とオーミック接触可能なＡｕＺｎ又はＰｔ合金から成り、配線２８は例えばＴｉＷ／Ａｕ又はＴｉ／Ｐｔ／Ａｕから成る。配線２８の他端の上には、例えばＡｕメッキにより形成されたワイヤボンディングのためのパッド電極２９が設けられている。
また、保護膜７９，８０のうちｎ型クラッド層２１上の部分には別の開口が形成されており、ｎ型クラッド層２１上に設けられたｎ型オーミック電極３０と、保護膜８０上に形成された配線３２の一端とが、該別の開口を介して互いに接触している。ｎ型オーミック電極３０は例えばＩｎＰ層とオーミック接触可能なＡｕＧｅ又はＡｕＧｅＮｉ合金から成り、配線３２は例えばＴｉＷ／Ａｕ又はＴｉ／Ｐｔ／Ａｕから成る。配線３２の他端の上には、例えばＡｕメッキにより形成されたワイヤボンディングのためのパッド電極３３が設けられている。
また、本実施形態の利得領域２０は、ｎ型クラッド層２１と半絶縁性基板１０との間に、エッチングマーク層３１を更に有している。エッチングマーク層３１は、後述する貫通孔１１を半絶縁性基板１０にエッチングにより形成する際に、該エッチングの停止タイミングを知らせるエッチングマークとなる層である。エッチングマーク層３１は、例えば光吸収率がｎ型クラッド層２１や活性層２２と同程度に低い半導体材料、例えばＩｎＧａＡｓＰ（例えばバンドギャップ波長１．０５μｍ）からなるとよい。なお、利得領域２０は、このエッチングマーク層３１に代えて、半絶縁性基板１０に対してエッチング選択性を有する層（エッチング停止層）を有しても良い。
利得領域２０において、半絶縁性基板１０には、２つの貫通孔（スルーホール）１１が形成されている。これらの貫通孔１１は、半絶縁性基板１０の裏面１０ｂから厚さ方向に延びて主面１０ａの第１の領域１０ｃに達している。なお、本実施形態では、貫通孔１１はエッチングマーク層３１を貫通しており、ｎ型クラッド層２１に達している。また、これらの貫通孔１１は、半絶縁性基板１０の厚さ方向から見て、利得領域２０において光導波路となる部分（すなわちストライプメサ構造２４）と重ならない位置に配置されている。具体的には、これらの貫通孔１１は、半絶縁性基板１０の厚さ方向から見て、ストライプメサ構造２４の両側面に沿った領域にそれぞれ配置されている。
貫通孔１１の内部には、金属部材１２が設けられている。金属部材１２は、例えばＡｕからなり、半絶縁性基板１０の裏面１０ｂからｎ型クラッド層２１に達している。このような金属部材１２は、貫通孔１１の内面に通電用の金属膜（例えばＰｔ／Ｔｉ／Ｐｔ／Ａｕ）を形成したのち、Ａｕメッキを施すことによって好適に形成される。本実施形態では、貫通孔１１は金属部材１２によって埋め込まれている。本実施形態では、貫通孔１１がエッチングマーク層３１を貫通してｎ型クラッド層２１に達しているので、金属部材１２の一端はｎ型クラッド層２１と接触している。金属部材１２の他端は、半絶縁性基板１０の裏面１０ｂと面一になっている。また、金属部材１２は、貫通孔１１と同様に、半絶縁性基板１０の厚さ方向から見て、利得領域２０において光導波路となる部分（ストライプメサ構造２４）と重ならない位置に配置されている。具体的には、金属部材１２は、半絶縁性基板１０の厚さ方向から見て、ストライプメサ構造２４の両側面に沿った領域にそれぞれ配置されている。
図１（ｃ）及び図２（ａ）に示されるように、波長制御領域４０は、主面１０ａの第２の領域１０ｄ上に設けられた下部クラッド層４１（第３クラッド層）、下部クラッド層４１上に設けられた光導波層４２、及び光導波層４２上に設けられた上部クラッド層４３（第４クラッド層）を有している。下部クラッド層４１は、例えば利得領域２０のｎ型クラッド層２１と共通の層として設けられる。その場合、下部クラッド層４１は例えばＳｉドープＩｎＰからなる。上部クラッド層４３は、例えばＺｎドープＩｎＰによって構成される。光導波層４２は、例えばバンドギャップが活性層２２より大きいＩｎＧａＡｓＰ（例えばバンドギャップ波長１．３３μｍ）からなる。なお、下部クラッド層４１の内部には、利得領域２０と共通の回折格子層が設けられることができる。
下部クラッド層４１、光導波層４２及び上部クラッド層４３は、ストライプメサ構造４４を構成しており、光導波層４２をコア層とし、所定の光導波方向Ａ１に沿って延びる光導波路となっている。このストライプメサ構造４４の両側面は、利得領域２０と共通の埋込領域２５によって埋め込まれている。埋込領域２５上には、利得領域２０と共通の保護膜７９，８０が形成されている。但し、この波長制御領域４０では、保護膜７９，８０のストライプメサ構造４４上の部分及び下部クラッド層４１上の部分には開口が形成されていない。
なお、本実施形態の波長制御領域４０は、下部クラッド層４１と半絶縁性基板１０との間に、利得領域２０と共通のエッチングマーク層３１を更に有している。波長制御領域４０において、エッチングマーク層３１は、例えば後述する抵抗体５０からの熱が半絶縁性基板１０へ逃げることを防ぐ役割を果たす。
波長制御領域４０は、加熱部材としての抵抗体５０を更に有している。抵抗体５０は、ストライプメサ構造４４上における保護膜７９上において、光導波層４２に沿って設けられている。図１（ａ）に示されるように、抵抗体５０は所定の光導波方向Ａ１に沿って延びており、該方向の一端には配線５１ａを介してパッド電極５２ａが接続され、該方向の他端には配線５１ｂを介してパッド電極５２ｂが接続されている。抵抗体５０は、例えばＴｉＷやＮｉＣｒＳｉといった材料から成り、その厚さは例えば２００ｎｍである。なお、配線５１ａ，５１ｂは例えばＴｉＷ／Ａｕ又はＴｉ／Ｐｔ／Ａｕから成り、パッド電極５２ａ，５２ｂは例えばＡｕメッキにより形成される。
図１（ｂ）及び図１（ｃ）に示されるように、半導体光集積素子１Ａは、半絶縁性基板１０の裏面１０ｂ上に設けられた金属膜６０を更に備えている。金属膜６０は、例えばＰｔ／Ｔｉ／Ｐｔ／Ａｕから成り、半導体光集積素子１Ａが実装（チップボンディング）される際に、金属接着剤等による接合の為に用いられる。金属膜６０は、半絶縁性基板１０の厚さ方向から見て、第２の領域１０ｄと重なる領域（すなわち波長制御領域４０）に形成された開口６０ａを有する。半導体光集積素子１Ａが実装される際、この開口６０ａによって、半絶縁性基板１０と実装面との間に空隙が形成される。
以上の構成を備える半導体光集積素子１Ａは、次のように動作する。利得領域２０では、パッド電極２９，３３から配線２８，３２を介して電流が注入されると、活性層２２において井戸層のバンドギャップに応じた波長の光が発生する。この光は、利得領域２０及び波長制御領域４０の光導波路内を共振してレーザ光となり、半導体光集積素子１Ａの光導波方向Ａ１における一端面から外部へ出射する。また、波長制御領域４０では、パッド電極５２ａ，５２ｂから配線５１ａ，５１ｂを介して供給される電流が抵抗体５０を通過することにより、抵抗体５０においてジュール熱が発生する。波長制御領域４０は、このジュール熱によって光導波層４２の温度を制御することにより、光導波層４２を導波するレーザ光の波長を選択する。
続いて、本実施形態に係る半導体光集積素子１Ａの製造方法の例について説明する。図３〜図１１は、この製造方法の各工程を示す斜視図である。また、図１２〜図１４は、この製造方法のその後の工程を示す断面図であって、図１２及び図１３は光導波方向に垂直な断面（図１のIII−III断面に相当）を示しており、図１４は光導波方向に沿った断面（図１のＩ−Ｉ断面に相当）を示している。なお、以下の説明において、各半導体層の成長には、有機金属気相成長法（ＯＭＶＰＥ）が好適に用いられる。
まず、図３（ａ）に示されるように、半絶縁性基板１０の主面１０ａ上に、エッチングマーク層３１、ｎ型バッファ層７０、回折格子層７１、及びキャップ層（図示せず）を順に成長させる。なお、ｎ型バッファ層７０は例えばｎ型ＩｎＰから成り、図１及び図２に示されたｎ型クラッド層２１及び下部クラッド層４１の各一部を構成する。回折格子層７１は例えばＩｎＧａＡｓＰから成り、キャップ層は例えばＩｎＰから成る。エッチングマーク層３１、ｎ型バッファ層７０、回折格子層７１、及びキャップ層の各厚さは、それぞれ例えば２００ｎｍ、５００ｎｍ、７０ｎｍ、及び２０ｎｍである。
次に、ＣＶＤによりＳｉＮ膜をキャップ層上に形成したのち、このＳｉＮ膜上にレジストを塗布し、干渉露光法によりレジストに回折格子パターンを形成する。そして、このレジストをマスクとしてＳｉＮ膜をエッチングすることにより、ＳｉＮ膜に回折格子パターンを形成する。なお、このとき、ＣＦ４系ガスを用いた誘導結合プラズマイオンエッチング（ＩＣＰ−ＲＩＥ）によりＳｉＮ膜をエッチングするとよい。また、エッチングがＳｉＮ膜を貫通したのち、ＩＣＰ−ＣＶＤにおけるエッチングガスをＯ２に切り替えることにより、レジストをアッシングして除去するとよい。その後、このＳｉＮ膜をマスクとして、回折格子層７１をエッチングすることにより、回折格子層７１に回折格子パターンを形成する。なお、このとき、ＣＨ４／Ｈ２系ガスを用いたＩＣＰ−ＲＩＥにより回折格子層７１をエッチングするとよい。また、エッチングが回折格子層７１を貫通してｎ型クラッド層２１（下部クラッド層４１）に到達したところでエッチングを停止する。その後、フッ酸を用いてＳｉＮ膜を除去し、ＲＩＥにより損傷した表層部分を硫酸及び過酸化水素の水溶液を用いてエッチング除去する。
続いて、回折格子層７１の上に、波長制御領域４０の為の各半導体層、すなわちｎ型ＩｎＰ層７２、光導波層４２、ｐ型ＩｎＰ層７３、下部キャップ層及び上部キャップ層（不図示）を順に成長させる。なお、ｎ型ＩｎＰ層７２は、ｎ型クラッド層２１及び下部クラッド層４１の各一部を構成する。また、ｐ型ＩｎＰ層７３は、上部クラッド層４３の一部を構成する。下部キャップ層は例えばＺｎドープＩｎＧａＡｓＰ（バンドギャップ波長１．１５μｍ）からなり、上部キャップ層は例えばＺｎドープＩｎＰからなる。ｎ型ＩｎＰ層７２、光導波層４２、ｐ型ＩｎＰ層７３、下部キャップ層及び上部キャップ層の各厚さは、例えばそれぞれ１２０ｎｍ、２５０ｎｍ、４６０ｎｍ、２０ｎｍ、及び２０ｎｍである。
続いて、ＣＶＤによりＳｉＯ２膜をｐ型ＩｎＰ層７３上に形成する。そして、このＳｉＯ２膜のうち波長制御領域４０上に相当する部分をレジストにより保護する。このレジストをマスクとしてＳｉＯ２膜をエッチングすることにより、ＳｉＯ２膜のうち利得領域２０上に相当する部分を除去する。この後、レジストを除去する。こうして、図３（ｂ）に示されるように、波長制御領域４０となるべき領域を覆うエッチングマスク７４が形成される。
続いて、図４（ａ）に示されるように、エッチングマスク７４を用いて、上部キャップ層及び下部キャップ層（不図示）、ｐ型ＩｎＰ層７３、及び光導波層４２をエッチングする。具体的には、まず、上部キャップ層を、塩酸、水及び酢酸の混合液（体積比は塩酸１：水１：酢酸１０）を用いてエッチングする。塩酸の濃度は例えば３６重量パーセントであり、酢酸の濃度は例えば３１重量パーセントである。次に、下部キャップ層を、硫酸、過酸化水素水及び水の混合液（体積比は硫酸１：過酸化水素水１：水１）を用いてエッチングする。硫酸の濃度は例えば９６重量パーセントである。そして、ｐ型ＩｎＰ層７３を、臭化水素及び水の混合液（体積比は臭化水素２：水１）を用いてエッチングする。臭化水素の濃度は例えば４７重量パーセントである。続いて、光導波層４２を、塩酸、過酸化水素水及び水の混合液（体積比は塩酸１：過酸化水素水５：水５）を用いてエッチングする。なお、これらの層の側面（利得領域２０と波長制御領域４０との境界面）は、わずかにサイドエッチングされる。深さ方向のエッチングは、ｎ型ＩｎＰ層７２において停止する。
続いて、エッチングマスク７４が残った状態で、図４（ｂ）に示されるように、利得領域２０の為の各半導体層、すなわち活性層２２及びｐ型ＩｎＰ層７５を主面１０ａの第１の領域１０ｃ上に選択的に成長させる。ｐ型ＩｎＰ層７５は、ｐ型クラッド層２３の一部を構成する層である。なお、本工程では、活性層２２を成長させる前に下部光閉じ込め層を更に成長させ、活性層２２を成長させた後に上部光閉じ込め層を更に成長させてもよい。下部光閉じ込め層および上部光閉じ込め層は、例えばアンドープＩｎＧａＡｓＰ（バンドギャップ波長１．２５μｍ）から成る。下部光閉じ込め層、上部光閉じ込め層、及びｐ型ＩｎＰ層７５の各厚さは、例えばそれぞれ５０ｎｍ、５０ｎｍ、及び５００ｎｍである。また、活性層２２を多重量子井戸構造とする場合、井戸層及び障壁層の各厚さをそれぞれ５ｎｍ、１０ｎｍとし、井戸層の数を例えば６とするとよい。本工程により、活性層２２と光導波層４２とのバットジョイント（Ｂｕｔｔ−Ｊｏｉｎｔ）構造が形成される。
なお、上述した製造工程において、波長制御領域４０の為の各半導体層を先に成長させ、利得領域２０の為の各半導体層をその後に成長させているが、これらの領域２０，４０の成長の順序はこれに限られるものではない。例えば、主面１０ａ上に活性層２２及びｐ型ＩｎＰ層７５を成長させ、エッチングマスク７４と同様のマスクをｐ型ＩｎＰ層７５上に形成して活性層２２及びｐ型ＩｎＰ層７５をエッチングしたのち、該マスクを用いて光導波層４２及びｐ型ＩｎＰ層７３を選択的に成長させてもよい。この場合、ｐ型ＩｎＰ層７５の厚さを例えば４６０ｎｍとして、その上に下キャップ層及び上キャップ層（それぞれ厚さ２０ｎｍ）を成長させ、ｐ型ＩｎＰ層７３の厚さを例えば５００ｎｍとするとよい。
続いて、フッ酸を用いてエッチングマスク７４を除去したのち、図５（ａ）に示されるように、ｐ型ＩｎＰ層７６を主面１０ａ上の全面に成長させる。このｐ型ＩｎＰ層７６は、利得領域２０においてｐ型クラッド層２３の残りの部分を構成し、また、波長制御領域４０において、上部クラッド層４３の残りの部分を構成する。この工程では、更に、図示しないｐ型ＩｎＧａＡｓコンタクト層をｐ型ＩｎＰ層７６上に成長させる。
続いて、図５（ｂ）に示されるように、ｐ型ＩｎＰ層７６上（ｐ型ＩｎＧａＡｓコンタクト層上）にエッチングマスク７７を形成する。具体的には、まず、ＣＶＤによりＳｉＯ２膜をｐ型ＩｎＰ層７６上に形成する。そして、ｐ型ＩｎＰ層７６のうちストライプメサ構造２４，４４となるべき部分を覆うＳｉＯ２膜の部分をレジストにより保護する。このレジストをマスクとしてＳｉＯ２膜をエッチングすることにより、ストライプ状のエッチングマスク７７が形成される。この工程ののち、レジストを除去する。
続いて、図６（ａ）に示されるように、エッチングマスク７７を用いて、ｐ型ＩｎＰ層７６からｎ型バッファ層７０に達するまでエッチングを行う。こうして、ストライプメサ構造２４，４４が形成される。なお、この工程では、例えばＨＩ系ガスを用いたＩＣＰ−ＲＩＥを行い、エッチング深さは例えば３．０μｍ〜４．０μｍである。また、この工程では、組成が互いに異なる活性層２２及び光導波層４２をほぼ等しい速度でエッチングしてエッチング面が平坦になるように、活性層２２及び光導波層４２のエッチング速度差が小さいエッチングガスを用いることが望ましい。
続いて、図６（ｂ）に示されるように、エッチングマスク７７を残した状態で埋込領域２５を成長させることにより、ストライプメサ構造２４，４４の両側面を埋め込む。なお、この工程では、例えば１，２ジクロロエタン添加の下でＦｅドープＩｎＰを成長させるとよい。その場合、ストライプメサ構造２４，４４の両側面における成長速度は、主面１０ａに沿ったｎ型バッファ層７０の表面における成長速度よりも速くなる。これにより、埋込領域２５の表面には、ストライプメサ構造２４，４４に沿って延びる斜面２５ａが形成される。この工程ののち、フッ酸を用いてエッチングマスク７７を除去する（図７（ａ））。
続いて、図７（ｂ）に示されるように、ストライプメサ構造２４，４４上及び埋込領域２５上に、エッチングマスク７８を形成する。エッチングマスク７８は、光導波方向と交差する方向において半導体光集積素子の半導体積層部分を分離するためのエッチングに用いられる。このため、エッチングマスク７８は、ストライプメサ構造２４，４４の両側面に沿った両側縁７８ａを有する。なお、エッチングマスク７８は、前述したエッチングマスク７４、７７と同様の方法によって好適に形成される。
続いて、図８（ａ）に示されるように、エッチングマスク７８を用いて、埋込領域２５、ｎ型バッファ層７０、及びエッチングマーク層３１をエッチングする。具体的には、まず、埋込領域２５及びｎ型バッファ層７０を、塩酸、水及び酢酸の混合液（体積比は塩酸１：水１：酢酸１０）を用いてエッチングする。塩酸の濃度は例えば３６重量パーセントであり、酢酸の濃度は例えば３１重量パーセントである。次に、エッチングマーク層３１を、硫酸、過酸化水素水及び水の混合液（体積比は硫酸１：過酸化水素水１：水１）を用いてエッチングする。こうして、半絶縁性基板１０の主面１０ａを露出させる。
続いて、図８（ｂ）に示されるように、保護膜７９を形成する。保護膜７９は、主に半導体層を後述する抵抗体５０から保護する為に設けられる。保護膜７９は、例えばＣＶＤにより絶縁性シリコン化合物膜を堆積することによって形成され、その厚さは例えば２００ｎｍである。
続いて、図９（ａ）に示されるように、ストライプメサ構造４４上の保護膜７９の上に抵抗体５０を形成する。具体的には、抵抗体５０の材料となる金属膜（例えばＴｉＷ膜）を主面１０ａ上の全面にスパッタし、この金属膜のうち抵抗体５０となるべき領域の上にエッチングマスクを形成する。そして、エッチングマスクに覆われていない金属膜の部分をエッチングにより除去する。その後、図９（ｂ）に示されるように、半導体層および抵抗体５０を保護するための保護膜８０を、主面１０ａ上の全面に形成する。保護膜８０は、例えばＣＶＤにより絶縁性シリコン化合物膜を堆積することによって形成され、その厚さは例えば２００ｎｍである。
続いて、図１０（ａ）に示されるように、ｐ型オーミック電極２７をストライプメサ構造２４上に形成する。この工程では、まず、ストライプメサ構造２４上の領域に開口を有するレジストマスクを形成し、このレジストマスクを用いて保護膜７９，８０をエッチングする。これにより、ストライプメサ構造２４上の保護膜７９，８０の部分に、開口（コンタクトホール）が形成される。そして、レジストマスクを残存させた状態でＡｕ／Ｚｎ／Ａｕの金属蒸着を行い、リフトオフ法により不要なＡｕ／Ｚｎ／Ａｕを除去してｐ型オーミック電極２７を形成する。その後、３５０℃〜４２０℃の熱処理を行い、ｐ型ＩｎＧａＡｓコンタクト層との合金化を行う。
続いて、図１０（ｂ）に示されるように、ｎ型オーミック電極３０をｎ型バッファ層７０上に形成する。この工程では、まず、ストライプメサ構造２４を除くｎ型バッファ層７０上の領域に開口を有するレジストマスクを形成し、このレジストマスクを用いて保護膜７９，８０及び埋込領域２５をエッチングする。なお、保護膜７９，８０はフッ酸を用いて除去することができ、また埋込領域２５は塩酸、水及び酢酸の混合液（体積比は塩酸１：水１：酢酸１０）を用いて除去することができる。こうして、ｎ型バッファ層７０の表面を露出させる。そして、レジストマスクを残存させた状態でＡｕ／Ｇｅの金属蒸着を行い、リフトオフ法により不要なＡｕ／Ｇｅを除去してｎ型オーミック電極３０を形成する。その後、３２０℃〜３５０℃の熱処理を行い、ｎ型バッファ層７０との合金化を行う。
続いて、図１１（ａ）に示されるように、抵抗体５０を保護膜８０から露出させる。この工程では、抵抗体５０の平面形状に応じた開口を有するレジストマスクを保護膜８０上に形成し、このレジストマスクを用いて保護膜８０をエッチングすることにより、抵抗体５０を保護膜８０から露出させることができる。なお、保護膜８０はフッ酸を用いて除去することができる。
続いて、図１１（ｂ）に示されるように、配線２８，３２，５１ａ及び５１ｂ、並びにパッド電極２９，３３，５２ａ及び５２ｂを形成する。この工程では、まず、ＴｉＷ／Ａｕ膜を主面１０ａ上の全面にスパッタし、配線２８，３２，５１ａ及び５１ｂ、並びにパッド電極２９，３３，５２ａ及び５２ｂが形成されるべき領域を除くＴｉＷ／Ａｕ膜の部分を除去する。そして、残存したＴｉＷ／Ａｕ膜に通電を行いながらＡｕメッキを行う。その後、主面１０ａ上の全面に対してＡｕエッチングを行い不要なＡｕを除去する。以上の工程により、主面１０ａ上におけるプロセスが完了する。
続いて、半絶縁性基板１０の主面１０ａ側をレジストにて保護した後、主面１０ａ側を支持板に張り付けた状態で半絶縁性基板１０の裏面１０ｂを研磨することにより、半絶縁性基板１０の厚さを１００μｍ〜３００μｍ程度まで薄くする。そして、図１２（ａ）に示されるように、貫通孔１１の平面形状に対応する開口を有するレジストマスク８１を、フォトリソグラフィー技術を用いて半絶縁性基板１０の裏面１０ｂ上に形成する。その後、図１２（ｂ）に示されるように、レジストマスク８１を用いて半絶縁性基板１０をエッチング（好ましくはドライエッチング）することにより、半絶縁性基板１０に貫通孔１１を形成する。この工程では、貫通孔１１が半絶縁性基板１０の主面１０ａに達するまでエッチングを行う。本実施形態では、例えばＨＩ系ガスを用いたＩＣＰ−ＲＩＥを行い、エッチングマーク層３１がエッチングされたときに生じるＧａプラズマ発光強度をエッチング中に観察することによって、エッチング深さを高い精度で制御することができる。
続いて、図１３（ａ）に示されるように、先の工程により露出したエッチングマーク層３１をエッチングする。この工程では、エッチングマーク層３１を、硫酸、過酸化水素水及び水の混合液（体積比は硫酸１：過酸化水素水１：水１）を用いてエッチングする。この工程により、貫通孔１１がエッチングマーク層３１を貫通してｎ型バッファ層７０に達し、ｎ型バッファ層７０が露出する。
続いて、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕといった金属膜を、裏面１０ｂ上の全面（貫通孔１１の内面を含む）に蒸着させる。この金属膜は、本工程において行われるＡｕメッキにおける通電に用いられ、また、メッキされたＡｕの密着度を高める役割を果たす。そして、貫通孔１１上に開口を有するレジストマスクを、フォトリソグラフィー技術等を用いて上記金属膜上に形成する。このレジストマスクを用いて上記金属膜をエッチングすることにより上記金属膜の不要部分を除去したのち、Ａｕメッキ処理を行う。その後、裏面１０ｂ上の全面に対してＡｕエッチングを行い不要なＡｕを除去する。以上の工程により、図１３（ｂ）に示されるように、貫通孔１１の内部を埋め込むＡｕから成る金属部材１２が形成される。
続いて、図１５に示されるように、半絶縁性基板１０の裏面１０ｂ上に金属膜６０を形成する。この工程では、まず、裏面１０ｂのうち第１の領域１０ｃと対向する領域上（すなわち、半絶縁性基板１０の厚さ方向から見て第１の領域１０ｃと重なる領域上）に開口を有するレジストマスクを、裏面１０ｂ上に形成する。そして、このレジストマスクを残存させた状態でＴｉ／Ｐｔ／Ａｕの金属蒸着を行い、リフトオフ法により不要なＴｉ／Ｐｔ／Ａｕを除去する。この工程により、金属膜６０が形成される。この金属膜６０は、半絶縁性基板１０の厚さ方向から見て、第２の領域１０ｄと重なる領域（すなわち波長制御領域４０）に形成された開口６０ａを有する。この工程の後、２５０℃〜３００℃の熱処理にて半絶縁性基板１０と金属膜６０との密着度を向上させる。その後、半絶縁性基板１０の主面１０ａ側を保持していた支持板から半絶縁性基板１０を分離し、主面１０ａ側に形成されていた保護用のレジストを除去する。最後に、半絶縁性基板１０をチップ状に切断する。こうして、図１及び図２に示された半導体光集積素子１Ａが完成する。
以上に説明した半導体光集積素子１Ａによって得られる作用効果について、比較例に係る半導体光集積素子が有する課題とともに説明する。
図１５及び図１６は、比較例として、本実施形態に係る半導体光集積素子１Ａが解決しようとする課題を有する半導体光集積素子の一例を示す図である。図１５（ａ）はこの半導体光集積素子１００の平面図であり、図１５（ｂ）は半導体光集積素子１００の底面図であり、図１５（ｃ）は図１５（ａ）に示されたIV−IV線に沿った断面を示している。また、図１６（ａ）は図１５（ａ）に示されたＶ−Ｖ線に沿った断面を示しており、図１６（ｂ）は図１５（ａ）に示されたVI−VI線に沿った断面を示している。図１５及び図１６に示されるように、この半導体光集積素子１００は、ｎ型半導体基板１１０と、ｎ型半導体基板１１０の主面１１０ａ上に設けられた利得領域１２０及び波長制御領域１４０とを備えている。利得領域１２０及び波長制御領域１４０は、ｎ型半導体基板１１０の主面１１０ａ上において、所定の光導波方向Ａ１に並んで配置されている。
図１５（ｃ）及び図１６（ｂ）に示されるように、利得領域１２０は、ｎ型クラッド層１２１、活性層１２２、及びｐ型クラッド層１２３を有しており、これらの層１２１〜１２３は、ストライプメサ構造１２４を構成しており、所定の光導波方向Ａ１に沿って延びる光導波路となっている。このストライプメサ構造１２４の両側面は、半絶縁性半導体からなる埋込領域１２５によって埋め込まれており、埋込領域１２５上には、絶縁性の保護膜１５１，１５２が形成されている。保護膜１５１，１５２のうちストライプメサ構造１２４上の部分には開口が形成されており、ストライプメサ構造１２４上に設けられたｐ型オーミック電極１２７と、保護膜１５２上に形成された配線１２８の一端とが、該開口を介して互いに接触している。なお、配線１２８の他端の上には、ワイヤボンディングのためのパッド電極１２９が設けられている。また、ｎ型半導体基板１１０の裏面１１０ｂ上の全面には、ｎ型オーミック電極１３０が設けられている。
また、図１５（ｃ）及び図１６（ａ）に示されるように、波長制御領域１４０は、下部クラッド層１４１、光導波層１４２、及び上部クラッド層１４３を有しており、これらの層１４１〜１４３は、ストライプメサ構造１４４を構成しており、所定の光導波方向Ａ１に沿って延びる光導波路となっている。ストライプメサ構造１４４の両側面は、利得領域１２０と共通の埋込領域１２５によって埋め込まれており、埋込領域１２５上には、利得領域１２０と共通の保護膜１５１，１５２が形成されている。但し、波長制御領域１４０においては、ストライプメサ構造１４４上に保護膜１５１，１５２の開口は形成されていない。
更に、波長制御領域１４０は、ストライプメサ構造１４４上における保護膜１５１の上に設けられた抵抗体１４５を有している。図１５（ａ）及び図１５（ｃ）に示されるように、抵抗体１４５は所定の光導波方向Ａ１に沿って延びており、該方向の一端には配線１４６ａを介してパッド電極１４７ａが接続され、該方向の他端には配線１４６ｂを介してパッド電極１４７ｂが接続されている。抵抗体１４５は例えばＴｉＷといった金属から成り、パッド電極１４７ａ，１４７ｂから配線１４６ａ，１４６ｂを介して電流供給される電流が抵抗体１４５を通過することによって熱が発生する。波長制御領域１４０では、この熱によって光導波層１４２の温度が制御されることにより、光導波層１４２を導波する光の波長が選択される。
図１５及び図１６に示された半導体光集積素子１００では、波長制御領域１４０において抵抗体１４５からの熱を出来るだけ逃がさずに光導波層１４２に与え、熱効率を高めることが望まれる。しかし、半導体光集積素子１００では、導電性であるｎ型半導体基板１１０を介して熱が逃げ易くなっている。これに対し、図１及び図２に示された本実施形態の半導体光集積素子１Ａでは、半絶縁性基板１０上に波長制御領域４０が設けられているので、図１５及び図１６に示された半導体光集積素子１００と比較して熱が逃げにくくなっている。更に、本実施形態の半導体光集積素子１Ａでは、半絶縁性基板１０と波長制御領域４０の下部クラッド層４１との間にエッチングマーク層３１が介在している。このエッチングマーク層３１は、例えばＩｎＧａＡｓＰといった、下部クラッド層４１（ＩｎＰ）よりも熱伝導率が小さい材料によって構成されることができる。したがって、抵抗体５０からの熱が半絶縁性基板１０へ逃げることをより効果的に抑えることができる。
また、本実施形態のように、半絶縁性基板１０の裏面１０ｂ上にチップボンディング用の金属膜６０が設けられる場合、この金属膜６０は、半絶縁性基板１０の厚さ方向から見て第２の領域１０ｄと重なる領域（すなわち波長制御領域４０と重なる領域）に形成された開口６０ａを有することが好ましい。これにより、半導体光集積素子１Ａが平坦な実装面上に実装されたときに、半絶縁性基板１０と実装面との間に空隙（断熱層）が生じるので、当該領域における半絶縁性基板１０から実装面への熱の伝達を抑え、抵抗体５０からの熱が半絶縁性基板１０を介して実装面へ逃げることをより効果的に抑えることができる。
また、図１及び図２に示された本実施形態の半導体光集積素子１Ａでは、半絶縁性基板１０に貫通孔１１が形成されており、この貫通孔１１内部には金属部材１２が設けられている。この金属部材１２によって、利得領域２０において発生した熱を半絶縁性基板１０の裏面１０ｂ側へ効果的に逃がすことができるので、利得領域２０の温度変化による発振特性の低下を抑えることができる。特に、本実施形態では、貫通孔１１がエッチングマーク層３１を貫通してｎ型クラッド層２１に達しており、金属部材１２がｎ型クラッド層２１に接触している。このように、熱伝導性が比較的高いＩｎＰからなるｎ型クラッド層２１に金属部材１２が接触していることによって、利得領域２０において発生した熱をより効果的に逃がすことができる。
また、本実施形態のように、貫通孔１１及び金属部材１２は、半絶縁性基板１０の厚さ方向から見て、利得領域２０において光導波路となる部分（すなわちストライプメサ構造２４）と重ならない位置に配置されていることが好ましい。これにより、光導波路内におけるレーザ光の共振が金属部材１２によって妨げられることを抑制し、発振特性の低下を抑えることができる。
また、本実施形態のように、利得領域２０及び波長制御領域４０を支持する基板として半絶縁性基板１０が用いられることによって、図１５及び図１６に示したようなｎ型半導体基板１１０を用いる場合と比較して、寄生容量を抑えることができる。これにより、例えば利得領域２０及び波長制御領域４０と並んで高周波動作の光変調領域が設けられるような場合であっても、波形の歪みを抑えることができる。また、半絶縁性基板１０には電流が殆ど流れないので、本実施形態のように主面１０ａ側にｎ型オーミック電極３０を設けることとなる。このとき、利得領域２０の素子抵抗を考慮して、ｎ型クラッド層２１の厚みが決定される。
以上に説明した本実施形態の半導体光集積素子１Ａによれば、利得領域２０及び波長制御領域４０を半絶縁性基板１０上に好適に設けることができるので、電子デバイス（例えば、ヘテロ接合バイポーラトランジスタ）との光電素子集積化が可能となり、光通信システムの高速化及び高機能化、並びにこれらに伴う小型化及び低コスト化に著しく寄与することができる。
本発明による半導体光集積素子は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上述した実施形態では半絶縁性基板１０が用いられているが、この半絶縁性基板１０に代えて絶縁性の基板が用いられてもよい。また、上述した実施形態では活性層より下層（基板側）の導電型がｎ型となっており、活性層より上層の導電型がｐ型となっているが、これらの導電型は逆であってもよい。すなわち、活性層より下層（基板側）の導電型がｐ型であり、活性層より上層の導電型がｎ型であっても、本発明の効果を好適に奏することができる。
また、上述した実施形態では、活性層や光導波層の組成についてＩｎＧａＡｓＰを例示しているが、活性層や光導波層の組成はこれに限定されるものではなく、例えばＡｌＧａＩｎＡｓ系の組成であってもよい。
以上、本発明を実施例に基づいて具体的に説明したが、本発明は、この実施例に限定されるものではなく、その要旨に逸脱しない範囲において変更可能である。
１Ａ…半導体光集積素子、１０…半絶縁性基板、１０ｃ…第１の領域、１０ｄ…第２の領域、１１…貫通孔、１２…金属部材、２０…利得領域、２１…ｎ型クラッド層、２２…活性層、２３…ｐ型クラッド層、２４，４４…ストライプメサ構造、２５…埋込領域、２７…ｐ型オーミック電極、２８，３２，５１ａ，５１ｂ…配線、２９，３３，５２ａ，５２ｂ…パッド電極、３０…ｎ型オーミック電極、３１…エッチングマーク層、４０…波長制御領域、４１…下部クラッド層、４２…光導波層、４３…上部クラッド層、５０…抵抗体、６０…金属膜、Ａ１…光導波方向。

Claims (4)

  1. 所定の光導波方向に並ぶ第１及び第２の領域を含む主面を有する絶縁性若しくは半絶縁性の基板と、
    前記主面の前記第１の領域上に設けられ、第１導電型の第１クラッド層、前記第１クラッド層上に設けられた活性層、及び前記活性層上に設けられた第２導電型の第２クラッド層を有する利得領域と、
    前記主面の前記第２の領域上に設けられ、第３クラッド層、前記第３クラッド層上に設けられた光導波層、前記光導波層上に設けられた第４クラッド層、及び前記光導波層に沿って設けられた加熱部材を有する波長制御領域と、
    前記基板の裏面上に設けられた金属膜と、
    を備え、
    前記金属膜が、前記基板の厚さ方向から見て前記第２の領域と重なる領域に形成された開口を有し、
    前記基板が、前記裏面から厚さ方向に延びて前記主面の前記第１の領域に至る貫通孔を有しており、該貫通孔の内部には、前記基板の前記裏面から前記第１クラッド層に達する金属部材が設けられていることを特徴とする、半導体光集積素子。
  2. 前記貫通孔及び前記金属部材が、前記基板の厚さ方向から見て、前記利得領域において光導波路となる部分と重ならない位置に配置されていることを特徴とする、請求項１に記載の半導体光集積素子。
  3. 前記利得領域が、前記基板に前記貫通孔を形成する際にエッチングマークとなる層を前記第１クラッド層と前記基板との間に更に有することを特徴とする、請求項１または２に記載の半導体光集積素子。
  4. 前記貫通孔が、前記エッチングマークとなる層を貫通していることを特徴とする、請求項３に記載の半導体光集積素子。
JP2011190898A 2011-09-01 2011-09-01 半導体光集積素子 Expired - Fee Related JP5790336B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011190898A JP5790336B2 (ja) 2011-09-01 2011-09-01 半導体光集積素子
US13/597,375 US8964809B2 (en) 2011-09-01 2012-08-29 Semiconductor optical integrated device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011190898A JP5790336B2 (ja) 2011-09-01 2011-09-01 半導体光集積素子

Publications (2)

Publication Number Publication Date
JP2013055140A JP2013055140A (ja) 2013-03-21
JP5790336B2 true JP5790336B2 (ja) 2015-10-07

Family

ID=47753156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011190898A Expired - Fee Related JP5790336B2 (ja) 2011-09-01 2011-09-01 半導体光集積素子

Country Status (2)

Country Link
US (1) US8964809B2 (ja)
JP (1) JP5790336B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013016648A (ja) * 2011-07-04 2013-01-24 Sumitomo Electric Ind Ltd 半導体光集積素子の製造方法
WO2014179461A2 (en) * 2013-04-30 2014-11-06 Huawei Technologies Co., Ltd. Tunable laser with high thermal wavelength tuning efficiency
EP3565068B1 (en) * 2018-04-30 2021-02-24 FRAUNHOFER-GESELLSCHAFT zur Förderung der angewandten Forschung e.V. Thermally tunable laser and method for fabricating such laser
JP2022038756A (ja) * 2020-08-27 2022-03-10 富士通株式会社 光導波路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2677901B2 (ja) * 1990-10-23 1997-11-17 三菱電機株式会社 半導体レーザの製造方法
JPH0738204A (ja) * 1993-07-20 1995-02-07 Mitsubishi Electric Corp 半導体光デバイス及びその製造方法
FR2728399B1 (fr) * 1994-12-20 1997-03-14 Bouadma Nouredine Composant laser a reflecteur de bragg en materiau organique et procede pour sa realisation
JP3990745B2 (ja) * 1995-09-06 2007-10-17 アンリツ株式会社 半導体光モジュール
US6657237B2 (en) * 2000-12-18 2003-12-02 Samsung Electro-Mechanics Co., Ltd. GaN based group III-V nitride semiconductor light-emitting diode and method for fabricating the same
JP2007294914A (ja) 2006-03-30 2007-11-08 Eudyna Devices Inc 光半導体装置
JP2007273650A (ja) 2006-03-30 2007-10-18 Eudyna Devices Inc 光半導体装置
JP2007273644A (ja) 2006-03-30 2007-10-18 Eudyna Devices Inc 光半導体装置、レーザチップおよびレーザモジュール
JP2007273694A (ja) 2006-03-31 2007-10-18 Eudyna Devices Inc 光半導体装置

Also Published As

Publication number Publication date
JP2013055140A (ja) 2013-03-21
US20130058371A1 (en) 2013-03-07
US8964809B2 (en) 2015-02-24

Similar Documents

Publication Publication Date Title
JP5177130B2 (ja) フォトニック結晶レーザおよびフォトニック結晶レーザの製造方法
JP3484394B2 (ja) 光半導体装置およびその製造方法
JP2008053501A (ja) 集積光デバイスおよびその製造方法
JP5790336B2 (ja) 半導体光集積素子
JP2015170750A (ja) 光半導体素子及び光半導体素子の製造方法
JP2009059918A (ja) 光半導体デバイス
JP5170869B2 (ja) 光半導体素子及び光半導体素子の製造方法
JP3206555B2 (ja) 窒化ガリウム系半導体発光素子及びその製造方法
JP2009158647A (ja) 窒化物系半導体レーザ素子およびその製造方法
JP6416553B2 (ja) 半導体素子及び半導体素子の製造方法
JP5919682B2 (ja) 半導体レーザ装置
JP2008042131A (ja) 半導体光素子およびその製造方法
JP4238508B2 (ja) 光導波路型素子およびその製造方法
JP4664742B2 (ja) 半導体光装置及びその製造方法
JP5974590B2 (ja) 光半導体装置及びその製造方法
JP5957856B2 (ja) 半導体集積素子
JP4286097B2 (ja) 半導体レーザ素子および半導体レーザ装置
CN109149366A (zh) 量子级联激光器和发光装置
JP3654429B2 (ja) 光半導体装置の製造方法
JP2013016648A (ja) 半導体光集積素子の製造方法
JP4317357B2 (ja) 半導体レーザ素子およびその製造方法
JP2010124002A (ja) 半導体レーザ素子
KR100584333B1 (ko) 반도체 레이저 장치 및 그 제조방법
JP4883536B2 (ja) 半導体レーザ素子および半導体レーザ装置
JP4638753B2 (ja) 半導体光素子および半導体光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140717

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150720

R150 Certificate of patent or registration of utility model

Ref document number: 5790336

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees