JP6416553B2 - 半導体素子及び半導体素子の製造方法 - Google Patents

半導体素子及び半導体素子の製造方法 Download PDF

Info

Publication number
JP6416553B2
JP6416553B2 JP2014178404A JP2014178404A JP6416553B2 JP 6416553 B2 JP6416553 B2 JP 6416553B2 JP 2014178404 A JP2014178404 A JP 2014178404A JP 2014178404 A JP2014178404 A JP 2014178404A JP 6416553 B2 JP6416553 B2 JP 6416553B2
Authority
JP
Japan
Prior art keywords
insulating film
layer
heater
semiconductor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014178404A
Other languages
English (en)
Other versions
JP2016054168A5 (ja
JP2016054168A (ja
Inventor
大資 木村
大資 木村
太郎 長谷川
太郎 長谷川
利之 田口
利之 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Device Innovations Inc
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc, Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2014178404A priority Critical patent/JP6416553B2/ja
Publication of JP2016054168A publication Critical patent/JP2016054168A/ja
Publication of JP2016054168A5 publication Critical patent/JP2016054168A5/ja
Application granted granted Critical
Publication of JP6416553B2 publication Critical patent/JP6416553B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、半導体素子及び半導体素子の製造方法に関する。
波長可変半導体レーザ等の半導体素子は、例えば量子井戸構造(MQW:Multi Quantum Well)を有する光導波路層を含んでいる。この光導波路層の屈折率は、温度によって変化する性質を有する。下記特許文献1には、絶縁膜を介して光導波路層上にヒータが設けられており、このヒータによって光導波路層の温度が制御される半導体レーザが記載されている。
特開2007−48988号公報
上記ヒータには、例えばNiCr等の高い抵抗値を有する合金材料が含まれる。ヒータに接する絶縁膜が酸素を含んだ絶縁膜(例えば酸化シリコン膜等)である場合、ヒータ内の合金材料が上記絶縁膜中の酸素によって徐々に酸化し、経時劣化してしまうことがある。また、例えばコンタクト層等の半導体層上にスパッタ法、プラズマCVD法、又は光CVD法等の成長方法で絶縁膜(例えば窒化シリコン膜等)を形成すると、半導体層の素子抵抗が高抵抗化してしまうことがある。
本発明は、ヒータの経時劣化を抑制できる半導体素子及び半導体素子の製造方法を提供することを目的とする。
本発明の一形態に係る半導体素子の製造方法は、半導体積層体上に酸化シリコンからなる第1絶縁膜を形成する工程と、第1絶縁膜上に窒化シリコンからなる第2絶縁膜を形成する工程と、第2絶縁膜上にヒータを形成する工程と、ヒータ上に窒化シリコンからなる第3絶縁膜を形成する工程と、を含む。
本発明の他の一形態に係る半導体素子は、半導体積層体上に設けられた酸化シリコンからなる第1絶縁膜と、第1絶縁膜上に設けられた窒化シリコンからなる第2絶縁膜と、第2絶縁膜上に設けられたヒータと、ヒータ上に設けられる窒化シリコンからなる第3絶縁膜と、を備える。
本発明によれば、ヒータの経時劣化を抑制できる半導体素子及び半導体素子の製造方法を提供できる。
図1(a)は、本実施形態に係る半導体素子の平面図である。図1(b)は、図1(a)のIb−Ib線矢視断面図である。 図2は、図1(a)の半導体素子のII−II線矢視断面図である。 図3は、図1(a)の半導体素子のIII−III線矢視断面図である。 図4は、図1(a)の半導体素子のIV−IV線矢視断面図である。 図5(a)〜(c)は、本実施形態に係る半導体素子の製造方法の各工程における断面図である。 図6(a)〜(c)は、本実施形態に係る半導体素子の製造方法の各工程における断面図である。 図7(a)〜(c)は、本実施形態に係る半導体素子の製造方法の各工程における断面図である。 図8は、比較例に係る半導体素子のSG−DBR領域を示す断面図である。
[本願発明の実施形態の説明]
最初に本願発明の実施形態の内容を列記して説明する。本願発明の一実施形態は、半導体積層体上に酸化シリコンからなる第1絶縁膜を形成する工程と、第1絶縁膜上に窒化シリコンからなる第2絶縁膜を形成する工程と、第2絶縁膜上にヒータを形成する工程と、ヒータ上に窒化シリコンからなる第3絶縁膜を形成する工程と、を含む、半導体素子の製造方法である。
この半導体素子の製造方法によれば、ヒータは、窒化シリコンからなる第2絶縁膜及び第3絶縁膜に挟まれている。これにより、第1絶縁膜中の酸素がヒータに供給されることが第2絶縁膜によって抑制されると共に、空気中の酸素が当該ヒータに供給されることが第3絶縁膜によって抑制される。したがって、ヒータの経時劣化を抑制することができる。
また、ヒータを形成する工程は、第2絶縁膜を形成する工程の後であり、第3絶縁膜を形成する工程の前であってもよい。この場合、第2絶縁膜及び第3絶縁膜によってヒータを覆うことができる。したがって、ヒータの経時劣化を好適に抑制することができる。
また、第1絶縁膜は、熱CVD法によって形成され、第2絶縁膜は、スパッタリング、プラズマCVD法、又は光CVD法によって形成されてもよい。この場合、酸化シリコンからなる第1絶縁膜が熱CVD法によって形成されることによって、被成膜対象である半導体積層体の表面の損傷が抑制される。これにより、半導体積層体の高抵抗化を抑制できる。
また、上記製造方法は、半導体積層体内に設けられる光導波路層を挟むように、光伝播方向に延在する一対の溝を半導体積層体に形成する工程と、一対の溝上に第4絶縁膜を形成する工程と、を含んでもよい。この場合、半導体積層体中の光導波路層の電流密度が増大し、半導体素子の発光効率が向上する。また、第4絶縁膜を形成することにより、溝の損傷を抑制できる。
また、一対の溝を形成する工程は、ヒータを形成する工程より後であってもよい。
本願発明の他の実施形態は、半導体積層体上に設けられた酸化シリコンからなる第1絶縁膜と、第1絶縁膜上に設けられた窒化シリコンからなる第2絶縁膜と、第2絶縁膜上に設けられたヒータと、ヒータ上に設けられる窒化シリコンからなる第3絶縁膜と、を備える半導体素子である。
この半導体素子の製造方法によれば、ヒータは、窒化シリコンからなる第2絶縁膜を挟んで酸化シリコンからなる第1絶縁膜上に形成される。これにより、第2絶縁膜によって第1絶縁膜中の酸素がヒータに供給されることが抑制される。また、例えば窒化シリコンからなる第3絶縁膜がヒータを覆うことにより、空気中から当該ヒータに酸素が供給されることも抑制できる。したがって、ヒータの経時劣化を抑制することができる。
また、ヒータは、第2絶縁膜と第3絶縁膜とによって囲まれてもよい。この場合、当該ヒータへの酸素の供給が好適に抑制される。
[本願発明の実施形態の詳細]
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
図1(a)は、本実施形態に係る半導体素子の平面図である。図1(b)は、図1(a)のIb−Ib線矢視断面図である。図2は、図1(a)の半導体素子のII−II線矢視断面図である。図3は、図1(a)の半導体素子のIII−III線矢視断面図である。図4は、図1(a)の半導体素子のIV−IV線矢視断面図である。
図1(a)及び図1(b)に示されるように、半導体素子1は、例えば半導体基板11上に、光吸収領域2、SG−DBR(Sampled Grating Distributed Reflector)領域3、SG−DFB(Sampled Grating Distributed Feedback)領域4、及びSOA(Semiconductor Optical Amplifier)領域5を有する半導体レーザである。半導体基板11は、例えばInPを含むn型の半導体基板である。
光吸収領域2、SG−DBR領域3、SG−DFB領域4、及びSOA領域5は、半導体基板11上に、一体的になるように形成される。光吸収領域2、SG−DBR領域3、SG−DFB領域4、及びSOA領域5は、半導体基板11上の主面における一方向に沿って順に連結されている。当該一方向は、半導体素子1が発振する光の伝播方向(以下、単に光伝播方向Dとする。)である。半導体基板11の裏面には、金属等の導電性材料を有する裏面電極6が設けられる。
光吸収領域2は、半導体素子1の光吸収領域として機能する。光吸収領域2は、図1(b)に示されるように、断熱層12、クラッド層13、光吸収層14、クラッド層15、コンタクト層16、及び電極17が順に積層された構造を有する。
断熱層12は、半導体基板11の熱伝導率よりも低い熱伝導率を有する半導体層である。
クラッド層13及びクラッド層15は、光吸収層14、後述する光導波路層21、後述する活性層41、及び後述する光増幅層51の内部に光を閉じ込める層である。クラッド層13は例えばn型であると共にInPを含む。クラッド層15は例えばp型であると共にInPを含む。
光吸収層14は、半導体素子1が発振する光の波長に対して吸収特性を有する材料を含む。光吸収層14は、例えば量子井戸構造を有する。量子井戸構造としては、例えばInGaAsPの井戸層及びInGaAsPの障壁層が交互に積層された構造が適用される。
コンタクト層16は、例えばp型のInGaAsP層である。コンタクト層16は、電極17とオーミック接続することが好ましい。電極17は、金属等の導電性材料を有する。
SG−DBR領域3は、半導体素子1の反射領域として機能する。図1(b)及び図2に示されるように、SG−DBR領域3は、断熱層12、光導波路層21を有する半導体積層体22、第1絶縁膜23、第2絶縁膜24、ヒータ25、第3絶縁膜26、及び第4絶縁膜27が順に積層された構造を有する。
図2に示されるように、半導体積層体22は、クラッド層13と、クラッド層15と、クラッド層13及びクラッド層15の間に位置する光導波路層21と、コンタクト層16とを有する積層体である。半導体積層体22における光導波路層21、クラッド層15、及びコンタクト層16の側面は、半絶縁性の埋め込み層30によって囲まれている。半導体積層体22におけるクラッド層13内の一部には、回折格子28が形成される。回折格子28は、クラッド層13とは異なる屈折率を有する材料を含んでいる。例えば、クラッド層13がInPの場合、回折格子28を構成する材料はInGaAsPであってもよい。また、図1(a)及び図2に示されるように、半導体積層体22は、光伝播方向Dに沿って形成される一対の溝31,32の間に位置する。したがって、半導体積層体22は、溝31,32によって画定されるメサ構造体である。一対の溝31,32には、樹脂等が充填されていてもよい。
半導体積層体22に含まれる光導波路層21は、光導波路を構成し、半導体素子1が発振する光を伝送する機能を有する層である。光導波路層21は、例えばInGaAsP等を含む量子井戸構造を有する。図1(b)に示されるように、光導波路層21は、光伝播方向Dに沿って延在する。また、図2に示されるように、半導体積層体22の積層方向から見て、光導波路層21は、一対の溝31,32に挟まれている。
図1(b)及び図2に示されるように、第1絶縁膜23は、半導体積層体22上に設けられると共に、コンタクト層16に接する絶縁膜である。第1絶縁膜23は、酸化シリコン膜からなる単層構造を有する。第1絶縁膜23の厚さは、例えば50nm〜300nmである。第1絶縁膜23は、熱CVD(Chemical Vapor Deposition)法によって形成される。
第2絶縁膜24は、第1絶縁膜23上に接して設けられる絶縁膜である。第2絶縁膜24は、窒化シリコン膜からなる単層構造を有する。第2絶縁膜24は、実質的に酸素を含まないことが好ましい。第2絶縁膜24の厚さは、例えば50nm〜300nmである。第2絶縁膜24は、例えばスパッタ法、プラズマCVD法、又は光CVD法によって形成される。
ヒータ25は、電気が流れることによって発熱する機能を有する抵抗素子である。ヒータ25が発生した熱を用いて、光導波路層21の温度を調整する。ヒータ25は、例えばNi(ニッケル)‐Cr(クロム)からなる合金である。図3に示されるように、ヒータ25は、第2絶縁膜24と第3絶縁膜26とによって囲まれている。また、ヒータ25は、第3絶縁膜26及び第4絶縁膜27を介して、配線29aに接続されている。同様に、ヒータ25は、配線29bに接続されている(図1(a)参照)。配線29a,29bは、金属等の導電性材料を有しており、ヒータ25よりも電気伝導性が高い。
図1(b)及び図2に示されるように、第3絶縁膜26は、ヒータ25上に接して設けられると共に、当該ヒータ25を覆う絶縁膜である。第3絶縁膜26は、窒化シリコン膜からなる単層構造を有する。第3絶縁膜26の厚さは、例えば200nm〜1000nmである。第3絶縁膜26は、例えばスパッタ法(スパッタリング)、プラズマCVD法、又は光CVD法によって形成される。
図2及び図3に示されるように、第4絶縁膜27は、第3絶縁膜26を覆うと共に、一対の溝31,32を覆う絶縁膜である。第4絶縁膜27は、例えば酸化シリコン膜又は窒化シリコン膜を含む。第4絶縁膜27は、単層構造を有してもよいし、積層構造を有してもよい。第4絶縁膜27の厚さは、例えば50nm〜600nmである。第4絶縁膜27は、例えばスパッタ法、プラズマCVD法、又は光CVD法によって形成される。
SG−DFB領域4は、半導体素子1の利得領域として機能する。SG−DFB領域4は、例えば光伝播方向Dに沿って延在する利得領域を備える。図1(b)及び図4に示されるように、半導体基板11上におけるSG−DFB領域4は、断熱層12、クラッド層13、活性層41、クラッド層15、コンタクト層16及び電極42が順に積層された構造を有する。SG−DFB領域4におけるクラッド層13内の一部には回折格子43が設けられる。
活性層41は、電流注入により利得を得ることのできる半導体層である。活性層41は、例えばInGaAsP等を含む量子井戸構造を有する。活性層41は、光吸収層14の形成と同時に形成可能である。電極42は、第1絶縁膜23乃至第4絶縁膜27を介してコンタクト層16に接続されている。
SOA領域5は、半導体素子1の増幅領域として機能する。図1(b)に示されるように、半導体基板11上におけるSOA領域5は、断熱層12、クラッド層13、光増幅層51、クラッド層15、コンタクト層16及び電極52が順に積層された構造を有する。
光増幅層51は、半導体素子1が発振する光を増幅する機能を有する層である。光増幅層51は、例えばInGaAsP等を含む量子井戸構造を有する。光増幅層51は、活性層41の形成と同時に形成可能である。
光吸収領域2の光吸収層14と、CSG−DBR領域3の光導波路層21と、SG−DFB領域4の活性層41と、SOA領域5の光増幅層51とは、互いに光結合される。光吸収領域2側の端面には、HR膜が形成される。SOA領域5側の端面には、AR膜が形成される。
次に、図5〜図7を用いながら本実施形態に係る半導体素子の製造方法を説明する。図5(a)〜(c)、図6(a)〜(c)及び図7(a)〜(c)は、本実施形態に係る半導体素子の製造方法の各工程における断面図である。半導体素子1のSG−DBR領域3は、例えば以下のように製造される。
まず、図5(a)に示されるように、InPを含む半導体基板11の主面上に、例えば有機金属気相成長法によって断熱層60、第1層61、及び第2層62を順に形成する。第1層61は、例えばn型InP層である。第2層62は、例えばInGaAsP層である。第2層62の形成後に、第2層62の一部に回折格子28(図1(b)参照)を形成する。
次に、図5(b)に示されるように、回折格子28を形成した後に、n型のInP層である第3層63を形成する。これによって、回折格子28を第1層61及び第3層63内に埋め込んだ構造を形成する。第3層63上に第4層64、第5層65及びコンタクト層16Aを形成する。第4層64は、例えば量子井戸構造を有するInGaAsP層である。第5層65は、例えばp型InP層である。コンタクト層16Aは、例えばInGaAsP層である。
次に、図5(c)に示されるように、酸化シリコン膜等のマスク18をコンタクト層16A上に形成する。そして、第1層61の一部が露出するように、第1層61乃至コンタクト層16Aをマスク18を用いてエッチングする。これにより、残存した第1層61、回折格子28、及び第3層63を含むクラッド層13と、クラッド層13上に残存した第4層64である光導波路層21と、光導波路層21上に残存した第5層65と、第5層65上に残存したコンタクト層16とを形成する。
次に、図6(a)に示されるように、クラッド層13、光導波路層21、及びコンタクト層16の両側を埋め込むように、p型InP層である第6層66を形成する。これによって、クラッド層13、光導波路層21、クラッド層15、及びコンタクト層16の両側に第6層66が形成された半導体積層体67を形成する。その後、マスク18を除去する。
次に、図6(b)に示されるように、半導体積層体67上に、酸化シリコン膜からなる第1絶縁膜23を形成する。具体的には、第6層66上及びコンタクト層16上に、熱CVD法によって第1絶縁膜23を形成する。これにより、厚さが約50nmである酸化シリコン膜を形成する。
次に、図6(c)に示されるように、第1絶縁膜23上に、窒化シリコン膜からなる第2絶縁膜24を形成する。具体的には、スパッタ法、プラズマCVD法、又は光CVD法によって、第2絶縁膜24を形成する。これにより、厚さが約300nmである窒化シリコン膜を形成する。
次に、図7(a)に示されるように、第2絶縁膜24上に、パターニングされたヒータ25を形成する。具体的には、光導波路層21と重なるように、光伝播方向Dに沿って延在するヒータ25(図1(a),(b)参照)を形成する。例えば、ヒータ25は、ニッケル(Ni)及びクロム(Cr)の合金からなる。
次に、図7(b)に示されるように、第2絶縁膜24及びヒータ25上に窒化シリコン膜からなる第3絶縁膜26を形成する。具体的には、スパッタ法、プラズマCVD法、又は光CVD法によって、第2絶縁膜24及びヒータ25を覆う第3絶縁膜26を形成する。これにより、厚さが約800nmである窒化シリコン膜を形成する。そして、ヒータ25を第2絶縁膜24と第3絶縁膜26とによって被覆する。
次に、図7(c)に示されるように、断熱層60、半導体積層体67、第1絶縁膜23、第2絶縁膜24、及び第3絶縁膜26をエッチングする。これにより、光導波路層21を挟むように、光伝播方向Dに沿って延在する一対の溝31,32(図1(a)参照)を形成する。そして、断熱層12上に位置し、メサ構造を有する半導体積層体22を一対の溝31,32の間に形成する。半導体積層体22は、クラッド層13と、光導波路層21と、クラッド層15と、コンタクト層16とを含む。また、光導波路層21、クラッド層15、及びコンタクト層16の側面は、第6層66から形成された埋め込み層30によって囲まれている。
一対の溝31,32を形成した後、第4絶縁膜27を半導体積層体22及び一対の溝31,32を覆うように形成する。以上により、図1(b)及び図2に示される半導体素子1のSG−DBR領域3を形成する。
以上に説明した本実施形態に係る半導体素子1によって得られる効果について説明する。まず、比較例に係る半導体素子について説明する。図8は、比較例に係る半導体素子のSG−DBR領域を示す断面図である。図8に示されるように、比較例に係る半導体素子のSG−DBR領域103におけるヒータ25は、単層構造を有する絶縁膜123と、単層構造を有する絶縁膜126とによって囲まれている。絶縁膜123,126の少なくとも一方が酸化シリコンからなる絶縁膜である場合、当該絶縁膜123,126からヒータ25に酸素が供給される。これにより、ヒータ25内の金属元素が酸化され、当該ヒータ25の経時劣化が促進される。比較例におけるヒータ25の経時劣化を抑制するため、絶縁膜123,126のいずれも窒化シリコンからなる絶縁膜にすることが考えられる。これにより、絶縁膜123,126がヒータ25の酸化を抑制するバリア膜となる。
ここで、比較的低い温度で窒化シリコンからなる絶縁膜を成膜するため、スパッタ法、プラズマCVD法、又は光CVD法によって、絶縁膜123,126が形成されることが一般的である。しかしながら、SG−DBR領域103、光吸収領域及びSOA領域に設けられるコンタクト層16上にスパッタ法にて絶縁膜123を形成する場合、被成膜対象であるコンタクト層16の表面が損傷することがある。これにより、コンタクト層16の結晶性が劣化し、その素子抵抗が高くなるおそれがある。また、プラズマCVD法にて絶縁膜123を形成する場合、コンタクト層16内に水素が混入することがある。また、光CVD法にて絶縁膜123を形成する場合、コンタクト層16内に水素が混入することがある。したがって、プラズマCVD法又は光CVD法では、コンタクト層16のキャリア濃度が低下し、その素子抵抗が高くなるおそれがある。
これに対して、本実施形態に係る製造方法によって形成された半導体素子1によれば、ヒータ25は、窒化シリコンからなる第2絶縁膜24を挟んで酸化シリコンからなる第1絶縁膜23上に形成される。これにより、第1絶縁膜23中の酸素がヒータ25に供給されることが、第2絶縁膜24によって抑制される。そして、第3絶縁膜26がヒータ25を覆うことにより、空気中からヒータ25に酸素が供給されることを抑制できる。したがって、ヒータ25の経時劣化を抑制することができる。
また、ヒータ25を形成する工程は、第2絶縁膜24を形成する工程の後であり、第3絶縁膜26を形成する工程の前であってもよい。この場合、第2絶縁膜24及び第3絶縁膜26によってヒータ25を覆うことができる。したがって、ヒータ25の経時劣化を好適に抑制することができる。
また、第1絶縁膜23は、熱CVD法によって形成され、第2絶縁膜24は、スパッタリング、プラズマCVD法、又は光CVD法によって形成されてもよい。この場合、被成膜対象である半導体積層体22の表面に位置するコンタクト層16の損傷が抑制される。また、コンタクト層16内に水素等の不純物が混入しにくくなる。これにより、半導体積層体22の高抵抗化を抑制できる。また、第2絶縁膜24は第1絶縁膜23上に形成されるので、半導体積層体22に加わるダメージを抑制しつつ、高い膜質を有する第2絶縁膜24を形成できる。
また、上記実施形態における製造方法は、半導体積層体22内に設けられる光導波路層21を挟むように、光伝播方向Dに延在する一対の溝31,32を形成する工程と、一対の溝31,32上に第4絶縁膜27を形成する工程と、を含んでもよい。この場合、半導体積層体22中の光導波路層21の電流密度が増大し、半導体素子1の発光効率が向上する。また、第4絶縁膜27を形成することにより、溝31,32の損傷を抑制できる。
また、ヒータ25は、チタンおよびタングステンの合金によって形成されてもよい。この場合、ヒータ25を高い電気抵抗を有する導電物とすることができる。
また、光伝播方向Dに延在する光導波路層21上にクラッド層15を形成した後、クラッド層15上にコンタクト層16を形成することによって、半導体積層体22を形成してもよい。この場合、半導体積層体22の上部表面となるコンタクト層16の損傷が抑制され、当該コンタクト層16の高抵抗化を抑制できる。
また、光導波路層21上に、光伝播方向Dに延在するヒータ25を形成してもよい。この場合、光導波路層21にヒータ25から均等に伝熱されやすくなる。
本発明による半導体素子は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態における第1絶縁膜23と第2絶縁膜24との間には、他の絶縁膜を形成してもよい。また、上記実施形態における半導体素子1は、光変調領域を更に有してもよい。また、上記実施形態におけるコンタクト層16は、必ずしもSG−DBR領域に設けられなくてもよい。
また、上記実施形態における第1絶縁膜23乃至第3絶縁膜26は、例えばTDA(TDA(Tunable Distributed Amplification)型の波長可変半導体レーザ等にも適用できる。
1…半導体素子、2…光吸収領域、3…SG−DBR領域、4…SG−DFB領域、5…SOA領域、11…半導体基板、12,60…断熱層、13…クラッド層、14…光吸収層、15…クラッド層、16…コンタクト層、17,42,52…電極、21…光導波路層、22…半導体積層体(メサ構造体)、23…第1絶縁膜、24…第2絶縁膜、25…ヒータ、26…第3絶縁膜、27…第4絶縁膜、28…回折格子、31,32…溝、41…活性層、51…光増幅層。

Claims (3)

  1. 半導体積層体上に酸化シリコンからなる第1絶縁膜を形成する工程と、
    前記第1絶縁膜上に窒化シリコンからなる第2絶縁膜を形成する工程と、
    前記第2絶縁膜上にチタンおよびタングステンの合金またはニッケルおよびクロムの合金を含む材料からなるヒータを形成する工程と、
    前記ヒータ上に窒化シリコンからなる第3絶縁膜を形成する工程と、
    前記半導体積層体、前記第1絶縁膜、前記第2絶縁膜、及び前記第3絶縁膜をエッチングすることで、前記半導体積層体内に設けられる光導波路層を挟むように、光伝播方向に延在する一対の溝を前記半導体積層体に形成する工程と、
    前記第3絶縁膜上および前記一対の溝の側面に第4絶縁膜を形成する工程と、
    を含む半導体素子の製造方法。
  2. 前記第1絶縁膜は、熱CVD法によって形成され、
    前記第2絶縁膜は、スパッタリング、プラズマCVD法、又は光CVD法によって形成される、請求項1に記載の半導体素子の製造方法。
  3. 前記第4絶縁膜は、窒化シリコンからなる、請求項1又は2に記載の半導体素子の製造方法。
JP2014178404A 2014-09-02 2014-09-02 半導体素子及び半導体素子の製造方法 Active JP6416553B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014178404A JP6416553B2 (ja) 2014-09-02 2014-09-02 半導体素子及び半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014178404A JP6416553B2 (ja) 2014-09-02 2014-09-02 半導体素子及び半導体素子の製造方法

Publications (3)

Publication Number Publication Date
JP2016054168A JP2016054168A (ja) 2016-04-14
JP2016054168A5 JP2016054168A5 (ja) 2017-09-07
JP6416553B2 true JP6416553B2 (ja) 2018-10-31

Family

ID=55745289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014178404A Active JP6416553B2 (ja) 2014-09-02 2014-09-02 半導体素子及び半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP6416553B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110249245B (zh) * 2017-02-07 2021-02-19 古河电气工业株式会社 光波导构造
JP7012409B2 (ja) 2018-03-14 2022-01-28 古河電気工業株式会社 光導波路構造及びその製造方法
JP7458330B2 (ja) * 2019-02-08 2024-03-29 古河電気工業株式会社 半導体素子
JP2022123252A (ja) * 2021-02-12 2022-08-24 古河電気工業株式会社 光半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6318678A (ja) * 1986-07-11 1988-01-26 Hitachi Ltd 半導体装置の製造方法
JPS63122573A (ja) * 1986-11-13 1988-05-26 Tokyo Electric Co Ltd サ−マルヘツド
JPH07240564A (ja) * 1994-03-01 1995-09-12 Sharp Corp 温度制御型shgレーザ
JPH08330665A (ja) * 1995-05-31 1996-12-13 Nec Corp 光半導体レーザの製造方法
JP2000341300A (ja) * 1999-05-31 2000-12-08 Fujitsu Ltd Atmネットワークに於けるセル多重化システム
JP3843762B2 (ja) * 2001-05-14 2006-11-08 日立電線株式会社 薄膜ヒータ付き導波路型光部品及びその製造方法
JP2003084251A (ja) * 2001-09-14 2003-03-19 Hitachi Cable Ltd 光導波路素子
JP3965060B2 (ja) * 2002-02-08 2007-08-22 日立電線株式会社 薄膜ヒータ付き導波路型光部品の製造方法
KR100828362B1 (ko) * 2005-11-04 2008-05-08 삼성전자주식회사 잉크젯 프린트헤드용 히터 및 이 히터를 구비하는 잉크젯프린트헤드
JP5303581B2 (ja) * 2006-03-30 2013-10-02 住友電工デバイス・イノベーション株式会社 光半導体装置
JP5061951B2 (ja) * 2008-02-26 2012-10-31 富士通株式会社 光半導体装置の製造方法
JP2010182999A (ja) * 2009-02-09 2010-08-19 Nec Corp 半導体レーザ、光送信デバイス、光送受信装置、光送信デバイスの駆動方法
JP2010281947A (ja) * 2009-06-03 2010-12-16 Nec Corp 光導波路デバイス

Also Published As

Publication number Publication date
JP2016054168A (ja) 2016-04-14

Similar Documents

Publication Publication Date Title
JP5182362B2 (ja) 光素子及びその製造方法
JP6416553B2 (ja) 半導体素子及び半導体素子の製造方法
JP5327234B2 (ja) 2次元フォトニック結晶面発光レーザおよびその製造方法
JP4548345B2 (ja) 面発光型半導体レーザ
JP5093063B2 (ja) 集積化半導体光素子及び半導体光装置
JP5489702B2 (ja) 半導体光素子および集積型半導体光素子
JP2014229744A (ja) 半導体発光組立体
JP6667325B2 (ja) 半導体光素子
JP4998238B2 (ja) 集積型半導体光素子
JP2008042131A (ja) 半導体光素子およびその製造方法
JP5790336B2 (ja) 半導体光集積素子
JP6004063B1 (ja) 面発光型半導体レーザ素子の製造方法
JP2009054721A (ja) 半導体素子及び半導体素子の製造方法
JP4548329B2 (ja) 面発光型半導体レーザ
JP2008243963A (ja) 2次元フォトニック結晶面発光レーザ
JP2018098264A (ja) 量子カスケード半導体レーザ
JP2007103803A (ja) 半導体光素子及びその製造方法
JP2009059919A (ja) 光半導体デバイス及びその作製方法
JP5163355B2 (ja) 半導体レーザ装置
JP4508174B2 (ja) 垂直共振型面発光素子
US20220131344A1 (en) Semiconductor optical device and method of manufacturing the same
JP6200158B2 (ja) 半導体発光素子およびその製造方法
JP4718020B2 (ja) 光半導体装置
JPH06177481A (ja) 半導体レーザ装置
JP4634847B2 (ja) 光半導体素子およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170731

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181004

R150 Certificate of patent or registration of utility model

Ref document number: 6416553

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250