JP4508174B2 - 垂直共振型面発光素子 - Google Patents

Description

本発明は、垂直共振型面発光素子に関する。

非特許文献１では、垂直共振面発光レーザのトンネル接合部と活性層との間に、ｐ型ＩｎＡｌＡｓ層が設けられている。トンネル接合部の表面はｎ−ＩｎＰ半導体で覆われており、ｎ型ＩｎＰとｐ型ＩｎＡｌＡｓとの間には、トンネル接合のためのｐ^＋型ＩｎＧａＡｓが位置しており、ｐ^＋−ｎ接合により電流をブロックしている。非特許文献２には、垂直共振面発光レーザのトンネル接合部は活性層上に設けられている。円形のトンネル接合メサはｎ型ＩｎＰとｐ型ＧａＩｎＡｓＰとの間に挟まれており、このｎ−ＩｎＰ半導体でトンネル接合メサの上面および側面が覆われている。トンネル接合メサの周囲には、電流ブロックのためのｎ型ＩｎＰとｐ型ＧａＩｎＡｓＰとの接合が形成されている。非特許文献３には、垂直共振面発光レーザのトンネル接合メサは活性層上に設けられている。トンネル接合メサの上面および側面はｎ−ＩｎＰコンタクト層で覆われており、トンネル接合メサの周囲には、電流ブロックのためのｎ型ＩｎＰとｐ型ＧａＩｎＡｓＰとの接合が形成されている。
R. Shau, etc."Vertical-cavity surface emitting laser diodes at 1.55 um with large output power and high operation temperature" Electron. Lett., 2001, 37, pp1295 N. Nishiyama, etc. "High efficiency long wavelength VCSEL on InP grown by MOCVD "Electron. Lett., 2003, 39, pp437 V. Jayaraman, etc. "High-power 1320-nm wafer bonded VCSELs with tunnel junctions" IEEE Photo. tech. Lett., 2003, 15 pp149

トンネル接合を用いる電流閉じ込め構造の垂直共振型面発光レーザでは、ｎｐｎ構造を用い、逆バイアスされたｎｐ接合により電流ブロックする。ｐ型半導体層のドーピング濃度は、寄生キャパシタンス及び光の吸収の低減のために低いことが望ましい。なぜなら、長波長帯の光の吸収は、ｐ型半導体層のキャリア濃度に比例して増えるからである。また、ｐ型半導体層のドーピング濃度が低いほど、空乏層幅は広がり、結果として、寄生キャパシタンスを下げられる。

しかしながら、ｐ型半導体層のドーピング濃度が低いと、逆バイアスにより空乏層がｐ半導体層に広がる。この空乏層幅が大きく広がると、ｐ型半導体層の全てが空乏化して実質的にｐ型半導体層が消失すると、ｐ型半導体層を挟むｎ型半導体層が空乏層を介して繋がることになって電流ブロックが機能しない。したがって、ｐ型半導体層における空乏層幅の増大を抑制したい。

したがって、電流ブロックに起因する寄生キャパシタンスの低減および電流ブロックに起因する光吸収の低減は、ｐ型半導体層における空乏層幅の抑制とトレードオフの関係にある。求められることは、このトレードオフの関係を緩和することである。

本発明は、上記のトレードオフの関係を緩めることを可能にする構造を有する垂直共振型面発光素子を提供することにある。

本発明の一側面に係る垂直共振型面発光素子は、（ａ）第１の分布ブラッグ反射器と、（ｂ）第２の分布ブラッグ反射器と、（ｃ）前記第１の分布ブラッグ反射器と前記第２の分布ブラッグ反射器との間に設けられた活性領域と、（ｄ）前記活性領域と前記第２の分布ブラッグ反射器との間に設けられた第１導電型半導体領域と、（ｅ）前記活性領域と前記第１導電型半導体領域との間に設けられ第１および第２のエリアを含む主面を有する第２導電型半導体領域と、（ｆ）前記第２導電型半導体領域の前記第１のエリア上に位置しトンネル接合を含むトンネル半導体領域と、（ｇ）前記第２導電型半導体領域の前記第２のエリアと前記第１導電型半導体領域との間に設けられ前記トンネル半導体領域を埋め込むIII−Ｖ化合物半導体領域とを備える。前記III−Ｖ化合物半導体領域のキャリア濃度は前記第２導電型半導体領域のキャリア濃度より小さい。前記第２導電型半導体領域は第２導電型ＧａＡｓからなり、前記III−Ｖ化合物半導体領域は第１導電型ＧａＡｓからなり、前記III−Ｖ化合物半導体領域に第１導電型ドーパントが添加されている。前記第２導電型半導体領域は単一の第２導電型半導体層からなり、前記III−Ｖ化合物半導体領域のキャリア濃度は前記第１導電型半導体領域のキャリア濃度より小さい。前記第１導電型はｎ型であり、前記第２導電型はｐ型である。第１導電型半導体領域、前記III−Ｖ化合物半導体領域及び前記第２導電型半導体領域はｎｎ ⁻ ｐ構造を構成する。

この発明によれば、III−Ｖ化合物半導体領域のキャリア濃度は第２導電型半導体領域のキャリア濃度より小さいので、バイアス電圧に応じて空乏層はIII−Ｖ化合物半導体領域に伸びる。これ故に、当該垂直共振型面発光素子が順方向バイアスされるとき、空乏層が第２導電型半導体領域の全体に伸びることはない。また、トンネル接合を含むトンネル半導体領域はIII−Ｖ化合物半導体領域の開口内に設けられており、当該垂直共振型面発光素子が順方向バイアスされるとき、電流はこの開口内のトンネル半導体領域を流れる。

本発明に係る垂直共振型面発光素子では、１×１０^１７ｃｍ^−３以下のキャリア濃度を提供するように前記III−Ｖ化合物半導体領域に第１導電型ドーパントが添加されていることが好ましい。この垂直共振型面発光素子によれば、第２導電型半導体領域のキャリア濃度を大きくせずに、電流ブロックのためにｎｎ⁻ｐ構造を提供できる。また、III−Ｖ化合物半導体領域に空乏層が伸び易くなる。

本発明に係る垂直共振型面発光素子では、前記III−Ｖ化合物半導体領域はアンドープ半導体からなることが好ましい。また、III−Ｖ化合物半導体領域に容易に空乏層が伸びる。この垂直共振型面発光素子によれば、第２導電型半導体領域のキャリア濃度を大きくすることなく、電流ブロックのためにｎｎ⁻ｐ構造を提供できる。また、III−Ｖ化合物半導体領域に空乏層が伸び易くなる。

本発明に係る垂直共振型面発光素子では、前記III−Ｖ化合物半導体領域の屈折率は前記トンネル半導体領域並びに前記第１及び第２導電型半導体領域の屈折率より小さいことが好ましい。これにより、前記III−Ｖ化合物半導体領域が等価レンズの働きをし、光の散乱を抑え回折損を小さくすることができる。したがって、第１の分布ブラッグ反射器と第２の分布ブラッグ反射器とによって反射される光は、トンネル半導体領域を中心に分布する。
本発明に係る垂直共振型面発光素子は、前記第１導電型半導体領域上に設けられた第１の電極を更に備えることができる。また、本発明に係る垂直共振型面発光素子は、主面及び裏面を有する基板と、前記基板の前記裏面上に設けられた第２の電極とを更に備えることができる。前記第１の分布ブラッグ反射器は、前記基板の前記主面上に設けられる。

本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。

以上説明したように、本発明によれば、電流ブロックに起因する寄生キャパシタンスの低減および電流ブロックに起因する光吸収の低減と、ｐ型半導体層における空乏層幅の抑制との間のトレードオフ関係を緩和可能な構造を有する垂直共振型面発光素子が提供される。

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の垂直共振型面発光素子に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。

図１は、本実施の形態に係る垂直共振型面発光素子を示す図面である。垂直共振型面発光素子１１は、第１および第２の分布ブラッグ反射器（ＤＢＲ：Distributed Bragg Reflector）１３、１５を含む。第１の分布ブラッグ反射器１３は、交互に配置された第１および第２の層１３ａ、１３ｂを含む。第１および第２の層１３ａ、１３ｂは、互いに異なる材料の半導体からなることが好ましい。第２の分布ブラッグ反射器１５は、交互に配置された第３および第４の層１５ａ、１５ｂを含む。第３および第４の層１５ａ、１５ｂは、互いに異なる材料の半導体または誘電体からなることが好ましい。活性領域１７は第１の分布ブラッグ反射器１３と第２の分布ブラッグ反射器１５との間に設けられている。活性領域１７は、バルク構造、単一量子井戸構造または多重量子井戸構造等を有することができる。活性領域１７と第２の分布ブラッグ反射器１５との間には、第１導電型半導体領域１９が設けられている。第２導電型半導体領域２１が活性領域１７と第１導電型半導体領域１９との間に設けられている。第２導電型半導体領域２１は主面２１ａを有しており、またこの主面２１ａは第１および第２のエリア２１ａ、２１ｂを含む。第１のエリア２１ｂは第２のエリア２１ｃに囲まれている。トンネル半導体領域２３が、第１導電型高ドープ半導体層２５および第２導電型高ドープ半導体層２７からなるトンネル接合（ｐｎ接合）２９を含む。第２導電型高ドープ半導体層２７のキャリア濃度は第２導電型半導体領域２１のキャリア濃度よりも大きく、第１導電型高ドープ半導体層２５のキャリア濃度は第１導電型半導体領域１９のキャリア濃度よりも大きい。III−Ｖ化合物半導体領域３１は、第２導電型半導体領域２１の第２のエリア２１ｃと第１導電型半導体領域１９との間に設けられており、またトンネル半導体領域２３を埋め込む。

第１導電型高ドープ半導体層２５および第２導電型高ドープ半導体層２７の各々の側面は、III−Ｖ化合物半導体領域３１で覆われている。第２導電型高ドープ半導体層２７は第２導電型半導体領域２１に接続されており、また第１導電型高ドープ半導体層２５は第１導電型半導体領域１９に接続されている。トンネル半導体領域２３はIII−Ｖ化合物半導体領域３１の開口内に設けられており、垂直共振型面発光素子１１が順方向バイアスされるとき、電流はこの開口内のトンネル半導体領域２３を流れる。

III−Ｖ化合物半導体領域３１のキャリア濃度Ｎ_３１は第１導電型半導体領域１９のキャリア濃度Ｎ_１９より小さく、またIII−Ｖ化合物半導体領域３１のキャリア濃度Ｎ_３１は第２導電型半導体領域２１のキャリア濃度Ｎ_２１より小さい。このため、垂直共振型面発光素子１１に印加されたバイアス電圧に応じて空乏層は、第２導電型半導体領域２１ではなくIII−Ｖ化合物半導体領域３１に伸びる。この空乏層幅の増大により、電流ブロックに係る半導体領域１９、２１、３１における寄生キャパシタンスを小さくできる。また、空乏層は、第２導電型半導体領域２１ではなくIII−Ｖ化合物半導体領域３１に伸びるので、第２導電型半導体領域２１が空乏化により実質的に消失してしまうことはない。したがって、寄生キャパシタンスの低減および電流のブロックを両立させることができる。

本実施例では、第１の分布ブラッグ反射器１３は基板３３の主面３３ａ上に設けられている。第１の分布ブラッグ反射器１３上には、第１導電型クラッドのための第１導電型半導体層３５が設けられており、一方、第２導電型半導体領域２１は第２導電型クラッドのために設けられている。第１導電型半導体領域１９上には第１の電極（例えばアノード）３７が設けられており、また基板３３の裏面３３ｂ上には第２の電極（例えばカソード）３９設けられている。

一例の垂直共振型面発光素子１１では、
基板３３：ｎ型ＧａＡｓ半導体基板
第１の分布ブラッグ反射器１３（半導体多層膜：合計２２ペア）：
第１の層１３ａ：ｎ型ＧａＡｓ
第２の層１３ｂ：ｎ型ＡｌＧａＡｓ
第１導電型半導体層３５：ｎ型ＧａＡｓ半導体クラッド層
活性領域１７（発振波長１０２０ｎｍ）：ＧａＩｎＡｓ井戸層、ＧａＡｓ障壁層
第２の分布ブラッグ反射器（誘電体多層膜：６ペア）：
第３の層１５ａ：アモルファスシリコン
第４の層１５ｂ：Ａｌ_２Ｏ_３
第２導電型半導体領域２１；ｐ型ＧａＡｓ
トンネル半導体領域２３：
第１導電型高ドープ半導体層２５：ｎ^＋型ＧａＡｓ
第２導電型高ドープ半導体層２７：ｐ^＋型ＧａＡｓ
III−Ｖ化合物半導体領域３１：ｎ⁻型ＧａＡｓ
第１導電型半導体領域１９；ｎ型ＧａＡｓ
である。III−Ｖ化合物半導体領域（ｎ⁻型ＧａＡｓ）３１のキャリア濃度Ｎ_３１が低いので、これに応じて、第２導電型半導体領域（ｐ型ＧａＡｓ）２１のキャリア濃度Ｎ_２１も低くできる。このため、ｐ型キャリア濃度に比例して増える長波長帯の光の吸収量を小さくできる。

III−Ｖ化合物半導体領域３１に、１×１０^１７ｃｍ^−３以下のキャリア濃度を提供するように第１導電型ドーパントを添加すれば、第２導電型半導体領域２１のキャリア濃度を大きくすることなく、電流ブロックのためにｎｎ⁻ｐ構造を提供できる。また、III−Ｖ化合物半導体領域３１に空乏層が伸び易くなる。或いは、垂直共振型面発光素子１１では、III−Ｖ化合物半導体領域３１はアンドープ半導体からなるとき、III−Ｖ化合物半導体領域３１に容易に空乏層が伸び、第２導電型半導体領域３１のキャリア濃度を大きくすることなく、電流ブロックのためにｎｎ⁻ｐ構造を提供できる。

また、垂直共振型面発光素子１１では、III−Ｖ化合物半導体領域３１の屈折率はトンネル半導体領域２３、第１導電型半導体領域１９、及び第２導電型半導体領域３１の屈折率より小さいことが好ましい。トンネル半導体領域２３が等価レンズの役割を果たすことにより、回折損を小さくすることができる。したがって、第１の分布ブラッグ反射器１３と第２の分布ブラッグ反射器１５とによって反射される光はトンネル半導体領域２３を中心に分布する。例えば、第１導電型高ドープ半導体層２５がｎ^＋型ＧａＡｓからなると共に第２導電型高ドープ半導体層２７がｐ^＋型ＧａＡｓからなるとき、III−Ｖ化合物半導体領域３１は、ＧａＩｎＰからなる。

図２（Ａ）および図２（Ｂ）を参照しながら、垂直共振型面発光素子１１の電流閉じ込めを説明する。図２（Ａ）は、垂直共振型面発光素子１１において電流ブロック特性を評価するためのモデルを示す図面である。モデルＭ１は、ｎ型ＧａＡｓ層（キャリア濃度：３×１０^１８ｃｍ^−３）４１、ｐ型ＧａＡｓ層（キャリア濃度：３×１０^１８ｃｍ^−３）４３、アンドープＧａＡｓ層（キャリア濃度：１×１０^１６ｃｍ^−３）４５およびｎ型ＧａＡｓ層（キャリア濃度：７×１０^１７ｃｍ^−３）４７からなる半導体積層を含む（“（）”内の数字は、図１に示された対応層に付された参照番号を示す）。図２（Ｂ）は、比較のためのモデルＭ２を示す図面である。モデルＭ２は、ｎ型ＧａＡｓ層（キャリア濃度：３×１０^１８ｃｍ^−３）４１、ｐ型ＧａＡｓ層（キャリア濃度：３×１０^１８ｃｍ^−３）４３およびｎ型ＧａＡｓ層（キャリア濃度：７×１０^１７ｃｍ^−３）４７からなる半導体積層を含む。

図３は、モデルＭ１に対する解析結果であるＩ−Ｖ特性を示す図面である。図４は、モデルＭ２に対する解析結果であるＩ−Ｖ特性を示す図面である。これらの解析の結果から理解されるように、アンドープ層を用いるモデルＭ１のＩ−Ｖ特性の立ち上がり電圧（図中の矢印）が、モデルＭ２に比べて１ボルト以上大きい。つまり、電流阻止能を示すブロック電圧が少なくとも１ボルト程度向上される。

以上説明したように、垂直共振型面発光素子１１によれば、電流ブロック能力を十分に提供できると共に、光の吸収を抑えられ、且つ電流ブロック構造における寄生キャパシタンスも下げられる。

垂直共振型面発光素子１１では、III−Ｖ化合物半導体領域３１の厚みは、トンネル接合領域２３の厚みと実質的に同じ程度であることが好ましい。これ故に、III−Ｖ化合物半導体領域３１を用いてトンネル接合領域２３を埋め込む程度に、III−Ｖ化合物半導体領域３１を堆積する。III−Ｖ化合物半導体領域３１の厚さは、例えば１０ｎｍ程度以上であり、また例えば５０ｎｍ程度以下である。III−Ｖ化合物半導体領域３１の厚さが厚くすると、第１導電型半導体領域（ｎ型III−Ｖ化合物半導体領域）１９の厚みが減る。このため、ドーパント濃度を大きくできる第１導電型半導体領域１９の厚さが薄くなるので、垂直共振型面発光素子１１の抵抗が上昇する。

また、III−Ｖ化合物半導体領域３１のキャリア濃度も第２導電型半導体領域２１のキャリア濃度よりも小さくすることが必要であり、既に説明したように、例えば１×１０^１７ｃｍ^−３以下であることが望ましい。さらに、III−Ｖ化合物半導体領域３１の材料の屈折率をトンネル接合領域２３、第１導電型半導体領域１９及び第２導電型半導体領域２１の材料の屈折率よりも小さくすれば、III−Ｖ化合物半導体領域３１が等価レンズの働きをする。この構造は、レーザ内における回折損を小さくするのに有効である。

III−Ｖ化合物半導体領域３１のキャリア濃度を第２導電型半導体領域２１のキャリア濃度よりも小さくするので、空乏層幅を大きくすることができる。この空乏層は、主にIII−Ｖ化合物半導体領域３１に形成されるので、第２導電型半導体領域２１の空乏化が抑制される。加えて、第２導電型半導体領域２１のキャリア濃度がIII−Ｖ化合物半導体領域３１のキャリア濃度に比べて大きければよいので、III−Ｖ化合物半導体領域３１のキャリア濃度の低減に応じて、第２導電型半導体領域２１のキャリア濃度の上限も下げられる。第２導電型半導体領域２１のキャリア濃度が小さくなると、光吸収が小さくできる。

III−Ｖ化合物半導体領域３１を用いる垂直共振型面発光素子１１における第１導電型半導体領域１９が、III−Ｖ化合物半導体領域３１を含まない垂直共振型面発光素子の対応領域と実質的に同じであれば、これら両者の間において電極からの電流経路に実質的な違いはない。これ故に、電気抵抗等の電気的な特性、熱特性、変調特性も、両者の間で実施的に同等であると考えられる。

続いて、図５および図６を参照しながら、垂直共振型発光素子を作製する方法を説明する。まず、半導体基板５１を準備する。半導体基板５１としては、ｎ型ＧａＡｓ半導体基板を用いることができ、ｎ型ＧａＡｓ半導体基板は、１．０×１０^２２〜１．０×１０^２３ｃｍ^−３の範囲のシリコンを含むと共に、（１００）面を有する。図５（Ａ）に示されるように、第１導電型の半導体基板５１上に垂直共振型半導体レーザ（ＶＣＳＥＬ）のための半導体膜を、例えば有機金属気相成長法を用いて堆積する。半導体基板５１の主面５１ａ上に、分布ブラッグ反射器（ＤＢＲ：Distributed Bragg Reflector）のための積層５３を形成する。積層５３のために、複数の第１の層５３ａおよび複数の第２の層５３ｂを半導体基板５１上に堆積する。第１および第２の層５３ａ、５３ｂは交互に配列されており、第１導電型の積層（例えば、２２ペアの第１および第２の層５３ａ、５３ｂ）からなる。個々の層は厚さλ／４（ＶＣＳＥＬの発振波長λ）を有する。第１および第２の層５３ａ、５３ｂの導電型は、半導体基板５１の導電型と同じである。第１の層５３ａは、例えばｎ型ＧａＡｓからなり、第２の層５３ｂは、例えばｎ型ＡｌＧａＡｓからなる。例えば２２対の第１および第２の層５３ａ、５３ｂは形成される。第１導電型のスペーサ層５５を積層５３上に堆積する。スペーサ層５５の導電型は、半導体基板５１の導電型と同じである。スペーサ層５５は、例えばｎ型ＧａＡｓからなる。多重量子井戸構造を有する活性領域５７をスペーサ層５５上に成長する。活性領域５７は、ＧａＩｎＡｓ井戸層およびＧａＡｓ障壁層を含む。活性領域５７の発振波長は、例えば１０２０ｎｍである。活性領域５７上に第２導電型のスペーサ層５９を成長する。スペーサ層５９の導電型は、半導体基板５１の導電型と反対である。スペーサ層５９は、例えばｐ型ＧａＡｓからなる。スペーサ層５９上に、トンネル接合領域６１の第２導電型高濃度半導体層６３および第１導電型高濃度半導体層６５を順に形成する。これにより、第１の結晶成長が完了する。第２導電型高濃度半導体層６３は、例えばｐ^＋型ＧａＡｓからなり、第１導電型高濃度半導体層６５は、例えばｎ^＋型ＧａＡｓからなる。トンネル接合領域６１の厚さは、例えば２０ｎｍである。

図５（Ｂ）に示されるように、第１導電型高濃度半導体層６５上に半導体メサのためのマスク６７を形成する。マスク６７は、例えばシリコン無機化合物からなる。シリコン無機化合物としては、例えばシリコン窒化物またはシリコン酸化物を用いることができる。マスク６７を用いて、第１導電型高濃度半導体層６５および第２導電型高濃度半導体層６３を順にエッチングして、メサ形状のトンネル接合領域６１ａを形成する。トンネル接合領域６１ａは第２導電型高濃度半導体層６３ａおよび第１導電型高濃度半導体層６５ａを含む。第２導電型高濃度半導体層６３ａおよび第１導電型高濃度半導体層６５ａはｐｎ接合を形成し、このｐｎ接合はトンネル接合である。エッチングにより形成された半導体メサは、電流経路のための構造である。マスク６７を用いて第１導電型の低濃度半導体６９を堆積して、トンネル接合領域６１ａを埋め込む。トンネル接合領域６１ａの厚さは、トンネル接合領域６１の厚さに対応しており、例えば２０ｎｍである。本実施例では、低濃度半導体６９はアンドープＧａＡｓ（例えば、キャリア濃度：１×１０^１６ｃｍ^−３）からなる。

マスク６７を除去した後に、図６（Ａ）に示されるように、トンネル接合領域６１ａおよび低濃度半導体６９上に第１導電型半導体領域７１を成長する。第１導電型半導体領域７１は、例えばｎ型ＧａＡｓからなり、必要な場合には第１導電型半導体領域７１上にコンタクト層のための半導体膜を堆積することができる。第１導電型半導体領域７１上に、分布ブラッグ反射器（ＤＢＲ）のための積層７３を形成する。積層７３のために複数の第１の層７５および複数の第２の層７７を第１導電型半導体領域７１上に堆積する。第１および第２の層７５、７７は交互に配列されており、積層（例えば、３２対の第１および第２の層７５、７７）からなる。個々の層は厚さλ／４（ＶＣＳＥＬの発振波長λ）を有する。第１の層７５は、例えばアンドープＧａＡｓからなり、第２の層７７は、例えばアンドープＡｌＧａＡｓからなる。例えば、半導体からなる積層７３に替えて、誘電体（アモルファスシリコン／Ａｌ_２Ｏ_３）からなる積層を用いることができる。

マスクを用いて積層７３をエッチングして、メサ形状の分布ブラッグ反射器７３ａを形成する。分布ブラッグ反射器７３ａは、交互に配列された第１および第２の層７５ａ、７７ａを含む。第１の電極（例えばアノード）７９を第１導電型半導体領域７１上に形成すると共に、第２の電極（例えばカソード）８１を半導体基板５１の裏面５１ｂ上に形成する。これらの主要な工程により、垂直共振型半導体レーザ（ＶＣＳＥＬ）が完成される。

好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。

図１は、一実施の形態に係る垂直共振型面発光素子を示す図面である。 図２（Ａ）および図２（Ｂ）は、垂直共振型面発光素子の電流閉じ込めを計算するためのモデルＭ１、Ｍ２を示す図面である。 図３は、モデルＭ１に対する解析結果のＩ−Ｖ特性を示す図面である。 図４は、モデルＭ２に対する解析結果のＩ−Ｖ特性を示す図面である。 図５は、垂直共振型発光素子を作製する方法の主要な工程を示す図面である。 図６は、垂直共振型発光素子を作製する方法の主要な工程を示す図面である。

符号の説明

１１…垂直共振型面発光素子、１３…第１の分布ブラッグ反射器、１３ａ…第１の層、１３ｂ…第２の層、１５…第２の分布ブラッグ反射器、１５ａ…第３の層、１５ｂ…第４の層、１７…活性領域、１９…第１導電型半導体領域、２１…第２導電型半導体領域、２３…トンネル半導体領域、２５…第１導電型高ドープ半導体層、２７…第２導電型高ドープ半導体層、３１…III−Ｖ化合物半導体領域、３３…基板、３５…第１導電型半導体層

Claims (5)

1. 第１の分布ブラッグ反射器と、
   第２の分布ブラッグ反射器と、
   前記第１の分布ブラッグ反射器と前記第２の分布ブラッグ反射器との間に設けられた活性領域と、
   前記活性領域と前記第２の分布ブラッグ反射器との間に設けられた第１導電型半導体領域と、
   第１および第２のエリアを含む主面を有しており前記活性領域と前記第１導電型半導体領域との間に設けられた第２導電型半導体領域と、
   前記第２導電型半導体領域の前記第１のエリア上に位置しトンネル接合を含むトンネル半導体領域と、
   前記第２導電型半導体領域の前記第２のエリアと前記第１導電型半導体領域との間に設けられ前記トンネル半導体領域を埋め込む第１導電型のIII−Ｖ化合物半導体領域と
   を備え、
   前記第２導電型半導体領域は第２導電型ＧａＡｓからなり、
   前記III−Ｖ化合物半導体領域は第１導電型ＧａＡｓからなり、
   前記III−Ｖ化合物半導体領域に第１導電型ドーパントが添加されており、
   前記第２導電型半導体領域は単一の第２導電型半導体層からなり、
   前記III−Ｖ化合物半導体領域のキャリア濃度は前記第１導電型半導体領域のキャリア濃度より小さく、
   前記第１導電型はｎ型であり、前記第２導電型はｐ型であり、前記III−Ｖ化合物半導体領域のキャリア濃度は前記第２導電型半導体領域のキャリア濃度より小さく、
   前記第１導電型半導体領域、前記III−Ｖ化合物半導体領域及び前記第２導電型半導体領域はｎｎ ⁻ ｐ構造を構成する、ことを特徴とする垂直共振型面発光素子。
2. 前記III−Ｖ化合物半導体領域のキャリア濃度は１×１０^１７ｃｍ^−３以下である、ことを特徴とする請求項１に記載された垂直共振型面発光素子。
3. 前記III−Ｖ化合物半導体領域の屈折率は、前記トンネル半導体領域並びに前記第１及び第２導電型半導体領域の屈折率より小さい、ことを特徴とする請求項１又は請求項２に記載された垂直共振型面発光素子。
4. 前記第１導電型半導体領域上に設けられた第１の電極を更に備える、ことを特徴とする請求項１〜請求項３のいずれか一項に記載された垂直共振型面発光素子。
5. 主面及び裏面を有する基板と、
   前記基板の前記裏面上に設けられた第２の電極と
   を更に備え、
   前記第１の分布ブラッグ反射器は、前記基板の前記主面上に設けられる、ことを特徴とする請求項１〜請求項３のいずれか一項に記載された垂直共振型面発光素子。
   

Images