JP6716040B2 - 光半導体素子の製造方法および光半導体素子 - Google Patents
光半導体素子の製造方法および光半導体素子 Download PDFInfo
- Publication number
- JP6716040B2 JP6716040B2 JP2019534552A JP2019534552A JP6716040B2 JP 6716040 B2 JP6716040 B2 JP 6716040B2 JP 2019534552 A JP2019534552 A JP 2019534552A JP 2019534552 A JP2019534552 A JP 2019534552A JP 6716040 B2 JP6716040 B2 JP 6716040B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- layer
- mesa structure
- insulating film
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 96
- 230000003287 optical effect Effects 0.000 title claims description 74
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 238000000034 method Methods 0.000 title claims description 16
- 239000011347 resin Substances 0.000 claims description 59
- 229920005989 resin Polymers 0.000 claims description 59
- 239000000758 substrate Substances 0.000 claims description 40
- 238000005530 etching Methods 0.000 claims description 39
- 238000005253 cladding Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 109
- 239000002184 metal Substances 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
- G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction in an optical waveguide structure
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12133—Functions
- G02B2006/12142—Modulator
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12133—Functions
- G02B2006/12159—Interferometer
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/06—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 integrated waveguide
- G02F2201/063—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 integrated waveguide ridge; rib; strip loaded
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Description
本発明は、光半導体素子の製造方法および光半導体素子に関し、特に、マッハツェンダー型光変調器に用いられる光半導体素子の製造方法および光半導体素子に関する。
図２０は、全体が５００で表される、従来のマッハツェンダー型光変調器に用いられる光半導体素子の断面図である。光半導体素子５００は、半導体基板１の上に、活性層９、クラッド層１０およびコンタクト層１１からなるメサ構造１２を備える。半導体基板１の表面およびメサ構造１２の側面には絶縁膜２８が形成され、さらにメサ構造１２の両側は誘電体樹脂層１４で埋め込まれている。誘電体樹脂層１４の上には、絶縁膜１５が形成されている。そして、コンタクト層１１の上の絶縁膜１５が開口され、コンタクト層１１と電気的に接続された電極１６が設けられている。
光半導体素子５００の製造工程では、図２１に示すように、メサ構造１２のコンタクト層１１の上にキャップ層２４を形成し、メサ構造１２およびキャップ層を覆うように、絶縁膜２８および誘電体樹脂層１４を形成する。続いて、誘電体樹脂層１４の上にレジストマスク２５を形成する。
次に、図２２に示すように、レジストマスク２５をエッチングマスクに用いて、絶縁膜２８および誘電体樹脂層１４をエッチングする。このとき、キャップ層２４の幅Ｗ２は、メサ構造１２の幅Ｗ１より狭いため、キャップ層２４の上面が露出した時点を目安にエッチングを停止することで、図２３に示すようなメサ構造１２の側面の絶縁膜２８および誘電体樹脂層１４のオーバーエッチ、即ち誘電体樹脂層１４の剥離を防止している（例えば、特許文献１参照）。
しかしながら、上述の従来の製造方法では、エッチング中にキャップ層２４の上面が露出した時点（エッチング停止点）を、例えばイオンやラジカルの発光強度の変化により検出する必要があるが、キャップ層２４の上面の面積は、半導体基板１の面積に比較して極めて小さい。このため、イオン等の発光強度も小さく、発光強度の変化によるエッチング停止点の検出は困難であった。
そこで、本発明は、エッチング状態を検出する必要はなく、メサ構造からの誘電体樹脂層の剥離を防止した光半導体素子の製造方法および光半導体素子の提供を目的とする。
本発明は、
半導体基板を準備する工程と、
半導体基板の上に、活性層、クラッド層、およびコンタクト層を順次堆積する工程と、
活性層、クラッド層、およびコンタクト層をエッチングして、半導体基板の上に、活性層、クラッド層、およびコンタクト層が積層されたメサ構造を形成する工程と、
半導体基板の上に絶縁膜を形成して、メサ構造を覆う工程と、
コンタクト層の上面が露出するまで絶縁膜の膜厚を減じ、メサ構造の側面上に残った絶縁膜をサイドウォールとする工程と、
半導体基板の上に誘電体樹脂層を形成して、メサ構造およびサイドウォールを埋め込む工程と、
誘電体樹脂層を選択的にエッチングして第１開口部を形成し、第１開口部内にコンタクト層の上面を露出させる第１開口工程と、
コンタクト層に接続するように、電極を形成する工程と、を含むことを特徴とする光半導体素子の製造方法である。
半導体基板を準備する工程と、
半導体基板の上に、活性層、クラッド層、およびコンタクト層を順次堆積する工程と、
活性層、クラッド層、およびコンタクト層をエッチングして、半導体基板の上に、活性層、クラッド層、およびコンタクト層が積層されたメサ構造を形成する工程と、
半導体基板の上に絶縁膜を形成して、メサ構造を覆う工程と、
コンタクト層の上面が露出するまで絶縁膜の膜厚を減じ、メサ構造の側面上に残った絶縁膜をサイドウォールとする工程と、
半導体基板の上に誘電体樹脂層を形成して、メサ構造およびサイドウォールを埋め込む工程と、
誘電体樹脂層を選択的にエッチングして第１開口部を形成し、第１開口部内にコンタクト層の上面を露出させる第１開口工程と、
コンタクト層に接続するように、電極を形成する工程と、を含むことを特徴とする光半導体素子の製造方法である。
また、本発明は、
半導体基板と、
半導体基板の上に形成され、活性層、クラッド層、およびコンタクト層が積層されたメサ構造と、
メサ構造の側面を覆うサイドウォールと、
半導体基板の上に、サイドウォールを埋めるように形成され、コンタクト層の上面を露出させた第１開口部を有する誘電体樹脂層と、
コンタクト層と接続するように設けられ電極と、を含むことを特徴とする光半導体素子である。
半導体基板と、
半導体基板の上に形成され、活性層、クラッド層、およびコンタクト層が積層されたメサ構造と、
メサ構造の側面を覆うサイドウォールと、
半導体基板の上に、サイドウォールを埋めるように形成され、コンタクト層の上面を露出させた第１開口部を有する誘電体樹脂層と、
コンタクト層と接続するように設けられ電極と、を含むことを特徴とする光半導体素子である。
本発明にかかる光半導体素子の製造方法では、エッチング停止点の検出を行うことなく、メサ構造の側面からの誘電体樹脂層の剥離を防止でき、歩留りの向上が可能となる。
また、本発明にかかる光半導体素子では、エッチングされやすい誘電体樹脂層の表面が露出していないため、誘電体樹脂層の剥離や劣化が防止でき、信頼性の高い光半導体素子を得ることができる。
図１は、全体が５０で表される、本発明の実施の形態１にかかるマッハツェンダー型光変調器の平面図である。マッハツェンダー型光変調器５０は、半導体基板１を有する。半導体基板１の上には、分波器３と合波器４、および２つの位相変調領域６が設けられている。分波器３、合波器４、および位相変調領域６の間は、光導波路２で接続されている。分波器３および合波器４は、例えばＭＭＩ（Multi-Mode Interference）カプラからなる。
位相変調領域６には、光の位相を変調するための電極１６が設けられ、光半導体素子（図２参照）を形成している。
位相変調領域６には、光の位相を変調するための電極１６が設けられ、光半導体素子（図２参照）を形成している。
光変調器５０では、一方の光導波路２から入った光は、分波器３で２つの光導波路２に分波される。分波された光は、それぞれの位相変調領域６を通過した後、合波器４で合波され、他方の光導波路２から出射される。位相変調領域６では、電極１６により光の位相が変調される。例えば、２つの位相変調領域６から出る光が同位相の場合は、合波器４で合波された光の出力は大きくなり、２つの位相変調領域６から出る光が逆位相の場合は合波器４で合波された光の出力はゼロとなる。
図２は、図１のマッハツェンダー型光変調器５０をＩＩ−ＩＩ方向に見た場合の、全体が１００で表される光半導体素子の断面図である。
光半導体素子１００は、例えばｎ型のＩｎＰからなる半導体基板１を含む。半導体基板１の表面８の上には、活性層９、クラッド層１０、およびコンタクト層１１が積層されたメサ構造１２を有する。なお、光変調器５０の光導波路２は、かかるメサ構造１２からなる。
メサ構造１２の両側には、サイドウォール１３が形成されている。サイドウォール１３には、例えばＳｉＮやＳｉＯ２などのシリコン系化合物からなる無機材料が用いられる。サイドウォール１３の幅は、フォトリソグラフィー技術により形成するエッチングマスクの位置精度や、誘電体樹脂層１４の開口時に生じるサイドエッチング量を考慮して設計されることが望ましい。先行技術でもメサ構造の側壁にシリコン系化合部である絶縁膜が設けられているが、多くの場合が０．５μｍ以下である。一方、サイドウォール１３の幅は、０．５μｍ以上であることが望ましい。
サイドウォール１３の外側は誘電体樹脂層１４により埋め込まれている。誘電体樹脂層１４には、例えばＢＣＢ（Benzocyclobutene）などの有機材料を用いる。誘電体樹脂層１４の上面の高さはメサ構造１２の高さよりも高く、誘電体樹脂層１４の一部はサイドウォール１３の上面まで延びている。
誘電体樹脂層１４の表面は第２の絶縁膜１５により覆われている。第２の絶縁膜１５は、例えばＳｉＮやＳｉＯ２などのシリコン化合物からなる無機材料を用いる。第２の絶縁膜１５は、誘電体樹脂層１４の表面を覆い、サイドウォール１３の上まで延びている。第２の絶縁膜１５は、メサ構造１２の上部を露出させた開口部を有する。第２の絶縁膜１５を形成することにより、誘電体樹脂層の劣化の抑制や電極との密着性を向上させることができる。
開口部を埋めるように、電極１６が設けられている。電極１６は、例えばＴｉ／Ｐｔ／Ａｕからなる。電極１６は、メサ構造１２の上部に、開口部を埋めるように形成され、コンタクト層１１やメサ構造１２の両側壁のサイドウォール１３と接触する。コンタクト層１１だけでなくメサ構造１２の両側のサイドウォール１３と接触するように電極１６を形成することで、コンタクト層１１の上面全体が電極１６と接触するためコンタクト抵抗を低くできる。
次に、図３〜１５を用いて、本発明の実施の形態１にかかる光半導体素子１００の製造方法について説明する。光半導体素子１００の製造方法は、以下の工程１〜１４を含む。図３〜１５は製造工程の断面図であり、図中、図２と同一符合は、同一または相当箇所を示す。
工程１：図３に示すように、まず、例えばｎ型ＩｎＰからなる半導体基板１を準備する。半導体基板１の上に、活性層９、クラッド層１０、コンタクト層１１を順次エピタキシャル成長させる。活性層９は、例えばＡｌＧａＩｎＡｓなどのアンドープ半導体からなり、単一の層でもよく、量子井戸構造を有してもよい。クラッド層１０は、例えばｐ型ＩｎＰからなる。また、コンタクト層１１は、例えばｐ型ＩｎＧａＡｓからなる。成長方法には、例えば有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）が用いられる。
工程２：図４に示すように、コンタクト層１１の上に例えばＣＶＤ法を用いてＳｉＯ２からなる絶縁膜を形成し、その上にレジストマスク１８を形成する。続いて、レジストマスク１８をエッチングマスクに用いて絶縁膜をドライエッチングし、エッチングマスク１７を形成する。エッチングマスク１７を形成した後に、レジストマスク１８を薬液で除去する。
工程３：図５に示すように、エッチングマスク１７を用いて、コンタクト層１１、クラッド層１０、活性層９をエッチングしてメサ構造１２を形成する。図５のように、半導体基板１の一部をエッチングしても構わない。メサ構造１２は、例えば幅（図５の左右方向の長さ）Ｗ１が２．０μｍ、高さが４．０μｍである。ドライエッチングには、例えばＲＩＥ（Reactive Ion Etching）などのプラズマエッチングを用いることが好ましい。
メサ構造１２を形成後に、エッチングマスク１７は薬液により除去される。
メサ構造１２を形成後に、エッチングマスク１７は薬液により除去される。
工程４：図６に示すように、サイドウォール１３を形成する絶縁膜を全面に形成する。絶縁膜は、例えばＳｉＮからなり、ＣＶＤ法で形成される。絶縁膜は、メサ構造１２の側面に露出した活性層９の酸化による劣化を抑制できる材料が好ましい。
工程５：図７に示すように、エッチングマスクを形成せずに、半導体基板１の上の絶縁膜の全面に対してドライエッチングを行うことで、メサ構造１２の両側に絶縁膜を残して、サイドウォール１３を形成する。メサ構造１２と交差する方向（図７では左右方向）のサイドウォール１３の膜厚は、露光装置のマスク合わせ精度やサイドエッチング量などの加工精度を考慮して設計する必要がある。例えば、メサ構造１２の幅Ｗ１が２．０μｍ、メサ構造１２の上のエッチングマスク１７の幅が２．２μｍ、露光装置のマスク合わせ精度が±０．５μｍ、サイドエッチング量が＋０．１μｍの場合、サイドウォール１３の膜厚は０．７μｍ以上となる。なお、サイドウォール１３は、複数の誘電体材料から形成されても良い。
工程６：図８に示すように、メサ構造１２およびサイドウォール１３を埋め込むように、誘電体樹脂層１４を形成する。誘電体樹脂層１４は、例えばＢＣＢからなり、メサ構造１２およびサイドウォール１３の高さより高くなるように例えばスピンコート塗布する。
その後、熱処理を行い硬化させる。誘電体樹脂層１４の材料として低誘電体材料であるＢＣＢ樹脂を使用することにより、電極１６と半導体基板１との間の寄生容量を低減し、高周波特性を向上させることができる。
その後、熱処理を行い硬化させる。誘電体樹脂層１４の材料として低誘電体材料であるＢＣＢ樹脂を使用することにより、電極１６と半導体基板１との間の寄生容量を低減し、高周波特性を向上させることができる。
工程７：図９に示すように、メサ構造１２の上部を露出させるためのエッチングマスク１９を形成する。エッチングマスク１９の形成は、まず、誘電体樹脂層１４の上に、例えばＳｉＯ２からなる絶縁膜をプラズマＣＶＤ法により形成する。次に、絶縁膜の上に、フォトリソグラフィー技術によりレジストマスク２０を形成する。レジストマスク２０を用いて、絶縁膜をドライエッチングして、エッチングマスク１９を形成する。エッチングマスク１９を形成した後に、レジストマスク２０は薬液により除去される。
工程８：図１０に示すように、エッチングマスク１９を用いて誘電体樹脂層１４をドライエッチングして、メサ構造１２およびサイドウォール１３の上部を露出させる。誘電体樹脂層１４の開口部３０の幅は、メサ構造１２の幅Ｗ１より広く、誘電体樹脂層１４の開口部の端部がサイドウォール１３の上部に位置するように形成される。誘電体樹脂層１４に開口部３０を形成した後、エッチングマスク１９は薬液により除去される。エッチングマスク１９の除去には、ドライエッチングを用いても良い。
工程９：図１１に示すように、メサ構造１２、サイドウォール１３、誘電体樹脂層１４を覆うように第２の絶縁膜１５を形成する。第２の絶縁膜１５の材料には、例えばＳｉＯ２が用いられ、プラズマＣＶＤ法等により形成する。
工程１０：図１２に示すように、フォトリソグラフィー技術により、レジストマスク２１を形成する。
工程１１：図１３に示すように、レジストマスク２１を用いてドライエッチングを行うことにより、メサ構造１２の上部の第２の絶縁膜１５を除去して、開口部３２を形成する。第２の絶縁膜１５の開口部３２の幅は、メサ構造１２の幅Ｗ１より広い。また、第２の絶縁膜１５の開口部３２の端部は、サイドウォール１３の上部と接触する。第２の絶縁膜１５の開口部３２の端部が、サイドウォール１３の上部と接触しておらず、メサ構造１２の上部と接触している場合、コンタクト層と電極との接触面積が小さくなり、抵抗が大きくなる問題が発生する。開口部３２の端部がサイドウォール１３の上部と接触することで、コンタクト層１１と電極と間で良好コンタクトを得ることができる。また、誘電体樹脂層１４を第２の絶縁膜１５で被覆することができるため、第２の絶縁膜１５の加工工程や後工程での誘電体樹脂層１４のエッチング等を防止でき、メサ構造１２からの誘電体樹脂層１４の剥離を防止できる。第２の絶縁膜１５の開口部３２の形成後に、レジストマスク２１は薬液により除去される。
工程１２：図１４に示すように、フォトリソグラフィー技術により、第２の絶縁膜１５の上にレジストマスク２３を形成する。
工程１３：図１５に示すように、全面に金属層２２を形成する。金属層２２は、メサ構造１２およびサイドウォール１３にも接触する。金属層２２の形成には、例えば、真空蒸着法やスパッタリング法を用いることができる。金属層２２の材料には、例えばＴｉ／Ｐｔ／Ａｕを用いることができる。
工程１４：レジストマスク２３を薬液により除去して、レジストマスク２３の上の金属層２２をリフトオフ法により除去する。残った金属層２２は電極１６となる。
以上の工程で、図２に示す、本発明の実施の形態１にかかる光半導体素子１００が完成する。
本発明の実施の形態１にかかる光半導体素子１００の製造方法では、誘電体樹脂層１４をエッチングして開口部３０を形成する工程（工程８、図１０参照）において、誘電体樹脂層１４の上部からメサ構造１２の上部までの膜厚のばらつきを考慮して、十分なエッチンング時間を設けても（オーバーエッチングを行っても）、誘電体樹脂層１４の上部からメサ構造１２の上部までの誘電体樹脂層１４を除去した後、サイドウォール１３があるために、誘電体樹脂層１４のエッチングはメサ構造１２と交差する方向（図１０では左右方向）に進む。つまり、サイドウォール１３と誘電体樹脂層１４の接触する面積が減少するのを防止し、メサ構造１２からのサイドウォール１３および誘電体樹脂層１４が剥離するのを防止することができる。
このように、従来のようなエッチング停止点を別途検出しなくても、誘電体樹脂層１４がエッチングされてサイドウォール１３から剥離することはない。
また、誘電体樹脂層１４の開口部３０の幅は、メサ構造１２の幅Ｗ１より広く、誘電体樹脂層１４の開口部３０の端部がサイドウォール１３の上部に位置するように形成される（図１０参照）。これにより、メサ構造１２の上部のコンタクト層１１を完全に露出することができるため、コンタクト層１１の上面全体が電極１６と接触し、コンタクト抵抗を低くすることができる。
実施の形態２．
図１６は、全体が２００で表される、本発明の実施の形態２にかかる光半導体素子の断面図である。図２と同一符合は、同一または相当箇所を示す。本発明の実施の形態２にかかる光半導体素子２００では、絶縁膜からなるサイドウォール１３が、半導体基板１の表面８の上にも延在している。他の構造は、実施の形態１にかかる光半導体素子１００と同様である。
図１６は、全体が２００で表される、本発明の実施の形態２にかかる光半導体素子の断面図である。図２と同一符合は、同一または相当箇所を示す。本発明の実施の形態２にかかる光半導体素子２００では、絶縁膜からなるサイドウォール１３が、半導体基板１の表面８の上にも延在している。他の構造は、実施の形態１にかかる光半導体素子１００と同様である。
次に、図１７〜１９を用いて、光半導体素子２００の製造方法について説明する。図１７〜１９は、本発明の実施の形態２にかかる光半導体素子２００の製造工程の断面図であり、図１７〜１９中、図２と同一符合は、同一または相当箇所を示す。
本発明の実施の形態２にかかる製造方法では、実施の形態１の工程１〜工程４（図３〜６）の後に、次の工程ａ〜工程ｃ（図１７〜１９）を行う。
工程ａ：図１７に示すように、工程４（図６）に続いて、サイドウォール１３の上に、絶縁膜４１を形成する。絶縁膜４１は、例えばＳｉＯ２からなる。このとき、半導体基板１の表面上にもサイドウォール１３は残っている。続いて、レジストマスク（図示せず）を用いて絶縁膜４１をエッチングし、開口部４３を形成する。開口部４３には、サイドウォール１３の上方が露出する。
ここでは、半導体基板１の表面上にもサイドウォール１３を残したが、図７に示すように、半導体基板１の上のサイドウォール１３を一旦除去した後に、別途絶縁膜を形成しても良い。
工程ｂ：図１８に示すように、絶縁膜４１をエッチングマスクに用いて、開口部４３の中に露出したサイドウォール１３をエッチングし、メサ構造１２のコンタクト層１１およびサイドウォール１３の上部を露出させる。
工程ｃ：図１９に示すように、絶縁膜４１を選択的に除去して、サイドウォール１３を露出させる。
工程ｃに続いて、実施の形態１の工程６〜工程１４（図８〜図１５）を行うことで、図１６に示す、本発明の実施の形態２にかかる光半導体素子２００が完成する。
本発明の実施の形態２にかかる光半導体素子２００では、例えば図１６に示すように、メサ構造１２の側壁の上だけでなく、半導体基板１の表面８の上にも、絶縁膜からなるサイドウォール１３が延在しているため、誘電体樹脂層１４と半導体基板１との接触はなくなる。これにより、誘電体樹脂層１４とサイドウォール１３が接触し、密着性が向上して、誘電体樹脂層１４の剥離をより防止することができる。
なお、実施の形態１、２では、誘電体樹脂層１４の上部に第２の絶縁膜１５を有する構造を例に挙げて説明したが、第２の絶縁膜１５が無い構造でも良く、本発明は、本実施の形態１、２に記載した構造に限定されるものではない。
１ 半導体基板、２ 光導波路、３ 分波器、４ 合波器、６ 位相変調領域、８ 表面、９ 活性層、 １０ クラッド層、１１ コンタクト層、１２ メサ構造、１３ サイドウォール、１４ 誘電体樹脂層、１５ 第２の絶縁膜、１６ 電極、１７ エッチングマスク、１８ レジストマスク、１９ エッチングマスク、２０ レジストマスク、２１ レジストマスク、２２ 金属層、２３ レジストマスク、３０ 開口部、５０ マッハツェンダー型光変調器、１００ 光半導体素子。
Claims (7)
- 半導体基板を準備する工程と、
該半導体基板の上に、活性層、クラッド層、およびコンタクト層を順次堆積する工程と、
該活性層、該クラッド層、および該コンタクト層をエッチングして、該半導体基板の上に、該活性層、該クラッド層、および該コンタクト層が積層されたメサ構造を形成する工程と、
該半導体基板の上に絶縁膜を形成して、該メサ構造を覆う工程と、
該コンタクト層の上面が露出するまで該絶縁膜の膜厚を減じ、該メサ構造の側面上に残った絶縁膜をサイドウォールとする工程と、
該半導体基板の上に誘電体樹脂層を形成して、該メサ構造および該サイドウォールを埋め込む工程と、
該誘電体樹脂層を選択的にエッチングして第１開口部を形成し、該第１開口部内に該コンタクト層の上面を露出させる第１開口工程と、
該コンタクト層に接続するように、電極を形成する工程と、を含むことを特徴とする光半導体素子の製造方法。 - 更に、上記第１開口工程の後に、
上記半導体基板の上に第２の絶縁膜を形成して、上記第１開口部の内面および上記誘電体樹脂層を覆う工程と、
該第２の絶縁膜を選択的にエッチングして第２開口部を形成し、該第２開口部内に上記コンタクト層の上面を露出させる第２開口工程と、を含むことを特徴とする請求項１に記載の製造方法。 - 上記第１開口部の幅は上記メサ構造の幅より広く、上記第１開口工程は、上記誘電体樹脂層の開口端が上記サイドウォールの上に位置するように該誘電体樹脂層をエッチングする工程であることを特徴とする請求項１または２に記載の製造方法。
- 上記第２開口部の幅は上記メサ構造の幅より広く、上記第２開口工程は、上記絶縁膜の開口端が上記サイドウォールの上に位置するように該絶縁膜をエッチングする工程であることを特徴とする請求項２に記載の製造方法。
- 半導体基板と、
該半導体基板の上に形成され、活性層、クラッド層、およびコンタクト層が積層されたメサ構造と、
該メサ構造の側面を覆い、該コンタクト層の上面を露出させたサイドウォールと、
該半導体基板の上に、該サイドウォールを埋めるように形成され、該コンタクト層の上面を露出させた第１開口部を有し、該第１開口部の幅は上記メサ構造の幅より大きく、該第１開口部の開口端は該サイドウォールの表面上に位置するように設けられた誘電体樹脂層と、
該サイドウォールおよび該誘電体樹脂層を覆い、該コンタクト層の上面を露出させた第２開口部を有し、該第２開口部の幅は上記メサ構造の幅より大きく、該第２開口部の開口端は上記サイドウォールの表面上に位置するように設けられた絶縁膜と、
該コンタクト層と接続するように設けられ電極と、を含むことを特徴とする光半導体素子。 - 半導体基板と、
該半導体基板の上に形成され、光導波路活性層、クラッド層、およびコンタクト層が積層されたメサ構造と、
該メサ構造の側面を覆い、該コンタクト層の上面を露出させ、かつ該半導体基板の表面上に延在するサイドウォールと、
該半導体基板の上に、該サイドウォールを埋めるように形成され、該コンタクト層の上面を露出させた第１開口部を有する有し、該第１開口部の幅は上記メサ構造の幅より大きく、該第１開口部の開口端は該サイドウォールの表面上に位置するように設けられた誘電体樹脂層と、
該サイドウォールおよび該誘電体樹脂層を覆い、該コンタクト層の上面を露出させた第２開口部を有し、該第２開口部の幅は上記メサ構造の幅より大きく、該第２開口部の開口端は上記サイドウォールの表面上に位置するように設けられた絶縁膜と、
該コンタクト層と接続するように設けられ電極と、を含むことを特徴とする光半導体素子。 - 請求項５または６に記載の光半導体素子を備えた光変調器。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017149325 | 2017-08-01 | ||
| JP2017149325 | 2017-08-01 | ||
| PCT/JP2018/028800 WO2019026943A1 (ja) | 2017-08-01 | 2018-08-01 | 光半導体素子の製造方法および光半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2019026943A1 JPWO2019026943A1 (ja) | 2019-11-21 |
| JP6716040B2 true JP6716040B2 (ja) | 2020-07-01 |
Family
ID=65232896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019534552A Active JP6716040B2 (ja) | 2017-08-01 | 2018-08-01 | 光半導体素子の製造方法および光半導体素子 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20210173236A1 (ja) |
| JP (1) | JP6716040B2 (ja) |
| CN (1) | CN110914745A (ja) |
| WO (1) | WO2019026943A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7077824B2 (ja) * | 2018-07-06 | 2022-05-31 | 住友電気工業株式会社 | マッハツェンダー変調器を作製する方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE9902916L (sv) * | 1999-08-16 | 2001-02-17 | Ericsson Telefon Ab L M | Modulator och integrerad krets |
| JP2009212386A (ja) * | 2008-03-05 | 2009-09-17 | Mitsubishi Electric Corp | 半導体光素子の製造方法 |
| JP2013044794A (ja) * | 2011-08-22 | 2013-03-04 | Sumitomo Electric Ind Ltd | 光半導体素子の製造方法 |
| JP2013044803A (ja) * | 2011-08-22 | 2013-03-04 | Sumitomo Electric Ind Ltd | 光半導体素子の製造方法 |
| JP2013044793A (ja) * | 2011-08-22 | 2013-03-04 | Sumitomo Electric Ind Ltd | 光半導体素子の製造方法 |
-
2018
- 2018-08-01 JP JP2019534552A patent/JP6716040B2/ja active Active
- 2018-08-01 CN CN201880040231.1A patent/CN110914745A/zh active Pending
- 2018-08-01 US US16/616,805 patent/US20210173236A1/en not_active Abandoned
- 2018-08-01 WO PCT/JP2018/028800 patent/WO2019026943A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019026943A1 (ja) | 2019-02-07 |
| CN110914745A (zh) | 2020-03-24 |
| US20210173236A1 (en) | 2021-06-10 |
| JPWO2019026943A1 (ja) | 2019-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20190384002A1 (en) | Stepped optical bridge for connecting semiconductor waveguides | |
| US9280030B2 (en) | Method for producing semiconductor optical device and semiconductor optical device | |
| JP5598297B2 (ja) | 半導体光変調素子及びその製造方法 | |
| JP2010263153A (ja) | 半導体集積光デバイス及びその作製方法 | |
| WO2021037863A1 (en) | Method of manufacturing a iii-v based optoelectronic device on a silicon-on-insulator wafer | |
| US20150331298A1 (en) | Semiconductor optical integrated device | |
| US8986553B2 (en) | Method for manufacturing optical semiconductor device | |
| JP6365357B2 (ja) | 光半導体装置の製造方法 | |
| US9223088B2 (en) | Method for manufacturing semiconductor optical device | |
| JP6716040B2 (ja) | 光半導体素子の製造方法および光半導体素子 | |
| JP2009117550A (ja) | 半導体レーザ素子及びその作製方法 | |
| JP2013044793A (ja) | 光半導体素子の製造方法 | |
| JP5297892B2 (ja) | 光半導体装置、及びその製造方法 | |
| JP5962022B2 (ja) | 半導体光素子の製造方法 | |
| US8731344B2 (en) | Method for manufacturing semiconductor optical modulator and semiconductor optical modulator | |
| US11283235B2 (en) | Semiconductor laser device | |
| JP2013044803A (ja) | 光半導体素子の製造方法 | |
| JP2020017650A (ja) | 光半導体素子の製造方法 | |
| JP6408963B2 (ja) | 半導体光変調器及びその製造方法 | |
| JP2012226162A (ja) | マッハツェンダー変調器を作製する方法、及びマッハツェンダー変調器 | |
| US8450128B2 (en) | Method for producing semiconductor optical device and semiconductor optical device | |
| KR102297658B1 (ko) | 반도체 레이저 다이오드를 제조하기 위한 방법 | |
| JP4366123B2 (ja) | 半導体光変調器の製造方法 | |
| JP5722082B2 (ja) | 窒化物半導体レーザ装置の製造方法 | |
| TW202129709A (zh) | 製造半導體結構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190729 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190729 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200512 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200609 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6716040 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |