CN101276995A - 半导体激光器芯片及其制造方法 - Google Patents

半导体激光器芯片及其制造方法 Download PDF

Info

Publication number
CN101276995A
CN101276995A CNA2008100884596A CN200810088459A CN101276995A CN 101276995 A CN101276995 A CN 101276995A CN A2008100884596 A CNA2008100884596 A CN A2008100884596A CN 200810088459 A CN200810088459 A CN 200810088459A CN 101276995 A CN101276995 A CN 101276995A
Authority
CN
China
Prior art keywords
layer
etching
semiconductor element
ridge part
element layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100884596A
Other languages
English (en)
Other versions
CN101276995B (zh
Inventor
近江晋
岸本克彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101276995A publication Critical patent/CN101276995A/zh
Application granted granted Critical
Publication of CN101276995B publication Critical patent/CN101276995B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/18—Semiconductor lasers with special structural design for influencing the near- or far-field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/0014—Measuring characteristics or properties thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/209—Methods of obtaining the confinement using special etching techniques special etch stop layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H01S5/2277—Buried mesa structure ; Striped active layer mesa created by etching double channel planar buried heterostructure [DCPBH] laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34306—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000nm, e.g. InP based 1300 and 1500nm lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34346—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers
    • H01S5/3436—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers based on InGa(Al)P

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Biophysics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明提供一种半导体激光器芯片及其制造方法，该方法能够抑制层中断，并且同时减少在水平方向上光辐射角的制造偏差。该方法包括在n型GaAs基板上形成半导体元件层的步骤，该半导体元件层由包括蚀刻标记层的多个半导体层组成；在该半导体元件层中的接触层中形成凹陷部分的步骤，该凹陷部分具有没有到达该蚀刻标记层的深度；以及通过干法蚀刻来蚀刻该半导体元件层且同时用激光监测在该凹陷部分的底区域中的蚀刻深度而形成脊部分的步骤。

Description

半导体激光器芯片及其制造方法
技术领域
本发明涉及半导体激光器芯片及其制造方法。特别是，本发明涉及提供有脊部分的半导体激光器芯片及其制造方法。
背景技术
化合物半导体激光器芯片通常提供有条形(长、窄)脊部分作为波导结构。该脊部分通过蚀刻由层叠在基板上的多个半导体层组成的半导体元件层形成。
在此情况下，蚀刻深度影响光波导中在水平侧向上对光的限制，并且因此，在用于形成脊部分的蚀刻中，强烈地要求蚀刻可控性的精确度。应当注意的是，如果用于形成脊部分的蚀刻可控性很低，并且因此在脊部分的侧面从蚀刻底面到有源层的距离变化，则在脊部分侧面的水平侧向上光的限制效果变化。而且，如果在脊部分侧面的水平侧向上光的限制效果变化，则不利的是，在半导体激光器芯片中水平方向上光辐射角的可控性降低。
由此，已经常规地提出了用于在形成脊部分的蚀刻中改进蚀刻深度可控性的方法(例如，见非专利文献1)。
上述的非专利文献1揭示了一种方法，按照该方法，在形成半导体元件层中，蚀刻标记层预先形成在停止蚀刻的位置(终止位置)，并且激光照射在半导体元件层的表面上，从而在反射光被监控的同时，通过干法蚀刻来蚀刻半导体元件层，直到在探测到蚀刻标记层的时间点，停止蚀刻。
应当注意的是，在上述非专利文献1所揭示的方法中，当半导体元件层上照射的激光的波长设定成短于蚀刻标记层的吸收边(absorption edge)时，在蚀刻标记层反射光的干涉行为严重受光吸收的影响。更具体地，当在具有多个半导体层层叠的半导体元件层上照射激光时，由于半导体层中折射系数的差别，在反射的光中产生干涉；当蚀刻深度到达蚀刻标记层时，由蚀刻标记层吸收的光量改变，并且相应地反射光的干涉行为改变。因此，通过检测反射光的干涉行为的变化，能够检查是否蚀刻深度已经到达终止位置(蚀刻标记层)。
非专利文献1：Photonics Technology Letters，Vol.2，p.697
关于上述非专利文献1所揭示的方法，因为根据反射光的干涉行为的改变检测到蚀刻的终止位置，所以当检测到干涉行为的改变时，蚀刻深度已经到达蚀刻标记层。此外，为了抑制蚀刻标记层对在有源层产生的光的吸收，蚀刻标记层的厚度通常设定成50nm或者更小。因此，在检测到蚀刻的终止位置后，蚀刻标记层在极短的时间内被蚀刻。因此，即使在一检测到反射光干涉行为的改变就停止蚀刻，如图25所示，半导体元件层也被蚀刻超过蚀刻标记层400进入蚀刻标记层400下的半导体层401中。
另一方面，在半导体元件层通过干法蚀刻来蚀刻的情况下，在脊部分形成后，通常进行化学蚀刻(湿法蚀刻)，以去除在蚀刻期间产生的反应产物和由蚀刻损坏的部分。在脊部分通过上述非专利文献1所揭示的方法形成的情况下，如上所述，半导体元件层蚀刻超过蚀刻标记层400进入其下的半导体层401中；因此，当脊部分形成后进行化学蚀刻时，由于在蚀刻标记层及其周围的半导体层蚀刻速率之间的差别，在完成蚀刻后，不方便的是，如图26所示，蚀刻标记层400从脊部分402的侧表面凸起，或者如图27所示，蚀刻标记层400从脊部分402的侧表面凹入。不方便的是，由于蚀刻标记层这样的凸起或者凹入，在脊部分的侧表面中产生表面不规则。结果，在形成脊部分后的步骤中，当绝缘层或者电极层形成在脊部分的侧表面上时，不利的是，脊部分侧表面中这些表面不规则产生在所形成的绝缘层或者电极层中的层中断。
发明内容
本发明是为了克服上面讨论的不方便之处和缺点，并且本发明的目的是提供一种用于形成半导体激光器芯片的方法，其能够抑制层中断，并且同时减少在水平方向上光辐射角上的制造偏差。
本发明的另一个目的是提供一种半导体激光器芯片，其能够抑制层中断，并且同时减少在水平方向上光辐射角的制造偏差。
为了实现上述目的，根据本发明的第一方面，形成半导体激光器芯片的方法包括：在基板上形成由包括蚀刻标记层的多个半导体层组成的半导体元件层的步骤；在半导体元件层中的预定区域中形成具有预定深度但没有到达蚀刻标记层的凹陷部分的步骤；以及通过干法蚀刻来蚀刻半导体元件层且同时在凹陷部分的底区域中监测蚀刻深度而在半导体元件层中形成脊部分的步骤。应当注意的是，在本发明中，蚀刻标记层是允许检测蚀刻终止点的半导体层。
在根据第一方面形成半导体激光器芯片的方法中，如上所述，具有预定深度但没有到达蚀刻标记层的凹陷部分形成在半导体元件层中，并且蚀刻该半导体元件层，同时在凹陷部分的底部区域中监测蚀刻深度。因此，即使在检测到凹陷部分的底部区域中的蚀刻深度已经到达蚀刻标记层后停止蚀刻，也能够防止在没有形成凹陷部分的区域中蚀刻深度不超过蚀刻标记层。具体地讲，当蚀刻标记层设定成具有极小的厚度时，在凹陷部分的底部区域中，即使在检测到蚀刻标记层后停止蚀刻，蚀刻也超过蚀刻标记层进入其下的半导体层中。然而，在凹陷部分的底部区域中检测到蚀刻标记层的时间点，在没有形成凹陷部分的区域中，蚀刻深度还没有到达蚀刻标记层。因此，即使在凹陷部分的底部区域中检测到蚀刻标记层后停止蚀刻，在没有形成凹陷部分的区域中，也能够抑制蚀刻超过蚀刻标记层进入其下的半导体层中。
这样，通过在没有形成凹陷部分的区域中形成半导体激光器芯片的脊部分，即使当检测到蚀刻标记层后停止蚀刻，也能够形成蚀刻没有超过蚀刻标记层而形成的脊部分。因此，即使在脊部分形成后进行化学蚀刻(湿法蚀刻)以去除干法蚀刻期间产生的反应产物和通过蚀刻损坏的部分时，在形成脊部分而没有形成凹陷部分的区域中，蚀刻也不超过蚀刻标记层进入其下的半导体层中。这有助于抑制由于在蚀刻标记层及其周围的半导体层的蚀刻速率之间的差别引起的问题，即蚀刻标记层从脊部分的侧表面凸起或从脊部分的侧表面凹入。结果，能够抑制由于蚀刻标记层凸起或者凹入引起的问题，即表面不规则产生在脊部分的侧表面中。因此，在形成脊部分后的步骤中，当绝缘层或者电极层形成在脊部分的侧表面上时，能够抑制由于脊部分的侧表面中表面不规则引起的绝缘层或者电极层中的层中断。应当注意的是，通过在绝缘层或者电极层中抑制层中断，能够在形成的半导体激光器芯片中抑制层中断引起的电流注入限制、电流泄漏等问题。
此外，根据本发明的第一方面，包括蚀刻标记层的半导体元件层形成在基板上，并且蚀刻半导体元件层，同时在凹陷部分的底部区域中监测蚀刻深度。因此，通过在凹陷部分的底部区域中检测到蚀刻标记层后停止蚀刻，能够在固定位置停止蚀刻。这使得能够通过在要停止蚀刻的位置上形成蚀刻标记层，在期望的位置上精确地停止蚀刻，并且因此抑制蚀刻深度的变化。就是说，能够提高蚀刻的可控性。以这种方式，能够精确地将脊部分侧面上从蚀刻底面到有源层的距离调整到期望的距离，并且因此抑制在脊部分侧面水平侧向上光限制效果的变化。结果，能够减少半导体激光器芯片中水平方向上光辐射角的制造偏差。
在上述根据本发明第一方面形成半导体激光器芯片的方法中，优选形成脊部分的步骤包括：通过光学方法检测凹陷部分的深度已经到达蚀刻标记层的步骤；以及在凹陷部分的深度已经到达蚀刻标记层后，但是在半导体元件层没有形成凹陷部分的区域中的蚀刻深度到达蚀刻标记层前，在预定时间点上停止蚀刻的步骤。就该构造而言，能够通过光学方法检测凹陷部分已经到达蚀刻标记层。此外，通过在凹陷部分的深度已经到达蚀刻标记层后而在半导体元件层没有形成凹陷部分的区域中的蚀刻深度到达蚀刻标记层前在预定的时间点上停止蚀刻，能够更精确地将没有形成凹陷部分的区域中的蚀刻深度(脊部分侧面上的蚀刻深度)调整到预定深度而没有超过蚀刻标记层。这使得能够易于减少在没有形成凹陷部分的区域中的蚀刻深度的变化。就是说，能够易于提高蚀刻的可控性。这使得能够精确地形成脊部分而不蚀刻其自身的蚀刻标记层，并且因此能够易于抑制层中断，且同时减少在水平方向上光辐射角的制造偏差。
在上述根据本发明第一方面的用于形成半导体激光器芯片的方法中，优选形成凹陷部分的步骤包括：在半导体元件层中没有形成凹陷部分的区域上形成掩模层，并且用该掩模层作为掩模蚀刻半导体元件层的步骤。就该构造而言，通过用掩模层作为掩模蚀刻半导体元件层，能够易于在半导体元件层中形成凹陷部分。
在此情况下，用掩模层作为掩模蚀刻半导体元件层的步骤可以包括：通过干法蚀刻来蚀刻半导体元件层的步骤。
在上述掩模层形成在半导体元件层上的构造中，优选用掩模层作为掩模蚀刻半导体元件层的步骤包括：通过湿法蚀刻来蚀刻半导体元件层的步骤。就该构造而言，通过采用在组成半导体元件层的所有半导体层中仅蚀刻其中形成凹陷部分的特定的层的蚀刻剂流体，能够在那些特定的半导体层已经被蚀刻时停止蚀刻。因此，通过将用该蚀刻剂流体蚀刻的特定半导体层的厚度调整到凹陷部分的深度，即使用于形成凹陷部分的蚀刻速率变化，也能够精确地将在半导体元件层中形成的凹陷部分的深度调整到预定深度。这使得能够减少凹陷部分的深度的变化，并且因此在形成脊部分的蚀刻中，通过在凹陷部分的底部区域中检测到蚀刻标记层后在预定的时间点上停止蚀刻，还能够减少在没有形成凹陷部分的区域中蚀刻深度(在脊部分侧面上的蚀刻深度)的变化。这使得能够易于在没有形成凹陷部分的区域中提高蚀刻的可控性，并且因此能够易于更精确地形成脊部分，而不蚀刻到蚀刻标记层自身。结果，能够更易于抑制层中断，并且同时减少在水平方向上光辐射角的制造偏差。
在此情况下，优选形成凹陷部分的步骤还包括：在通过湿法蚀刻来蚀刻半导体元件层前，通过干法蚀刻来蚀刻半导体元件层的步骤。就该构造而言，当通过湿法蚀刻来蚀刻半导体元件层时，能够抑制在掩模层和半导体元件层之间的界面上的脱落，并且因此能够更精确地形成凹陷部分。
在上述通过干法蚀刻来蚀刻半导体元件层的构造中，优选掩模层由光敏树脂形成，并且用掩模层作为掩模蚀刻半导体元件层的步骤包括：通过采用游离基氧灰化去除掩模层的步骤。就该构造而言，用于去除掩模层的步骤可以在干法蚀刻机(真空机)中进行，并且因此包括形成凹陷部分、去除掩模层和形成脊部分的一系列步骤都可以在干法蚀刻机(真空机)中连续进行。以这种方式在一个真空机中进行全部工艺有助于缩短工艺时间。为此，在干法蚀刻机(真空机)中连续进行该系列步骤有助于减少半导体元件暴露到大气的机会，并且因此有助于抑制在半导体元件层的表面上形成氧化膜。以这种方式，能够抑制由于在半导体元件层的表面上形成氧化膜引起的降低半导体元件层制造产量的问题。此外，通过采用游离基氧灰化去除掩模层，与通过湿法工艺去除掩模层相比，有助于抑制在半导体元件层的表面上沉积微量的残留物。因此，在用于形成脊部分的蚀刻工艺中，能够抑制由于这样的残留物引起的半导体元件层的表面平坦度变差的问题。这也有助于抑制半导体激光器芯片的制造产量的下降。
在上述根据本发明第一方面的用于形成半导体激光器芯片的方法中，优选形成脊部分的步骤包括：在通过干法蚀刻来蚀刻半导体元件层后，还通过湿法蚀刻来蚀刻半导体元件层的步骤。就该构造而言，当通过湿法蚀刻来蚀刻半导体元件层时，通过采用不蚀刻该蚀刻标记层的蚀刻剂流体，能够在蚀刻标记层的顶表面上停止用于形成脊部分的蚀刻。就是说，在形成脊部分的步骤中，能够在蚀刻标记层的顶表面上在脊部分侧面形成蚀刻底面。因此，通过在期望的位置上形成蚀刻标记层，能够更容易地将脊部分的侧面上的蚀刻深度调整到期望的深度，并且由此能够更容易减少脊部分侧面上蚀刻深度上的变化。也就是，能够更易于提高蚀刻的可控性。这使得能够易于减少在半导体激光器芯片中水平方向上光辐射角的制造偏差。
在上述根据本发明第一方面的用于形成半导体激光器芯片的方法中，优选半导体元件层形成在半导体晶片上，并且形成凹陷部分的步骤还包括：在邻近半导体晶片中心部分中形成作为凹陷部分的一个或者更多个凹陷部分的步骤。就该构造而言，与其中在邻近半导体晶片的边缘部分中形成的凹陷部分的构造相比，能够在通过干法蚀刻进行蚀刻的情况下精确地控制蚀刻深度。具体地讲，在通过干法蚀刻进行蚀刻的情况下，蚀刻深度倾向于在邻近半导体晶片边缘部分大于实际的蚀刻深度。因此，通过在邻近半导体晶片的中心部分即在半导体晶片除了其边缘部分外的区域中形成凹陷部分，能够在形成脊部分期间精确地控制蚀刻深度。
根据本发明的第二方面，半导体激光器芯片提供有：半导体元件层，形成在基板上，并且包括含有蚀刻标记层的多个半导体层；以及脊部分，通过蚀刻半导体元件层来形成。这里，脊部分形成在蚀刻标记层上。应当注意的是，在本发明中，蚀刻标记层是允许检测蚀刻终止点的半导体层。
在根据第二方面的该半导体激光器芯片中，如上所述，脊部分形成在蚀刻标记层上。因此，即使在形成脊部分后进行化学蚀刻(湿法蚀刻)以去除干法蚀刻期间产生的反应产物和蚀刻损坏的部分时，也能够抑制由于蚀刻标记层及其周围的半导体层的蚀刻速率之间的差别引起的问题，即蚀刻标记层从脊部分的侧表面凸起或者从脊部分的侧表面凹入。结果，能够抑制由于蚀刻标记层的凸起或者凹入引起的表面不规则产生在脊部分侧表面中的问题。因此，能够抑制由于在脊部分的侧表面中的表面不规则引起的在脊部分侧表面上形成的绝缘层或者电极层中的层中断。应当注意的是，通过抑制在绝缘层或者电极层中的层中断，能够抑制层中断引起的电流注入限制、电流泄漏等问题。
此外，根据本发明的第二方面，通过以包括蚀刻标记层的形式形成在基板上形成的半导体元件层，能够在用于形成脊部分的蚀刻中参照蚀刻标记层来停止蚀刻。这有助于减少在脊部分的侧面上蚀刻深度的变化。因此，能够将在脊部分的侧面上从蚀刻底面到有源层的距离精确地调整到期望的距离，并且由此能够容易地抑制在脊部分的侧面上水平侧方向上光限制效果的变化。这使得能够减少在水平方向上光辐射角的制造偏差。
在上述根据第二方面的半导体激光器芯片中，优选脊部分形成来与蚀刻标记层上的预定区域接触。就该结构而言，通过形成在期望的位置上形成蚀刻标记层，能够将在脊部分的侧面上从蚀刻底面到有源层的距离更精确地调整期望的距离，并且由此能够易于减少在脊的侧面上水平侧向上光限制效果的变化。因此，能够抑制层中断，并且同时减少在水平方向上光辐射角的制造偏差。
如上所述，根据本发明的一个方面，能够实现形成半导体激光器芯片的方法，该方法可以抑制层中断，并且同时减少在水平方向上光辐射角的制造偏差。
根据本发明的另一方面，能够实现半导体激光器芯片，其可以抑制层中断，并且同时减少在水平方向上光辐射角的制造偏差。
附图说明
图1是示出根据本发明第一实施例的半导体激光器芯片结构的截面图；
图2是示出根据图1所示第一实施例的半导体激光器芯片有源层结构的截面图；
图3是图示根据图1所示第一实施例的半导体激光器芯片的形成工艺的截面图；
图4是图示根据图1所示第一实施例的半导体激光器芯片的形成工艺的平面图；
图5是由图4中虚线围绕区域沿着500-500线剖取的截面图；
图6是图示根据图1所示第一实施例的半导体激光器芯片形成工艺的截面图；
图7是图示根据图1所示第一实施例的半导体激光器芯片形成工艺的截面图；
图8是图示根据图1所示第一实施例的半导体激光器芯片形成工艺的截面图；
图9是图示根据图1所示第一实施例的半导体激光器芯片形成工艺的截面图；
图10是示出在根据图1所示第一实施例的半导体激光器芯片形成工艺中用于形成脊部分的蚀刻期间所观察到的反射光干涉波形的曲线图；
图11是图示根据图1所示第一实施例的半导体激光器芯片形成工艺的截面图；
图12是图示根据图1所示第一实施例的半导体激光器芯片形成工艺的截面图；
图13是图示根据图1所示第一实施例的半导体激光器芯片形成工艺的截面图；
图14是示出根据本发明第二实施例的半导体激光器芯片结构的截面图；
图15是图示根据图14所示第二实施例的半导体激光器芯片形成工艺的截面图；
图16是图示根据图14所示第二实施例的半导体激光器芯片形成工艺的截面图；
图17是图示根据图14所示第二实施例的半导体激光器芯片形成工艺的截面图；
图18是图示根据图14所示第二实施例的半导体激光器芯片形成工艺的截面图；
图19是图示根据图14所示第二实施例的半导体激光器芯片形成工艺的截面图；
图20是示出根据本发明第三实施例的半导体激光器芯片结构的截面图；
图21是图示根据图20所示第三实施例的半导体激光器芯片形成工艺的截面图；
图22是图示根据图20所示第三实施例的半导体激光器芯片形成工艺的截面图；
图23是图示根据图20所示第三实施例的半导体激光器芯片形成工艺的截面图；
图24是图示根据图20所示第三实施例的半导体激光器芯片形成工艺的截面图；
图25是图示通过非专利文献1所揭示的传统形成工艺形成的脊部分的示意性截面图；
图26是图示通过非专利文献1所揭示的传统形成工艺形成的脊部分的示意性截面图；和
图27是图示通过非专利文献1所揭示的传统形成工艺形成的脊部分的示意性截面图。
具体实施方式
在下文，将参照附图通过实施例描述如何实施本发明。
第一实施例：图1是示出根据本发明第一实施例的半导体激光器芯片结构的截面图。图2是示出根据图1所示第一实施例的半导体激光器芯片有源层结构的截面图。首先，参照图1和2，将描述根据本发明第一实施例的半导体激光器芯片100的结构。
在根据第一实施例的半导体激光器芯片100中，在厚度约为100μm的n型GaAs基板1上，厚度约为500nm的n型GaAs层形成为缓冲层2。在缓冲层2上，厚度约为2.8μm的n型AlxGayIn1-x-yP(其中0＜x≤1，而0＜y≤1；在下文缩写为AlGaInP)形成为n型外覆层3。在n型外覆层3上，厚度约为35nm的非掺杂AlGaInP层形成为第一光波导层4。在第一光波导层4上，形成MQW(多量子阱)结构的有源层5。如图2所示，有源层5由如下交替层叠的层组成：三个量子阱层5a，其每一个都是厚度约为5nm的GaInP层；以及三个势垒层5b，其每一个都是厚度约为6nm的AlGaInP层。应当注意的是，n型GaAs基板1是本发明中“基板”的实例，并且缓冲层2、n型外覆层3、第一光波导层4和有源层5每个是本发明中“半导体层”的实例。
此外，如图1所示，在有源层5上，厚度约为35nm的非掺杂AlGaInP层形成为第二光波导层6。在第二光波导层6上，厚度约为240nm的p型AlGaInP层形成为p型第一外覆层7。在p型第一外覆层7上，厚度约为10nm的GaInP层形成为蚀刻标记层8。蚀刻标记层8的功能是在稍后描述的形成工艺中脊部分12和虚设脊部分13形成期间允许检测蚀刻停止的位置(终止位置)。应当注意的是，第二光波导层6、p型第一外覆层7和蚀刻标记层8每个是本发明中“半导体层”的实例。
这里，在第一实施例中，在蚀刻标记层8上，形成脊部分12和一对虚设脊部分13，其每一个都由p型第二外覆层9的抬高部分9a(稍后描述)、中间层10和接触层11组成。形成为p型第二外覆层9的是p型AlGaInP层，其具有三个抬高部分9a和除了抬高部分9a外的平坦部分9b。p型第二外覆层9的平坦部分9b的厚度约为30nm，而抬高部分9a距平坦部分9b的顶表面的高度约为1.17μm。形成为中间层10的是厚度约为35μm的p型GaInP层。形成为接触层11的是厚度约为500nm的p+型GaAs层。脊部分12形成宽度W1约为1.7μm的条形(长、窄)，而虚设脊部分13形成每个宽度W2约为50μm的条形(长、窄)。此外，虚设脊部分13形成为与脊部分12具有基本上相同的高度，并以距脊部分12约15μm的间隔于脊部分12的每一侧形成一个。因此，根据第一实施例的半导体激光器芯片100形成为具有所谓的双沟道结构。
此外，在p型第二外覆层9的平坦部分9b的顶表面上，在脊部分12和虚设脊部分13的侧表面上，在脊部分12的顶表面的部分上，以及在虚设脊部分13的顶表面上，厚度约为0.3μm的SiO2层形成为电流阻挡层14。在电流阻挡层14的顶表面上以及在脊部分12的顶表面的暴露部分上，形成p侧电极15，该p侧电极15由下述次序层叠的层组成，即从电流阻挡层14侧依次为：厚度约为100nm的AuZn层；厚度约为150nm的Ti层；以及厚度约为50nm的Au层。AuZn层的成份比为：Au∶Zn＝95wt％∶5wt％。此外，在n型GaAs基板1的底表面上，形成n侧电极16，该n侧电极16由下述次序层叠的层组成，即从底表面依次为：厚度约为150nm的AuGe层；厚度约为150nm的Ni层；以及厚度约为100nm的Mo层。AuGe层的成份比为：Au∶Ge＝88wt％∶12wt％。
在第一实施例中，如上所述，脊部分12形成在蚀刻标记层8上。因此，即使在形成脊部分12后进行化学蚀刻(湿法蚀刻)以去除干法蚀刻期间产生的反应产物和由蚀刻损坏的部分时，也能够抑制由于蚀刻标记层8与其周围的半导体层的蚀刻速率之间的差别引起的问题，即蚀刻标记层8从脊部分12的侧表面凸起或者从脊部分12的侧表面凹入。因此，能够抑制由于蚀刻标记层8的凸起或者凹入引起的在脊部分12的侧表面中产生表面不规则的问题。因此，能够抑制由于在脊部分12的侧表面中表面不规则造成的在脊部分12的侧表面中形成的电流阻挡层14和p侧电极15的层中断。应当注意的是，通过抑制在电流阻挡层14和p侧电极15中的层中断，能够抑制层中断引起的电流注入限制、电流泄漏等问题。此外，在根据第一实施例的半导体激光器芯片100中，虚设脊部分13具有类似于脊部分12的结构。因此，虚设脊部分13也提供类似于脊部分12所提供的层中断抑制作用。
此外，在第一实施例中，蚀刻标记层8形成在n型GaAs基板1上。因此，在用于形成脊部分12的蚀刻中，能够参照蚀刻标记层8来停止蚀刻。这有助于减少在脊部分12的两侧上蚀刻深度h1(见图1)的变化。因此，能够将在脊12的两侧从蚀刻底面17到有源层5的距离h2(见图1)精确地调整到期望的距离，并且由此能够抑制在脊部分12的两侧水平侧方向上光限制效果的变化。这使得能够减少在水平方向上光辐射角的制造偏差。
图3至13是图示根据图1所示第一实施例的半导体激光器芯片的形成工艺的示意图。现在参照图1至13，将描述根据本发明第一实施例的半导体激光器芯片100的形成工艺。
首先，如图3所示，通过MOCVD(金属有机化学气相沉积)，在直径为三英寸的半导体晶片(n型GaAs基板1)上，依次生长下述层：缓冲层2、n型外覆层3、第一光波导层4、有源层5、第二光波导层6、p型第一外覆层7、蚀刻标记层8、p型第二外覆层9、中间层10和接触层11。
具体地讲，在厚度约为450μm的n型GaAs基板1的顶表面上，厚度约为500nm的n型GaAs层生长为缓冲层2。接下来，在缓冲层2上，厚度约为2.8μm的n型AlGaInP层生长为n型外覆层3。此后，在n型外覆层3上，厚度约为35nm的非掺杂AlGaInP层生长为第一光波导层4。
接下来，在第一光波导层4上，如图2所示，具有MQW结构的有源层5通过交替生长三个量子阱层5a和三个势垒层5b来形成，其中每一个量子阱层5a都是厚度约为5nm的GaInP层，而每个势垒层5b都是厚度约为6nm的AlGaInP层。此后，如图3所示，在有源层5上，厚度约为35nm的非掺杂AlGaInP层生长为第二光波导层6。
随后，在第二光波导层6上，厚度约为240nm的p型AlGaInP层生长为p型第一外覆层7。接下来，在p型第一外覆层7上，厚度约为10nm的GaInP层生长为蚀刻标记层8。接下来，在蚀刻标记层8上，厚度约为1.2μm的p型AlGaInP层生长为p型第二外覆层9。然后，在p型第二外覆层9上，厚度约为500nm的p型GaInP层生长为中间层10。此后，在中间层10上，厚度约为500nm的p+型GaAs层生长为接触层11。这样，在n型GaAs基板1上，AlGaInP基半导体元件层50形成为由缓冲层2、n型外覆层3、第一光波导层4、有源层5、第二光波导层6、p型第一外覆层7、蚀刻标记层8、p型第二外覆层9、中间层10和接触层11组成。
接下来，如图4和5所示，在接触层11的顶表面上，通过光刻和蚀刻，厚度约为20nm的SiO2层18形成为彼此相隔预定间隔(约15μm)的条形段。这里，SiO2层18以没有一部分位于邻近半导体晶片(n型GaAs基板1)的中心部分的方式形成。因此，在邻近半导体晶片的中心部分中，提供凹陷部分形成区域19，其中将在稍后的步骤中形成凹陷部分21。如图4所示，凹陷部分形成区域19形成为如平面图中所见的正方形，其在箭头X和Y指示的方向上的尺寸分别约为2mm。
接下来，如图6所示，除了凹陷部分形成区域19外，厚度约为1.1μm的光致抗蚀剂层20，以这种方式形成以覆盖接触层11的顶表面和SiO2层18的顶表面和侧表面。光致抗蚀剂层20是本发明中“掩模层”和“光敏树脂”的实例。
然后，如图7所示，通过采用SiCl4气体的反应离子蚀刻，用光致抗蚀剂20作为掩模，蚀刻接触层11的凹陷部分形成区域19，以在接触层11中形成深度约为85nm的凹陷部分21。通过基于事先测得的接触层11的蚀刻速率计算蚀刻深度约为85nm所需的时间并且在经过所计算的时间时停止蚀刻来实现对凹陷部分21的深度控制。
随后，如图8所示，用有机溶剂去除光致抗蚀剂20，然后，如图9所示，用SiO2层18作为掩模，通过采用氯基气体如Cl2、SiCl4或者BCl3的反应离子蚀刻，蚀刻半导体元件层50，以形成脊部分12和虚设脊部分13，它们每一个都是条形的，并且都由p型第二外覆层9、中间层10和接触层11组成。
这里，如图8和9所示，在第一实施例中，用于形成脊部分12和虚设脊部分13的蚀刻通过垂直于凹陷部分21的底区域照射波长为550nm的光并同时监测所反射的光来完成，该波长短于蚀刻标记层8的吸收边。在此情况下，当凹陷部分21的蚀刻深度到达蚀刻标记层8时，在蚀刻标记层8的光吸收改变，并且相应地反射光的干涉行为改变。因此，通过检测反射光的干涉行为的改变，能够检查是否在凹陷部分21的蚀刻深度已经到达蚀刻标记层8。
图10示出了在用于形成脊部分的蚀刻期间所观察到的反射光的干涉波形。在图10中，区域I对应于蚀刻接触层11和中间层10的阶段，区域II对应于蚀刻p型第二外覆层9的阶段，而区域III对应于蚀刻p型第一外覆层7的阶段。比较图10中区域II与区域III中的波形显示出在干涉波形变化的宽度上有很大的改变。这允许易于识别p型第二外覆层9的蚀刻终止和到p型第一外覆层7的蚀刻的转换。因此，通过检测到p型第一外覆层7的蚀刻转换的时间点，能够间接检测蚀刻深度已经到达蚀刻标记层8。应当注意的是，在p型第二外覆层9和p型第一外覆层7之间形成的蚀刻标记层8的厚度小到约10nm，并且因此发现难于直接检测。
接下来，根据监测到的反射光的干涉行为的变化，在凹陷部分21的蚀刻深度检测为已经到达蚀刻标记层8的时间点后10秒，停止蚀刻。因此，如图9所示，尽管在凹陷部分21的底区域中，蚀刻进行超过蚀刻标记层8进入其下的p型第一外覆层7中，但是在没有形成凹陷部分21的区域中，蚀刻在p型第二外覆层9中的中途停止，在蚀刻标记层8之上留下每个都为条形的脊部分12和虚设脊部分13。
具体地讲，在没有形成凹陷部分21的区域中，蚀刻进行直到在脊部分12和虚设脊部分13的两侧上p型第二外覆层9的平坦部分9b的厚度约为30nm。应当注意的是，上述根据反射光干涉行为的变化来检查是否蚀刻深度已经到达蚀刻标记层8的方法是本发明中“光学方法”的实例。
接下来，在约15℃的温度在缓冲氟酸溶液中进行蚀刻10秒，以去除在通过干法蚀刻形成脊部分12和虚设脊部分13时的蚀刻期间产生的反应产物和由其损坏的部分。
接下来，去除SiO2层18，然后，如图11所示，厚度约为0.3μm的SiO2层在整个表面上形成为电流阻挡层14，以便覆盖p型第二外覆层9的平坦部分9b的顶表面、脊部分12和虚设脊部分13的侧表面以及脊部分12和虚设脊部分13的顶表面。然后，如图12所示，暴露脊部分12的部分顶表面，然后形成p侧电极15，以便覆盖电流阻挡层14的顶表面和覆盖脊部分12的顶表面的暴露部分，p侧电极15由下述层叠的层组成，从电流阻挡层14侧依次为：厚度约为100nm的AuZn(Au∶Zn＝95wt％∶5wt％)层；厚度约为150nm的Ti层；以及厚度约为50nm的Au层。
其后，抛光n型GaAs基板1，直到其厚度约为100μm，然后如图13所示，在n型GaAs基板1的底表面上形成n侧电极16，其由下述层叠的层组成，从n型GaAs基板1的底表面侧依次为：厚度约为150nm的AuGe(Au∶Ge＝88wt％∶12wt％)层；厚度约为150nm的Ni层；以及厚度约为100nm的Mo层。最后，沿着劈开线22劈开半导体晶片，从而彼此分隔成单独的元件，每一个都为半导体激光器芯片100。这样，形成了图1所示根据本发明第一实施例的半导体激光器芯片100。
在根据第一实施例的半导体激光器芯片100的形成工艺中，如上所述，深度约为85nm的凹陷部分21形成在接触层11中，而且，在凹陷部分21的底区域中监测蚀刻深度的同时，通过干法蚀刻来蚀刻半导体元件层50。因此，即使在凹陷部分21的底区域中的蚀刻深度检测为已经到达蚀刻标记层8后而停止蚀刻时，也能够防止在没有形成凹陷部分21的区域中的蚀刻深度超过蚀刻标记层8。具体地讲，因为蚀刻标记层8设定成具有厚度约为10nm的极小厚度，所以在凹陷部分21的底区域中，即使在检测到蚀刻标记层8后停止蚀刻时，蚀刻也超过蚀刻标记层8进入其下的p型第一外覆层7中。然而，在凹陷部分21的底区域中检测到蚀刻标记层8的时间点，在没有形成凹陷部分21的区域中，蚀刻深度还没有到达蚀刻标记层8。因此，即使在凹陷部分21的底区域中检测到蚀刻标记层8后停止蚀刻时，在没有形成凹陷部分21的区域中，也能够抑制蚀刻超过蚀刻标记层8进入其下的p型第一外覆层7中。
这样，即使在检测到蚀刻标记层8后停止蚀刻时，也能够形成脊部分12和虚设脊部分13，而没有蚀刻超过蚀刻标记层8。因此，即使在脊部分12和虚设脊部分13形成后，在约15℃温度下在缓冲氟酸溶液中进行蚀刻10秒以去除干法蚀刻期间产生的反应产物和蚀刻损坏的部分时，在形成脊部分12和虚设脊部分13并且没有形成凹陷部分21的区域中，蚀刻也不超过蚀刻标记层8进入其下的p型第一外覆层7中。这有助于抑制由于在蚀刻标记层8和其周围的半导体层的蚀刻速率之间的差别引起的问题，即蚀刻标记层8从脊部分12和虚设脊部分13的侧表面凸起或者从脊部分12和虚设脊部分13的侧表面凹入。结果，能够抑制由于蚀刻标记层8的凸起或者凹入引起的在脊部分12和虚设脊部分13的侧表面中产生表面不规则的问题。因此，当电流阻挡层14和p侧电极15形成在脊部分12和虚设脊部分13的侧表面上时，能够抑制由于在脊部分12和虚设脊部分13的侧表面中的表面不规则引起的在电流阻挡层14和p侧电极15中的层中断。应当注意的是，通过在电流阻挡层14和p侧电极15中抑制层中断，能够在如此形成的半导体激光器芯片100中抑制层中断引起的电流注入限制、电流泄漏等问题。
此外，在第一实施例中，包括蚀刻标记层8的半导体元件层50形成在n型GaAs基板1上，并且蚀刻半导体元件层50，同时在凹陷部分21的底区域中监测蚀刻深度，从而在检测到蚀刻标记层8后，停止蚀刻。这使得能够在固定的位置停止蚀刻。因此，通过在要停止蚀刻的位置上形成蚀刻标记层8，能够精确地在期望的位置停止蚀刻，并且由此能够抑制蚀刻深度的变化。就是说，能够提高蚀刻的可控性。这使得能够将在脊部分12的两侧从蚀刻底表面17到有源层5的距离h2调整到期望的距离，并且因此能够抑制在脊部分12的两侧在水平侧向的光限制效果的变化。结果，能够在半导体激光器芯片100中减少在水平方向上光辐射角的制造偏差。
此外，在第一实施例中，在形成脊部分12时，光照射在凹陷部分21的底区域上，并且，通过使用根据反射光的干涉行为的变化检测凹陷部分21的深度已经到达蚀刻标记层8的方法，能够易于检测到凹陷部分21的深度已经到达蚀刻标记层8。另外，通过在凹陷部分21的深度检测为已经到达蚀刻标记层8后10秒停止蚀刻，能够更精确地将没有形成凹陷部分21的区域中的蚀刻深度(在脊部分12的侧面的蚀刻深度h1)调整到没有超过蚀刻标记层8的深度。这使得能够减少在没有形成凹陷部分21的区域中的蚀刻深度(在脊部分12的侧面的蚀刻深度h1)的变化。就是说，能够易于提高蚀刻的可控性。
此外，在第一实施例中，在邻近半导体晶片的中心部分中形成凹陷部分21，与在邻近半导体晶片的边缘部分中形成凹陷部分21相比，这样做使得能够在通过干法蚀刻进行蚀刻的情况下精确控制蚀刻深度。具体地讲，在通过干法蚀刻进行蚀刻的情况下，在邻近半导体晶片边缘部分中的蚀刻深度倾向于大于实际的蚀刻深度。因此，通过在邻近半导体晶片的中心部分中，即在半导体晶片除了其边缘部分外的区域中，形成凹陷部分21，能够在形成脊部分12期间精确地控制蚀刻深度。
接下来，将描述评价上述第一实施例效果而进行的实验。在实验中，为了评价在脊部分形成期间的蚀刻可控性，测量在脊部分的两侧p型第二外覆层的平坦部分的厚度。用作实例1的是通过上述形成工艺形成的半导体激光器芯片100。用作用于比较的实例(比较实例)的是这样的半导体激光器芯片，其中在脊部分形成期间以不同于实例1的方法控制蚀刻深度，通过根据预先测量的蚀刻速率计算蚀刻预定深度所需的时间并且在经过所计算的时间时停止蚀刻来控制。通过使用扫描电子显微镜通过观察反射电子图像测量在脊部分的两侧的p型第二外覆层的平坦部分的厚度。取10个点进行测量。结果如表1所示。
                        表1
                                               单位：nm
如表所示，实例1与比较实例相比显示，前者比后者显示出更小的标准偏差。具体地讲，在比较实例中，其中根据蚀刻时间进行蚀刻深度的控制，在脊部分的两侧的p型第二外覆层平坦部分的厚度标准偏差是12nm；相比之下，在实例1中，其中通过上述的形成工艺来控制蚀刻深度，在脊部分的两侧的p型第二外覆层平坦部分的厚度标准偏差是4nm，其小于比较实例。就是说，在实例1中在脊部分的两侧的p型第二外覆层平坦部分的厚度的变化小于在比较实例中的。
因此，下述内容已经得以确认：通过采用根据上述第一实施例的形成工艺作为用于形成半导体激光器芯片的形成工艺，能够精确地控制在脊部分的两侧的p型第二外覆层平坦部分的厚度，就是说，能够提高在形成脊部分期间的蚀刻可控性。
第二实施例：图14是示出根据本发明第二实施例的半导体激光器芯片结构的截面图。参照图14，在根据本发明第二实施例的半导体激光器芯片200中，与上述的第一实施例的结构相对的，接触层111的厚度是85nm。除了接触层111的厚度外，这里的半导体激光器芯片200的结构与上述的第一实施例的半导体激光器芯片100的相同，并且因此将不再重复重叠的解释。接触层111提供成保证p侧电极15与半导体元件层150之间的欧姆接触，并且因此修改接触层111的厚度到85nm不影响半导体激光器芯片200的元件特性。
图15至17是图示图14所示根据第二实施例的半导体激光器芯片的形成工艺的截面图。现在，参照图1、3、4、9、11、12和14至17，将描述根据第二实施例的半导体激光器芯片200的形成工艺，采用这样一个实例，其中与上述第一实施例的半导体激光器芯片100的形成工艺相对的，凹陷部分121通过湿法蚀刻形成。
首先，通过类似于图3所示第一实施例的形成工艺，如图15所示，在n型GaAs基板1上，依次层叠下述层：缓冲层2、n型外覆层3、第一光波导层4、有源层5、第二光波导层6、p型第一外覆层7、蚀刻标记层8、p型第二外覆层9、中间层10和接触层111。这里，接触层111形成的厚度约为85nm。这样，在n型GaAs基板1上，AlGaInP基半导体元件层150形成为由缓冲层2、n型外覆层3、第一光波导层4、有源层5、第二光波导层6、p型第一外覆层7、蚀刻标记层8、p型第二外覆层9、中间层10和接触层111组成。
接下来，通过类似于图4所示的第一实施例的形成工艺，在接触层111的顶表面上，厚度约为20nm的SiO2层18形成为彼此相隔预定间隔(约15μm)条形段。这里，SiO2层18形成为它的部分在邻近半导体晶片中心部分中不存在。因此，在邻近半导体晶片中心部分中，形成没有形成SiO2层18的凹陷部分形成区域19。其后，如图16所示，厚度约为1.1μm的光致抗蚀剂层20形成为，除了凹陷部分形成区域19外，覆盖接触层111的顶表面和SiO2层18的顶表面和侧表面。
接下来，如图17所示，通过采用硫酸和过氧化氢水溶液的混合液体的湿法蚀刻，以光致抗蚀剂20作为掩模，蚀刻接触层111的凹陷部分形成区域19。通过硫酸和过氧化氢水溶液的混合液体，蚀刻接触层111，但是几乎不蚀刻其下的中间层10。因此，在凹陷部分形成区域19中的蚀刻深度调整为等于接触层111的厚度(约85nm)。结果，即使在接触层111的蚀刻速率变化时，在深度方向上的蚀刻也一暴露中间层10就停止，并且这减少了凹陷部分121深度上的变化。
顺便提及，在采用硫酸和过氧化氢水溶液的混合液体的情况下，混合液体的反应会引起光致抗蚀剂20和接触层111之间的界面上的脱落。为了防止其发生，在进行湿法蚀刻前通过干法蚀刻预先蚀刻到接触层111中的中途的深度是有效的。具体地讲，例如，首先，通过采用SiCl4气体的反应离子蚀刻，在深度方向上蚀刻约50nm，然后，通过采用硫酸和过氧化氢水溶液的混合液体的湿法蚀刻，在深度方向上蚀刻剩下的约35nm。这样，在通过采用硫酸和过氧化氢水溶液的混合液体的湿法蚀刻来蚀刻接触层111时，能够抑制在光致抗蚀剂20和接触层111之间的界面上的脱落，并且由此能够更精确地形成凹陷部分121。
随后，如图18所示，去除光致抗蚀剂20，然后通过类似于图9所示的第一实施例的形成工艺，如图19所示，用SiO2层18作为掩模，通过采用氯基气体如Cl2、SiCl4或者BCl3的反应离子蚀刻，蚀刻半导体元件层150，以形成脊部分12和虚设脊部分13，它们每一个都为条形，并且由p型第二外覆层9、中间层10和接触层111组成。
接下来，在约15℃的温度在缓冲氟酸溶液中的进行蚀刻10秒，以去除通过在由干法蚀刻形成脊部分12和虚设脊部分13时的蚀刻期间产生的反应产物和由蚀刻损坏的部分。
然后去除SiO2层18，然后通过类似于图11和12所示的第一实施例中的形成工艺，在整个表面上形成电流阻挡层14，以便覆盖p型第二外覆层9的平坦部分9b的顶表面、脊部分12和虚设脊部分13的侧表面以及脊部分12和虚设脊部分13的顶表面。然后，暴露脊部分12的部分顶表面，然后形成p侧电极15，以便覆盖电流阻挡层14的顶表面和覆盖脊部分12的顶表面的暴露部分。
接下来，抛光n型GaAs基板1的底表面，直到其厚度约为100μm，然后通过类似于图13所示的第一实施例的形成工艺，在n型GaAs基板1的底表面上形成n侧电极16。最后，劈开半导体晶片，从而彼此分隔成单独的元件，每一个都作为半导体激光器芯片200。这样，形成了图14所示的根据本发明第二实施例的半导体激光器芯片200。
在根据第二实施例的半导体激光器芯片200的形成工艺中，如上所述，通过采用硫酸和过氧化氢水溶液的混合液体的湿法蚀刻在接触层111中形成凹陷部分121，能够在暴露中间层10的位置停止蚀刻。就是说，通过采用硫酸和过氧化氢水溶液的混合液体，蚀刻了接触层111，但是几乎不蚀刻在接触层111下的中间层10。因此，通过采用硫酸和过氧化氢水溶液的混合液体的湿法蚀刻，凹陷部分121的深度可以调整为等于接触层111的厚度(约85nm)。因此，通过调整接触层111的厚度到期望的厚度，即使在接触层111的蚀刻速率变化时，也能够精确地调整凹陷部分121的深度到期望的深度，并且这有助于减少凹陷部分121深度的变化。结果，在形成脊部分12的蚀刻中，通过在凹陷部分121的底区域中检测到蚀刻标记层8后(其后10秒)的预定时间点停止蚀刻，也能够减少在没有形成凹陷部分121的区域中蚀刻深度的变化(脊部分12的侧面的蚀刻深度h1(见图14))。这样，能够易于提高在没有形成凹陷部分121的区域中蚀刻的可控性，并且因此能够易于精确地形成脊部分12，而没有蚀刻到蚀刻标记层18自身。结果，能够更容易地抑制层中断，并且同时减少在水平方向上光辐射角的制造偏差。
在另外的方面中，第二实施例的形成工艺的效果类似于前面所述的第一实施例的效果。
接下来，将描述在上述形成的半导体激光器芯片200中在脊部分12的两侧的p型第二外覆层9的平坦部分9b厚度的测量结果。这里，p型第二外覆层9的平坦部分9b的厚度通过类似于前面所述的第一实施例(实例1)中的测量方法来测量，并且取10个点进行测量。根据第二实施例的半导体激光器芯片200称为实例2，并且其结果与实例1的结果一起示出在表2中。
                           表2
Figure A20081008845900231
                                            单位：nm
如表2所示，实例2与实例1比较显示，前者比后者显示出更小的标准偏差。具体地讲，在实例1中，其中根据蚀刻时间来进行蚀刻深度的控制，在脊部分12的两侧的p型第二外覆层9的平坦部分9b厚度的标准偏差为4nm；相比之下，在实例2中，其中凹陷部分121的深度通过根据上述的第二实施例的形成工艺来控制，在脊部分12的两侧的p型第二外覆层9的平坦部分9b厚度的标准偏差为2.5nm，这甚至小于实例1。这归因于根据第二实施例的半导体激光器芯片200的形成工艺可以根据接触层111的厚度来精确控制凹陷部分121深度的事实。具体地讲，在形成脊部分12的蚀刻中，参照根据反射光的干涉行为的变化在凹陷部分121的底区域中的蚀刻深度检测为已经达到蚀刻标记层8的时间点，确定停止蚀刻的时间点。因此，通过提高凹陷部分121深度的可控性，也能够在后面的步骤即用于形成脊部分12的蚀刻步骤中精确地控制蚀刻深度。
因此，如下的内容已经得到确认：通过采用根据上述第二实施例的形成工艺作为形成半导体激光器芯片的形成工艺，能够更精确地控制脊部分的两侧的p型第二外覆层的平坦部分的厚度，就是说，能够进一步提高脊部分形成期间蚀刻的可控性。
第三实施例：图20是示出根据本发明第三实施例的半导体激光器芯片结构的截面图。现在，参照图20，将描述根据第三实施例的半导体激光器芯片300的结构。
在根据第三实施例的半导体激光器芯片中，与上述的第一和第二实施例的半导体激光器芯片相对的，脊部分12和虚设脊部分13形成在蚀刻标记层8上，以便与其接触。脊部分12和虚设脊部分13每一个都由p型第二外覆层9、中间层210和接触层11组成，并且脊部分12的两侧的蚀刻底表面17位于蚀刻标记层8的顶表面上。此外，这里，与上述的第一和第二实施例的不同，中间层210形成为p型GaInAsP层。与上述第一和第二实施例一样，中间层210形成的厚度约为35nm。
其它方面，第三实施例的结构类似于上述的第一实施例的结构。
在第三实施例中，如上所述，脊部分12形成在蚀刻标记层8上，以便与其接触。这使得能够在期望的位置形成蚀刻标记层8，并且由此精确地将在脊部分12的两侧从蚀刻底表面17到有源层5的距离h2调整到期望的距离。因此，能够易于抑制在脊部分12的两侧水平侧向上光限制效果的变化。这样，能够抑制在电流阻挡层14和p侧电极15中的层中断，并且同时易于减少在水平方向上光辐射角的变化。
其它方面，第三实施例的效果类似于上述的第一实施例的效果。
图21至24是图示图20所示根据第三实施例的半导体激光器芯片的形成工艺的截面图。现在，参照图3至9、11至13和20至24，将描述根据第三实施例的半导体激光器芯片300的形成工艺，采用一实例，其中与上述根据第一实施例的半导体激光器芯片100的形成工艺相对的，在用于形成脊部分12的干法蚀刻后，通过湿法蚀刻进行蚀刻。
首先，通过类似于图3所示第一实施例的形成工艺，如图21所示，在n型GaAs基板1上，依次层叠下述层：缓冲层2、n型外覆层3、第一光波导层4、有源层5、第二光波导层6、p型第一外覆层7、蚀刻标记层8、p型第二外覆层9、中间层210和接触层11。这里，中间层210由GaInAsP形成。这样，在n型GaAs基板1上，AlGaInP基半导体元件层250形成为由缓冲层2、n型外覆层3、第一光波导层4、有源层5、第二光波导层6、p型第一外覆层7、蚀刻标记层8、p型第二外覆层9、中间层210和接触层11组成。除了中间层210外，这些层2至11类似于第一实施例中层2至11的成分和厚度。
接下来，通过类似于图4至9所示的第一实施例的形成工艺，形成脊部分12和虚设脊部分13。图22示出了如此形成的脊部分12和虚设脊部分13。在图22所示的状态中，脊部分12和虚设脊部分13由p型第二外覆层9的抬高部分9a、中间层210和接触层11组成。因此，在脊部分12的两侧的蚀刻底表面17形成在p型第二外覆层9的中途，从而p型第二外覆层9具有抬高部分9a和抬高部分9a之外的平坦部分。
接下来，在约15℃的温度下在缓冲氟酸溶液中进行蚀刻10秒，以去除通过在由干法蚀刻形成脊部分12和虚设脊部分13时蚀刻期间产生的反应产物和由蚀刻损坏的部分。
随后，通过采用硫酸和过氧化氢水溶液的混合液体的湿法蚀刻，如图23所示，蚀刻了接触层11和中间层210。通过硫酸和过氧化氢水溶液的混合液体，几乎不蚀刻p型第二外覆层9，并且因此脊部分12和虚设脊部分13的上部分(接触层11和中间层210)的宽度减少。
接下来，通过采用氟酸溶液的湿法蚀刻，如图24所示，蚀刻p型第二外覆层9。这里，SiO2层18也被蚀刻，并且完全被去除。通过氟酸溶液，蚀刻了p型第二外覆层9，但是几乎不蚀刻蚀刻标记层8、接触层11和中间层210。因此，由于去除了p型第二外覆层9的平坦部分9b，脊部分12和虚设脊部分13的下部分(p型第二外覆层9)的宽度调整成基本上等于其上部分(接触层11和中间层210)的宽度。这样，通过两阶段湿法蚀刻的步骤，能够在蚀刻标记层8的顶表面上形成在脊部分12的两侧的蚀刻底表面17。
随后，通过类似于图11和12所示的第一实施例中的形成工艺，电流阻挡层14形成在整个表面上，以便覆盖脊部分12和虚设脊部分13的侧表面以及脊部分12和虚设脊部分13的顶表面。然后，暴露脊部分12的部分顶表面，然后p侧电极15形成为覆盖电流阻挡层14的顶表面和覆盖脊部分12的顶表面的暴露部分。
接下来，抛光n型GaAs基板1的底表面，直到其厚度约为100μm，然后通过类似于图13所示的第一实施例的形成工艺，n侧电极16形成在n型GaAs基板1的底表面上。最后，劈开半导体晶片，从而彼此分隔成单独的元件，其每一个都作为半导体激光器芯片300。这样，形成了图20所示的根据本发明第三实施例的半导体激光器芯片300。
在根据第三实施例的半导体激光器芯片的形成工艺中，如上所述，在形成脊部分12的步骤中，在通过干法蚀刻来蚀刻半导体元件层250后，半导体元件层250还通过两阶段湿法蚀刻来蚀刻，该两阶段湿法蚀刻由采用硫酸和过氧化氢水溶液的混合液体的湿法蚀刻和采用缓冲氟酸溶液的湿法蚀刻组成。这样，用于形成脊部分12的蚀刻可以停止在蚀刻标记层8的顶表面的位置。就是说，在脊部分12的两侧的蚀刻底表面17可以形成在蚀刻标记层8的顶表面。因此，从蚀刻底表面17到有源层5的距离h2可以仅根据p型第一外覆层7和蚀刻标记层8的厚度来控制。因为p型第一外覆层7和蚀刻标记层8在晶体生长期间可以精确地形成为具有预定的厚度，所以从蚀刻底表面17到有源层5的距离h2可以精确控制到期望的距离。因此，能够更易于抑制在脊部分12的两侧光限制效果的变化，并且因此能够更易于提高在半导体激光器芯片300中在水平方向上光辐射角的可控性。
此外，在第三实施例中，在通过湿法蚀刻的蚀刻步骤前，通过采用根据上述第一实施例的形成工艺，能够以高精度控制通过干法蚀刻的蚀刻。因此，通过干法蚀刻的蚀刻在到达蚀刻标记层8前可以精确地立即停止，该蚀刻标记层8的功能是停止通过湿法蚀刻的蚀刻。结果，能够最小化完成通过干法蚀刻的蚀刻后所观察到的p型第二外覆层9的平坦部分9b的厚度，并因此能够最小化由通过湿法蚀刻的蚀刻所需的时间。这样，在通过湿法蚀刻的蚀刻中，能够最小化在脊部分12的水平方向(宽度方向)上进行的蚀刻，并且由此能够最小化脊部分12的宽度的逐渐缩小。从而，能够减少脊部分12的宽度的缩小程度上的变化，并且由此能够抑制由于脊部分12的宽度的变化引起的半导体激光器芯片的元件特性上的变化，例如扭结抑制作用(kinksuppression effect)和阈值电流水平。
在采用通常已知的方法进行通过干法蚀刻的蚀刻的情况下，在该通常已知的方法中要根据预先测量的蚀刻速率，计算蚀刻期望的深度所需的时间，并且在已经经过所计算的时间时停止蚀刻，这时需要予以考虑这样的事实，要通过蚀刻去除的半导体层(接触层11、中间层210和p型第二外覆层9)的厚度在晶体生长工艺中变化，并且因此蚀刻需要足够浅地进行，以留下充足的余量，使得即使厚度是非常小时，蚀刻深度也不超过p型第二外覆层9。这在完成通过干法蚀刻的蚀刻时不便利地导致p型第二外覆层9的平坦部分9b的大厚度，并且因此导致通过湿法蚀刻的蚀刻需要很长的时间。结果，在湿法蚀刻的蚀刻中，不便地将在脊部分12的水平方向(宽度方向)上的蚀刻进行很远，导致脊部分12的宽度很大变化。这不便地增加半导体激光器芯片的元件特性上的变化，例如扭结抑制作用和阈值电流水平。
其它方面，第三实施例的形成工艺的效果类似于上述的第一实施例的效果。
应当理解的是，在此所揭示的实施例从所有方面看仅为本发明的实例，而不意味着限定本发明的实施。本发明的范围不是参照上述对实施例的说明而是考虑所附权利要求的范围来确定，并且应当理解为包括等同于权利要求的修改的意义和范围内的任何修改。
例如，尽管上述第一至第三实施例涉及半导体激光器芯片形成为AlGaInP基半导体元件层的实例，但是这不意味着限定本发明；半导体激光器芯片可以替代地形成为例如ZeSe基半导体元件层的II-IV族半导体元件层、InP基半导体元件层或者GaAs基半导体元件层等。
尽管上述的第一至第三实施例涉及组成半导体元件层的单独层通过MOCVD的晶体生长形成的实例，但是这不意味着限定本发明；晶体生长可以替代地通过任何其它的晶体生长法来实现，例如MOVPE或者MBE(分子束外延生长)等。
尽管上述的第一至第三实施例涉及半导体激光器芯片形成为具有所谓的双沟道结构的实例，但是这不意味着限定本发明；半导体激光器芯片可以替代地构成具有单个的脊部分。
尽管上述的第一至第三实施例涉及采用反应离子蚀刻实现通过干法蚀刻的蚀刻的实例，但是这不意味着限定本发明；该蚀刻可以替代地采用反应离子蚀刻之外的干法蚀刻实现。反应离子蚀刻之外的干法蚀刻的实例包括反应离子束蚀刻、诱导耦合等离子体蚀刻和电子回旋共振(ECR)等离子体蚀刻。
尽管上述的第一至第三实施例涉及这样的实例，其采用在凹陷部分的底区域上照射光并且根据反射光的干涉行为的改变检测凹陷部分的蚀刻深度已经到达蚀刻标记层的方法，但是这不意味着限定本发明；可以替代地采用刚刚描述的方法之外的方法，只要它能够检测在凹陷部分的蚀刻深度已经到达蚀刻标记层。刚刚描述的方法之外的方法的实例包括下述的方法：监测干法蚀刻期间等离子体发光的波长光谱，并且在完成形成为p型第二外覆层的p型AlGaInP层的蚀刻后，在蚀刻蚀刻标记层的开始，捕获到归因于蚀刻Al的发光峰的变化，并且由此蚀刻深度检测为已经到达蚀刻标记层。
尽管上述的第一至第三实施例涉及采用波长为550nm的单色光作为检测蚀刻标记层的光的实例，但是这不意味着限定本发明；可以替代地采用波长为550nm之外的任何单色光例如激光，只要它允许检测蚀刻标记层。尽管上面的描述涉及蚀刻标记层形成为GaInP层的实例，但是它可以代替地形成为GaInP层以外的半导体层。
尽管上述的第一至第三实施例涉及在根据反射光的干涉行为的改变检测凹陷部分的蚀刻深度已经到达蚀刻标记层之后10秒停止蚀刻的实例，但是这不意味着限定本发明；蚀刻可以替代地停止在不是之后10秒的任何时间点上，只要该时间点是在没有形成凹陷部分的区域中蚀刻深度到达蚀刻标记层之前。
尽管上述的第一至第三实施例涉及在半导体晶片中形成一个凹陷部分的实例，但是这不意味着限定本发明；在半导体晶片中可以替代地形成多个凹陷部分。尽管上面的描述涉及凹陷部分形成在邻近半导体晶片的中心部分中的实例，但是这不意味着限定本发明；该凹陷部分可以替代地形成在邻近半导体晶片的中心部分之外的其它位置。
尽管上述的第一实施例涉及光致抗蚀剂用有机溶剂去除的实例，但是这不意味着限定本发明；光致抗蚀剂可以替代地通过在具有氧引入到其中的干法蚀刻机(真空机)中有关放电的等离子工艺来去除。就该构造而言，包括形成凹陷部分、去除光致抗蚀剂和形成脊部分的一系列步骤都可以在干法蚀刻机(真空机)中连续完成，并且因此在一个真空机中可以进行全部工艺。这有助于缩短加工时间。此外，在干法蚀刻剂(真空机)中连续地进行这一系列步骤有助于减少半导体元件层暴露到大气的机会，并且因此有助于抑制在半导体元件层的表面上形成氧化膜。这样，能够抑制由于在半导体元件层的表面上形成氧化膜引起的半导体元件层制造产量下降的问题。此外，与通过湿法工艺去除光致抗蚀剂相对的，通过等离子体工艺去除光致抗蚀剂有助于抑制在半导体元件层上微量残留物的沉积。因此，在用于形成脊部分的蚀刻工艺中，能够抑制由于该残留物引起的半导体元件层的表面平坦度变坏的问题。这也有助于抑制半导体激光器芯片制造产量的下降。顺便提及，通过采用游离基氧的灰化去除光致抗蚀剂可以通过氧等离子体工艺以外的方法实现，例如臭氧分解。
尽管上述的第二实施例涉及接触层形成为厚度约85nm的实例，但是这不意味着限定本发明；接触层可以替代地形成为约85nm之外的厚度。接触层形成为厚度约85nm的目的是将凹陷部分的深度调整到根据上述第一实施例的凹陷部分的深度。
尽管上述的第三实施例涉及在通过湿法蚀刻的蚀刻步骤前采用根据第一实施例的形成工艺的实例，但是这不意味着限定本发明；替代地，在通过湿法蚀刻的蚀刻步骤前可以采用根据第二实施例的形成工艺。就该构造而言，能够以高精度控制通过干法蚀刻的蚀刻。因此，通过干法蚀刻的蚀刻在到达蚀刻标记层前可以更精确地立刻停止，该蚀刻标记层具有使通过湿法蚀刻的蚀刻停止的功能。这样，在通过湿法蚀刻的蚀刻中，能够最小化在脊部分的水平方向(宽度方向)上所进行的蚀刻，并且因此能够易于抑制由于脊部分的宽度的变化引起的半导体激光器芯片的元件特性上的变化，例如扭结抑制作用和阈值电流水平。

Claims (11)

1、一种制造半导体激光器芯片的方法，包括：
在基板上形成半导体元件层的步骤，该半导体元件层包括含有蚀刻标记层的多个半导体层；
在该半导体元件层中的预定区域中形成凹陷部分的步骤，该凹陷部分具有没有到达该蚀刻标记层的预定深度；以及
通过干法蚀刻来蚀刻该半导体元件层并同时监测在该凹陷部分的底区域的蚀刻深度而在该半导体元件层中形成脊部分的步骤。
2、根据权利要求1所述的方法，
其中形成该脊部分的步骤包括：
通过光学方法检测该凹陷部分的深度是否已经到达该蚀刻标记层的步骤；以及
在检测该凹陷部分的深度已经到达该蚀刻标记层之后且在没有形成该凹陷部分的该半导体元件层的区域中的蚀刻深度到达该蚀刻标记层之前的预定时间点停止蚀刻的步骤。
3、根据权利要求1所述的方法，
其中形成该凹陷部分的步骤包括：
在不形成该凹陷部分的该半导体元件层的区域上形成掩模层并且用该掩模层作为掩模蚀刻该半导体元件层的步骤。
4、根据权利要求3所述的方法，
其中用该掩模层作为掩模蚀刻该半导体元件层的步骤包括：
通过干法蚀刻来蚀刻该半导体元件层的步骤。
5、根据权利要求3所述的方法，
其中用该掩模层作为掩模蚀刻该半导体元件层的步骤包括：
通过湿法蚀刻来蚀刻该半导体元件层的步骤。
6、根据权利要求5所述的方法，
其中形成该凹陷部分的步骤还包括：
在通过湿法蚀刻来蚀刻该半导体元件层的步骤之前通过干法蚀刻来蚀刻该半导体元件层的步骤。
7、根据权利要求4所述的方法，
其中该掩模层由光敏树脂形成，并且
其中用该掩模层作为掩模蚀刻该半导体元件层的步骤包括：
通过采用游离基氧灰化去除该掩模层的步骤。
8、根据权利要求1至7任何一个所述的方法，
其中形成该脊部分的步骤包括：
在通过干法蚀刻来蚀刻该半导体元件层之后，通过湿法蚀刻进一步蚀刻该半导体元件层的步骤。
9、根据权利要求1至7任何一个所述的方法，
其中该半导体元件层形成在半导体晶片上，以及
其中形成该凹陷部分的步骤还包括：
在邻近该半导体晶片的中心部分中形成的一个或者多个凹陷部分作为该凹陷部分的步骤。
10、一种半导体激光器芯片，包括：
半导体元件层，形成在基板上，并且包括含有蚀刻标记层的多个半导体层；和
脊部分，通过蚀刻该半导体元件层来形成，
其中该脊部分形成在该蚀刻标记层上。
11、根据权利要求10所述的半导体激光器芯片，
其中该脊部分形成为与该蚀刻标记层上的预定区域接触。
CN200810088459.6A 2007-03-29 2008-03-31 半导体激光器芯片及其制造方法 Expired - Fee Related CN101276995B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP086994/07 2007-03-29
JP2007086994A JP2008251562A (ja) 2007-03-29 2007-03-29 半導体レーザ素子およびその形成方法

Publications (2)

Publication Number Publication Date
CN101276995A true CN101276995A (zh) 2008-10-01
CN101276995B CN101276995B (zh) 2014-08-27

Family

ID=39794255

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810088459.6A Expired - Fee Related CN101276995B (zh) 2007-03-29 2008-03-31 半导体激光器芯片及其制造方法

Country Status (3)

Country Link
US (1) US7892860B2 (zh)
JP (1) JP2008251562A (zh)
CN (1) CN101276995B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102136676A (zh) * 2010-01-26 2011-07-27 索尼公司 面发射半导体激光器及其制造方法
CN103124046A (zh) * 2013-01-18 2013-05-29 西安卓铭光电科技有限公司 一种半导体激光器
CN103715084A (zh) * 2012-09-28 2014-04-09 富士通株式会社 制造半导体器件的方法和半导体器件
CN105324248A (zh) * 2013-06-18 2016-02-10 苹果公司 激光雕刻的反射表面结构及其方法
CN108320668A (zh) * 2018-01-19 2018-07-24 昆山国显光电有限公司 柔性显示基板及其制备方法
CN108886236A (zh) * 2016-02-08 2018-11-23 斯考皮欧技术有限公司 用于硅光子学中的iii-v芯片的宽带后视镜
US10732349B2 (en) 2016-02-08 2020-08-04 Skorpios Technologies, Inc. Broadband back mirror for a III-V chip in silicon photonics
CN112152085A (zh) * 2020-11-24 2020-12-29 度亘激光技术（苏州）有限公司 半导体制备方法、半导体结构和半导体器件

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4193867B2 (ja) * 2006-05-02 2008-12-10 ソニー株式会社 ＧａＮ系半導体レーザの製造方法
JP5532743B2 (ja) * 2009-08-20 2014-06-25 三菱電機株式会社 半導体装置及びその製造方法
US8451874B2 (en) * 2009-12-02 2013-05-28 Massachusetts Institute Of Technology Very large mode slab-coupled optical waveguide laser and amplifier
JP5503391B2 (ja) * 2010-04-19 2014-05-28 シャープ株式会社 窒化物系半導体レーザ素子の製造方法
DE102022212501A1 (de) 2022-11-23 2024-05-23 Robert Bosch Gesellschaft mit beschränkter Haftung Verbesserte Endpunkt-Erkennung eines Halbleiterätzvorgangs

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314841A (ja) 1993-04-28 1994-11-08 Mitsubishi Electric Corp 半導体レーザ及びその製造方法
US7306696B2 (en) * 2002-11-01 2007-12-11 Applied Materials, Inc. Interferometric endpoint determination in a substrate etching process
US20050042777A1 (en) * 2003-08-20 2005-02-24 The Boc Group Inc. Control of etch and deposition processes
JP4589080B2 (ja) 2004-10-29 2010-12-01 シャープ株式会社 エッチング方法
JP4938507B2 (ja) 2007-03-08 2012-05-23 シャープ株式会社 半導体レーザ素子の製造方法、半導体レーザ素子、光ディスク装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102136676A (zh) * 2010-01-26 2011-07-27 索尼公司 面发射半导体激光器及其制造方法
CN103715084A (zh) * 2012-09-28 2014-04-09 富士通株式会社 制造半导体器件的方法和半导体器件
CN103124046A (zh) * 2013-01-18 2013-05-29 西安卓铭光电科技有限公司 一种半导体激光器
CN103124046B (zh) * 2013-01-18 2015-05-13 西安卓铭光电科技有限公司 一种半导体激光器
CN105324248A (zh) * 2013-06-18 2016-02-10 苹果公司 激光雕刻的反射表面结构及其方法
CN105324248B (zh) * 2013-06-18 2018-03-20 苹果公司 激光雕刻的反射表面结构及其方法
CN108886236B (zh) * 2016-02-08 2022-02-25 斯考皮欧技术有限公司 用于硅光子学中的iii-v芯片的宽带后视镜
CN108886236A (zh) * 2016-02-08 2018-11-23 斯考皮欧技术有限公司 用于硅光子学中的iii-v芯片的宽带后视镜
US10732349B2 (en) 2016-02-08 2020-08-04 Skorpios Technologies, Inc. Broadband back mirror for a III-V chip in silicon photonics
US11585977B2 (en) 2016-02-08 2023-02-21 Skorpios Technologies, Inc. Broadband back mirror for a photonic chip
CN108320668A (zh) * 2018-01-19 2018-07-24 昆山国显光电有限公司 柔性显示基板及其制备方法
CN112152085B (zh) * 2020-11-24 2021-02-12 度亘激光技术（苏州）有限公司 半导体结构的制备方法、半导体结构和半导体器件
CN112152085A (zh) * 2020-11-24 2020-12-29 度亘激光技术（苏州）有限公司 半导体制备方法、半导体结构和半导体器件

Also Published As

Publication number Publication date
JP2008251562A (ja) 2008-10-16
US7892860B2 (en) 2011-02-22
US20080240188A1 (en) 2008-10-02
CN101276995B (zh) 2014-08-27

Similar Documents

Publication Publication Date Title
CN101276995B (zh) 半导体激光器芯片及其制造方法
CN101276994B (zh) 半导体光元件的制造方法
CN101950924A (zh) 半导体光学元件的制造方法
US7371595B2 (en) Method for manufacturing semiconductor laser device
JP2015167263A (ja) 半導体レーザ素子
US20050271108A1 (en) Semiconductor laser device
TW200824205A (en) Method for manufacturing semiconductor optical device
CN109390234B (zh) 一种具有凹槽栅的增强型氮化镓异质结hemt的刻蚀方法
US8803165B2 (en) Nitride semiconductor light emitting device and method for manufacturing nitride semiconductor light emitting device
TW201005829A (en) Method for manufacturing semiconductor element
CN101276993B (zh) 半导体光学元件的制造方法
JP2008300802A (ja) 半導体レーザ素子およびその製造方法
US9276379B2 (en) Semiconductor light emitting device and method for manufacturing same
JP2001244568A (ja) Ｉｉｉ族窒化物半導体素子の製造方法
JP2003338662A (ja) 発光素子の製造方法およびその方法により製造される発光素子
KR101606948B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법
WO2007126091A1 (ja) エッチング方法、エッチングマスクおよびそれを用いた半導体装置の製造方法
JP6037449B2 (ja) 窒化物半導体光素子及びその製造方法
US20070026550A1 (en) Method of manufacturing semiconductor light emitting apparatus and semiconductor light emitting apparatus
JP2005197754A (ja) 半導体発光素子およびその製造方法
JP2005209773A (ja) 発光素子及びその製造方法
US20240243552A1 (en) Method of manufacturing vertical cavity surface emitting laser element and vertical cavity surface emitting laser element
JP7167793B2 (ja) 半導体装置の製造方法
JP5722082B2 (ja) 窒化物半導体レーザ装置の製造方法
JP4561038B2 (ja) 窒化物半導体素子の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140827

Termination date: 20160331

CF01 Termination of patent right due to non-payment of annual fee