JP6739637B2 - 超伝導体相互接続構造を形成する方法 - Google Patents

超伝導体相互接続構造を形成する方法 Download PDF

Info

Publication number
JP6739637B2
JP6739637B2 JP2019520518A JP2019520518A JP6739637B2 JP 6739637 B2 JP6739637 B2 JP 6739637B2 JP 2019520518 A JP2019520518 A JP 2019520518A JP 2019520518 A JP2019520518 A JP 2019520518A JP 6739637 B2 JP6739637 B2 JP 6739637B2
Authority
JP
Japan
Prior art keywords
dielectric layer
top surface
forming
superconducting
superconducting wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019520518A
Other languages
English (en)
Other versions
JP2020500423A (ja
Inventor
エフ． キルビー，クリストファー
エフ． キルビー，クリストファー
レニー，マイケル
ジェイ． オドネル，ダニエル
ジェイ． オドネル，ダニエル
ジャコモ，サンドロ ジェイ． ディ
ジャコモ，サンドロ ジェイ． ディ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Systems Corp
Original Assignee
Northrop Grumman Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northrop Grumman Systems Corp filed Critical Northrop Grumman Systems Corp
Publication of JP2020500423A publication Critical patent/JP2020500423A/ja
Application granted granted Critical
Publication of JP6739637B2 publication Critical patent/JP6739637B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0156—Manufacture or treatment of devices comprising Nb or an alloy of Nb with one or more of the elements of group IVB, e.g. titanium, zirconium or hafnium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76891—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by using superconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53285—Conductive materials containing superconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/081—Microstriplines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0268—Manufacture or treatment of devices comprising copper oxide
    • H10N60/0661—Processes performed after copper oxide formation, e.g. patterning
    • H10N60/0688—Etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/85—Superconducting active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/85—Superconducting active materials
    • H10N60/855—Ceramic superconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

[0001] 本発明は契約番号３００６９４．１３号の下で政府支援によってなされた。政府は本発明に特定の権利を有する。
[0002] 本出願は、２０１６年１１月２８日に出願された米国特許出願第１５／３６２４００号に基づく優先権を主張し、その全体が本明細書に組み込まれる。
[0003] 本発明は、超伝導体に関し、詳細には超伝導体構造を形成するための方法論に関する。
[0004] 超伝導回路は、通信信号の完全性又は計算能力が必要とされる国家安全保障用途に著しい向上をもたらすことが期待される量子計算及び暗号化用途のために提案された主要技術の１つである。超伝導回路は１００ケルビン未満の温度で動作する。超伝導デバイスの製造に関する努力は、大部分が大学又は政府の研究室に限られており、超伝導デバイスの大量生産に関してはほとんど発表がない。従って、これらの研究室で超伝導デバイスを製造するために使用される方法の多くは、迅速で一貫した製造が不可能なプロセス又は装置を利用する。最近、従来の半導体プロセスで利用されているものと同様の技術を利用して超伝導回路を大量生産する動きがある。
[0005] １つの周知の半導体プロセスは、集積回路の異なる層にわたってデバイスを互いに結合するために、マルチレベル相互接続スタック内に接点及び伝導線を形成することである。伝導性接点及び線を形成するための１つのそのような製造プロセスは、デュアルダマシンプロセスとして知られている。この技術は最近、超伝導回路の形成において試みられている。デュアルダマシン超伝導回路の製造中、ビア／トレンチ構造がパターン形成され、エッチングされ、金属（例えば、ニオブ、タンタル、アルミニウム）で充填され、次いで化学機械研磨（ＣＭＰ）プロセスを用いて研磨される。次いで、次のレベルの誘電体が堆積され、そしてシーケンスが再び始まり、マルチレベル相互接続スタックを構築する。ＣＭＰプロセス及び次の誘電体層の堆積前の酸素へのあらゆる暴露は、伝導性接点及び線並びに誘電体層の酸化をもたらす可能性があり、これは性能を低下させる。
[0006] 一例において、超伝導体構造を形成する方法が提供される。この方法は、第１誘電体層の上面と整列する上面を有する超伝導要素を第１誘電体層に形成すること、第１誘電体層及び超伝導要素の上に第２誘電体層を形成すること、及び第２誘電体層に超伝導要素の上面まで開口を形成することを含む。この方法はまた、第１処理段階で超伝導要素の上面に形成された酸化物を除去するために超伝導要素の上面に対して洗浄プロセスを実行すること、超伝導要素の上面の上に保護バリアを形成すること、及びさらなる処理のための第２処理段階へ超伝導体構造を移動することを含む。
[0007] さらに別の例では、超伝導体構造を形成する方法が提供される。この方法は、基板の上にある第１誘電体層に第１開口部を形成すること、第１開口部の形成によって生じる酸化物を第１誘電体層から除去するためにエッチングを実行すること、第１誘電体層の上面と整列される上面を有する第１超伝導線を第１開口部に形成すること、及び第１超伝導線の上面及び第１誘電体層の上面に対して第１洗浄プロセスを実行して、第１超伝導線の上面及び第１誘電体層の上面から酸化物を除去することを含む。この方法はまた、第１誘電体層及び第１超伝導線の上に第２誘電体層を形成すること、超伝導線の上面までの第２誘電体層内のビア開口部と、ビア開口部を取り囲みかつ第２誘電体層中に部分的に延在するトレンチ開口部とを形成すること、及び第１超伝導線の上面及び超伝導体構造の残りの部分の上に形成された酸化物を除去するために第１超伝導線の上面に対して第２洗浄プロセスを実行することを含む。この方法はさらに、第１処理段階において第１超伝導線の上面の上に保護バリアを形成して超伝導線の上面の上の酸化物形成を軽減すること、さらなる処理のための第２処理段階に超伝導体構造を移動すること、保護バリアを除去すること、及びビア開口部内の接点と、トレンチ開口部内の第２伝導線と、を形成することを含む。
[0008] なおもさらなる例において、基板の上にある第１誘電体層を形成すること、第１誘電体層の上にある、開口部を有するパターン形成されたフォトレジスト層を形成すること、フォトレジスト層の開口部に基づいて第１誘電体層に延在開口部を形成するために第１誘電体層をエッチングすること、フォトレジスト層を剥離すること、及びフォトレジスト層の剥離によって生じた第１誘電体層上の酸化物層を除去するためにウェットエッチングを実行することを含む、超伝導体相互接続構造を形成する方法が提供される。この方法はまた、延在開口部を充填して第１超伝導線を形成するために接点材料充填を実行すること、第１超伝導線の上面を第１誘電体層の上面と整列させるために化学機械研磨（ＣＭＰ）を実行すること、第１超伝導線の上面及び第１誘電体層の上面に形成された酸化物を除去するために第１超伝導線及び第１誘電体層の上面に対して第１洗浄プロセスを実行すること、及び第１誘電体層及び第１超伝導線の上に第２誘電体層を形成することを含む。
[0009] この方法はまた、第１超伝導線の上面までの第２誘電体層内のビア開口部と、ビア開口部を取り囲みかつ第２誘電体層内に部分的に延在するトレンチ開口部とを形成すること、ビア開口部及びトレンチ開口部の形成中に第１超伝導線の上面に形成された酸化物を除去するために第１超伝導線の上面に対して第２洗浄プロセスを実行すること、超伝導要素の上面の上に第１保護バリアを形成すること、及びさらなる処理のための後続の段階に超伝導体構造を移動することを含む。この方法はなおもさらに、保護バリアを除去するためにアルゴンスパッタ洗浄を実行すること、ビア開口部内に接点を及びトレンチ開口内に第２伝導線を形成するべくビア開口部及びトレンチ開口部を充填するために超伝導接点材料充填を実行すること、第２伝導線の上面を第２誘電体層の上面と整列させるために化学機械研磨（ＣＭＰ）を実行すること、第２誘電体層の上面及び第２伝導線の上面に形成された酸化物を除去するために第３洗浄プロセスを実行すること、及びさらなる処理のための後続の段階に移動するときに第２伝導線をさらなる酸化から保護するために第２伝導線の上面に第２保護バリアを形成することを含む。
超伝導体相互接続構造の断面図を示す。 製造の初期段階の、及びエッチングプロセスを受けている間の超伝導体構造の例の概略断面図を示す。 エッチングプロセスを受けた後及びウェットエッチングを受けている間の図２の構造の概略断面図を示す。 材料堆積チャンバ内での接点材料充填後の図３の構造の概略断面図を示す。 化学機械研磨を受けた後の図４の構造の概略断面図を示す。 第２誘電体層の堆積後及びエッチングプロセスを受けている間の図５の構造の概略断面図を示す。 エッチングプロセスを受けた後の図６の構造の概略断面図を示す。 エッチングプロセスを受けている間の図７の構造の概略断面図を示す。 エッチングプロセスを受けた後及び反応性洗浄を受けている間の図８の構造の概略断面図を示す。 窒化プロセスを受けた後の図９の構造の概略断面図を示す。 アルゴンスパッタ洗浄後及び材料堆積チャンバでの接点材料充填を受けた後の図１０の構造の概略断面図を示す。 化学機械研磨を受けた後の図１１の構造の概略断面図を示す。 窒化プロセスを受けた後の図１２の構造の概略断面図を示す。
[0023] 本発明は、超伝導体構造内に超伝導要素（例えば、伝導線、接点、マイクロストリップ、コプレーナ導波路、ストリップライン伝送線路、フィルタ設計）を形成するための方法に関する。この方法は、超伝導金属要素から酸化物層を除去する前洗浄プロセスを含み、それに続いて、要素を酸化物から保護するために次の処理段階に移動するときに超伝導金属要素上に保護バリアを形成する。酸化物は、化学機械プロセス（ＣＭＰ）の結果として、及び／又は超伝導体相互接続構造を真空環境外で酸素に暴露することの結果として存在し得る。一例では、この方法は、高密度マルチレベル相互接続サブミクロン技術へのスケーリングのために、前洗浄プロセス及び保護バリア形成をデュアルダマシンプロセスに統合する。この方法は、デュアルダマシンプロセスにおける次層の誘電体堆積の前に、テトラフルオロメタン（ＣＦ４）（フッ素）ベースのプラズマクリーンエッチングプロセス及び窒化形成プロセスを使用して、処理場所間を移動するときに下層の金属相互接続要素の滑らかで清潔な表面を保証する。
[0024] プロセスの向上した方法は、信号線を取り囲む界面に関連するＲＦ損失を低減する。ＲＦ損失は取り囲む材料の散逸率のために信号劣化を引き起こす。これらの材料は、バルク誘電体、又は信号線と誘電体材料との間の界面のせいで、信号線のエネルギーを枯渇させる可能性がある。信号損失の主な原因の１つは、誘電体酸化物、並びに化学機械研磨（ＣＭＰ）プロセス及びフォトレジスト剥離中に生成される金属酸化物（例えば、酸化ニオブ）の意図しない形成である。超伝導要素を形成するための超伝導金属としてニオブを使用する１つの例では、この方法論はこれらの意図しない酸化物を除去し、ニオブの酸化を抑制する窒化ニオブ層を形成する。
[0025] 図１は、超伝導体相互接続構造１０の断面図を示す。超伝導体相互接続構造１０は、シリコン、ガラス又は他の基板材料から形成することができる基板１２を含む。第１誘電体層１４は基板１２の上にあり、第２誘電体層２０は第１誘電体層１４の上にある。第１誘電体層１４及び第２誘電体層２０の両方は、超伝導デバイスの形成に通常利用される低温（例えば、１６０℃以下）で使用できる低温誘電体材料から形成することができる。
[0026] 第１超伝導線１６及び第２超伝導線１８が第１誘電体層１４に埋め込まれている。超伝導接点２２が第１端部の第１超伝導線１６から第２誘電体層２０内の第３超伝導線２６まで延びている。第４超伝導線２４が、第２誘電体層２０内の上の方に配置され、第１誘電体層１４内の第２伝導線１８から絶縁されている。超伝導接点及び超伝導線のそれぞれは、ニオブなどの超伝導材料から形成されている。第１保護バリア２８が第３超伝導線２６の上面の上にあり、第２保護バリア３０が第４超伝導線２４の上面の上にある。第１保護バリア２８及び第２保護バリア３０は、例えば、窒化ニオブから形成することができる。第１保護バリア２８及び第２保護バリア３０は、さらなる処理のためにプロセスステージ及び／又はチャンバ間で搬送されるときに、第３超伝導線２６及び第４超伝導線２４の上面を、超伝導性能に影響を及ぼす酸化から保護する。
[0027] 次に図２〜図１３を参照して、図１の超伝導デバイス内の相互接続部の形成に関連する製造について考察する。本例は、底部伝導線を形成するために誘電体薄膜にエッチングされ、上部伝導線を形成するためのデュアルダマシンプロセスがそれに続く、２つの単一ダマシン伝導線に関して示される。この方法論は、マイクロストリップ、コプレーナ導波路及びストリップライン伝送線路の設計並びに誘電体材料の共振周波数を使用するフィルタ設計に適用されるニオブなどの超伝導体相互接続部の酸化物に固有の誘電体材料のＲＦ損失及びマイクロ波損失を低減するために使用される技術を実証する。図２〜図１３に記載されるプロセスフロー例は、デュアルダマシン法を用いてマイクロストリップ伝送線路を形成して、誘電体材料内に超伝導ワイヤを形成する。共振材料に使用される誘電体に対してインサイチュ及び／又はエクスサイチュのいずれかを使用して、酸化ニオブが除去され、超伝導窒化ニオブに置き換えられる。
[0028] 図２は製造の初期段階における超伝導体構造の断面図を示す。超伝導体構造は、１つ又は複数の誘電体層内にビア及びトレンチを形成するためのエッチングチャンバ内にある。超伝導体構造４０は、下にある基板５０の上に堆積された第１誘電体層５２を含む。下にある基板５０は、例えば、後続の上にある層を機械的に支持するシリコン又はガラスウェハであり得る。低圧化学気相成長法（ＬＰＣＶＤ）、プラズマ化学気相成長法（ＰＥＣＶＤ）、高密度プラズマ化学気相成長法（ＨＤＰＣＶＤ）、スパッタリング又はスピンオン技術など、相互接続層を提供するのに適した厚さまで第１誘電体層５２を形成するための任意の適切な技術が用いられ得る。第１誘電体層５２に使用する典型的な誘電体材料は、低レベルの酸素と水素を有するシリコンリッチ膜であろう。
[0029] 図２に示すように、フォトレジスト材料層５４が構造を覆うように塗布され、トレンチパターンに従ってフォトレジスト材料層５４中にトレンチ開口部５６を露出するようにパターン形成され現像されている。フォトレジスト材料層５４は、フォトレジスト材料層５４をパターン形成するために使用される放射線の波長に対応して変化する厚さを有することができる。フォトレジスト材料層５４は、スピンコーティング又はスピンキャスティング堆積技術を介して第１誘電体層５２を覆うように形成され、（例えば、深紫外線（ＤＵＶ）照射を介して）選択的に照射され現像されてトレンチ開口部５４を形成してもよい。
[0030] 図２はまた、フォトレジスト材料層５４のトレンチパターンに基づいて第１誘電体層５２に延在トレンチ開口部５８（図３）を形成するために第１誘電体層５２にエッチング２００（例えば、異方性反応性イオンエッチング（ＲＩＥ））を行うことを示す。エッチングステップ２００はドライエッチングであり、上にあるフォトレジスト材料層５４よりも速い速度で下にある第１誘電体層５２を選択的にエッチングするエッチング剤を用いることができる。例えば、第１誘電体層５２は、平行板型ＲＩＥ装置あるいは電子サイクロトロン共鳴（ＥＣＲ）プラズマ反応器などの市販のエッチャー中で、プラズマガス、ここではフッ素イオンを含有する四フッ化炭素（ＣＦ４）を用いて異方性エッチングされ、パターン形成されたフォトレジスト材料層５４からマスクパターンを複製し、それによって延在トレンチ開口部５８を形成することができる。フォトレジスト材料層５４は、その後、酸素をベースとしたプラズマを使用して除去され、有機残留物を除去するように湿式洗浄される。酸素暴露の結果として、エッチングされた誘電体表面は、図３に示されるように二酸化ケイ素層６０を有する。
[0031] 二酸化ケイ素は、ＲＦ及びマイクロ波周波数において高い損失を有することが知られている。酸化物層６０は、図３に示すように、ウェットエッチングチャンバ内でフッ化水素酸ウェットエッチング２１０を用いて除去される。次に、構造を材料堆積チャンバに入れる。構造を湿式洗浄から堆積チャンバへ移動する間に成長した自然酸化物の単層を除去するために、構造はその場でアルゴン前洗浄を受ける。次に、構造は、ニオブなどの超伝導材料６２をトレンチ開口部５８内に堆積させるための接点材料充填を受け、図４に示される結果として得られる構造を形成する。接点材料充填は、標準的な接点材料堆積を用いて堆積することができる。接点材料充填の堆積に続いて、超伝導材料６２は研磨チャンバ内に移動され、化学機械研磨（ＣＭＰ）によって誘電体層５２の表面レベルまで研磨されて伝導体レベルの表面を平坦化する。ＣＭＰは、超伝導線６４を形成し、図５の結果として得られる構造を提供するために、誘電体層５２に対して選択的なスラリーを利用する。
[0032] 金属ニオブを研磨するために使用されるスラリーは過酸化物成分を含み、第１及び第２超伝導線の上にある約１００Ａの酸化ニオブ６８と、第１誘電層５２の上にある約５０Ａの誘電体酸化物６６との表面層をもたらす。この酸化ニオブが存在すると、超伝導回路の性能が低下するため（金属線の損失）、次の誘電体層を堆積する前に除去する必要がある。これらの表面薄膜は大きな損失を引き起こす可能性があるので、フッ素ベースのプラズマエッチング化学を使用して反応性洗浄を使用して酸化ニオブ６８及び誘電体酸化物６６を除去する。この反応性洗浄は、堆積チャンバに対してエクスサイチュで、例えば、低バックグラウンドレベルの酸素濃度を有する真空メインフレーム上のＰＥＣＶＤチャンバにクラスター化されたプラズマエッチングチャンバで、又は堆積に対してインサイチュで、すなわち堆積プロセスの前のレシピシーケンスの一部としての反応性洗浄プロセスで実行することができる。
[0033] 図６に示すように、洗浄された上面を有する超伝導体構造は、次に、超伝導体相互接続構造内に次の相互接続層を形成するための後続の誘電体堆積プロセスを受けるための堆積チャンバに移動される。得られた構造を図６に示し、第２誘電体層７０が構造の上にあり、第１及び第２超伝導線６４を封入している。
[0034] フォトレジスト材料層７２が構造を覆うように塗布され、次いでビアパターンに従ってフォトレジスト材料層７２内の開口領域７４を露出するようにパターン形成され（例えば、ＤＵＶ画像形成され）、現像される。図６はまた、フォトレジスト材料層７２内のビアパターンに基づいて第２誘電体層７０内に延在ビア開口部７６（図７）を形成するために第２誘電体層７０にエッチング２２０を行うことを示す。延在ビア開口部７６は、第１超伝導線６４の１つまで延在する。エッチング２２０は、第１誘電体層５２について前述したのと同じプラズマ化学を利用する。その後、フォトレジスト材料層７２を剥離して、図７に示す構造を得る。酸素プラズマを用いたフォトレジスト剥離の後、別の誘電体酸化物層７８と酸化ニオブ層８０が形成される。
[0035] 図８に示すように、フォトレジスト材料層８２が構造を覆うように塗布され、次にトレンチパターンに従ってフォトレジスト材料層８２内の開放トレンチ領域８４を露出するようにパターン形成され現像される。図８はまた、フォトレジスト材料層８２内のトレンチパターンに基づいて第２誘電体層７０内に部分的に延在する延在開口部８６及び８８（図９）を形成するために第２誘電体層７０に対してエッチング２３０（例えば、異方性反応性イオンエッチング（ＲＩＥ））を実行することを示す。エッチング２３０はまた、酸化ニオブ層及びフォトレジスト材料層８２によって覆われていない誘電体酸化物の部分を除去する。その後、フォトレジスト材料層８２を剥離し、図９に示される構造を得る。フォトレジスト剥離の後に、別の誘電体酸化物層７９と酸化ニオブ層８１とが形成される。
[0036] 図９はまた、フッ素ベースのプラズマエッチング２４０を用いた得られた誘電体酸化物７９及び酸化ニオブ８１の同時除去と、窒化ニオブバリア９０（図１０）を形成するための窒素プラズマを用いた次の窒化ニオブ層の選択的成長とを示す。典型的なプラズマエッチングチャンバを使用してこれらの機能を実行することができる。これら２つのプロセス酸化物洗浄及び窒化は、構造の照準線外領域がプラズマエッチングチャンバを使用して洗浄されるように、ＰＶＤチャンバに対してエクスサイチュで行われる。窒化ニオブバリア９０は、表面を不動態化し、従って伝導体レベルのさらなる酸化を抑制するように成長する。得られた構造を図１０に示す。
[0037] 次に、窒化ニオブバリア９０は、照準線であるＰＶＤニオブチャンバに対してインサイチュでアルゴン前洗浄を使用して除去される。構造は、ニオブなどの超伝導材料９２を標準的な接点材料堆積を用いてビア７６とトレンチ８６及び８８の中に堆積し、図１１の結果として得られる構造を提供するための接点材料充填を受ける。接点材料充填の堆積に続いて、接点材料は、化学機械研磨（ＣＭＰ）によって第２誘電体層７０の表面レベルまで研磨されて、図１２の結果として得られる構造を提供する。図１２の結果として得られる構造は、第３超伝導線９５及び第４超伝導線９６と、第２誘電体層７０の上にある別の誘電体酸化物層９８と、第３超伝導線９５及び第４超伝導線９６の上面の上にある別の酸化ニオブ層１００とを含む。誘電体酸化物層９８及び酸化ニオブ層１００を除去するために図１２の構造に対して別のフッ素ベースのプラズマエッチングが行われる。最後に、構造はニオブ窒化プロセスによって完成され、第３超伝導線９５の上にある第１窒化ニオブバリア１０２と、第４超伝導線８６の上にある第２窒化ニオブバリア１０４とを提供し、構造を次のプロセス及び／又はチャンバに移送する間のニオブの酸化を防止する。最終的に得られた構造を図１３に示す。
[0038] 伝導体と基面との間の電界が誘電体を横切って生じるので、窒化ニオブ層はマイクロストリップの損失に寄与しない。ここに記載したプロセスフローの概念は、垂直面におけるストリップラインの形成及びマルチレベル伝送線路の形成に拡張することができる。
[0039] 上に記載したことは本発明の例である。当然のことながら、本発明を記載する目的で構成要素又は方法論の考えられるすべての組み合わせを記載することは不可能であるが、当業者は、本発明の多くのさらなる組み合わせ及び置換が可能であることを認識するであろう。従って、本発明は、添付の特許請求の範囲を含む本出願の範囲内に含まれるすべてのそのような変更、修正、及び変形を包含することを意図している。

Claims (15)

  1. 超伝導体構造を形成する方法であって、
    第１誘電体層の上面と整列する上面を有する超伝導要素を前記第１誘電体層に形成することと、
    前記第１誘電体層及び前記超伝導要素の上に第２誘電体層を形成することと、
    前記第２誘電体層に前記超伝導要素の上面までの開口部を形成することと、
    第１処理段階で前記超伝導要素の前記上面に形成された酸化物を除去するために前記超伝導要素の前記上面に対して洗浄プロセスを実行することと、
    前記超伝導要素の前記上面の上に保護バリアを形成することと、
    さらなる処理のために第２処理段階へ前記超伝導体構造を移動させることと、
    前記保護バリアを除去するためにアルゴンスパッタ洗浄を実行することと、を含む方法。
  2. 前記洗浄プロセスがフッ素ベースの反応性洗浄プロセスである、請求項１に記載の方法。
  3. 前記第１誘電体層の前記上面と整列する上面を有する超伝導要素を形成することが、
    前記第１誘電体層の上にある、開口部を有するパターン形成されたフォトレジスト層を形成することと、
    前記フォトレジスト層の前記開口部に基づいて前記第１誘電体層に延在開口部を形成するために前記第１誘電体層をエッチングすることと、
    前記フォトレジスト層を剥離することと、
    前記フォトレジスト層の剥離によって生じた前記第１誘電体層上の酸化物を除去するためにウェットエッチングを実行することと、
    前記延在開口部を充填するために接点材料充填を実行することと、
    前記超伝導要素の上面を前記第１誘電体層の上面と整列させるために化学機械研磨（ＣＭＰ）を実行することと、を含み、
    前記洗浄プロセスは、前記超伝導要素の上面に及び前記第１誘電体層の前記上面に形成された酸化物であって両方とも少なくとも前記ＣＭＰによって生じた酸化物を除去する、請求項１に記載の方法。
  4. 前記第２誘電体層に前記超伝導要素の上面までの開口部を形成することが、
    前記第２誘電体層の上にありかつ前記超伝導要素と整列されたビアパターン開口部を有する第２パターン形成されたフォトレジスト層を形成することと、
    前記第２パターン形成されたフォトレジスト層の前記ビアパターン開口部に基づいて前記超伝導要素までの前記延在開口部を前記第２誘電体層に形成するために前記第２誘電体層をエッチングすることと、
    前記第２パターン形成されたフォトレジスト層を剥離することと、を含む、請求項３に記載の方法。
  5. 前記第２誘電体層の前記延在開口部の上にあり、それを取り囲み、前記超伝導要素と整列されたトレンチ開口部パターンを有する第３パターン形成されたフォトレジスト層を形成することと、
    前記第３パターン形成されたフォトレジスト層の前記トレンチ開口部パターンに基づいて前記第２誘電体層にトレンチ開口部を形成するために前記第２誘電体層を部分的にエッチングすることと、
    前記第３パターン形成されたフォトレジスト層を剥離することと、をさらに含む、請求項４に記載の方法。
  6. 前記超伝導要素の前記上面の上に保護バリアを形成する前に少なくとも前記第３パターン形成されたフォトレジスト層の剥離により前記第２誘電体層の上面及び前記超伝導要素の前記上面に形成された酸化物を除去するために洗浄プロセスを実行することをさらに含む、請求項５に記載の方法。
  7. 前記延在開口部及び前記トレンチ開口部を充填するために超伝導接点材料充填を実行することと、
    超伝導線を形成するべく前記超伝導要素の上面を前記第２誘電体層の上面と整列させるために化学機械研磨（ＣＭＰ）を実行することと、
    前記第２誘電体層の上面及び前記超伝導線の前記上面に形成された酸化物を除去するために洗浄プロセスを実行することと、
    さらなる処理のために後続の段階に移動されるときに前記超伝導線をさらなる酸化から保護するために前記超伝導線の上面に保護バリアを形成することと、をさらに含む、請求項６に記載の方法。
  8. 前記第１誘電体層及び前記第２誘電体層中で使用される誘電体材料の少なくとも１つが、約１６０℃又は１６０℃未満の温度で形成することができる誘電体材料から形成される、請求項１に記載の方法。
  9. 超伝導体構造を形成する方法であって、
    基板の上にある第１誘電体層に第１開口部を形成することと、
    前記第１開口部の形成によって生じる酸化物を前記第１誘電体層から除去するためにウェットエッチングを実行することと、
    前記第１誘電体層の上面と整列される上面を有する第１超伝導線を前記第１開口部に形成することと、
    前記第１超伝導線の前記上面及び前記第１誘電体層の前記上面から酸化物を除去するために前記第１超伝導線の前記上面及び前記第１誘電体層の前記上面に対して第１洗浄プロセスを実行することと、
    前記第１誘電体層及び前記第１超伝導線の上に第２誘電体層を形成することと、
    前記第１超伝導線の上面までの前記第２誘電体層内のビア開口部と、前記ビア開口部を取り囲みかつ前記第２誘電体層中に部分的に延在するトレンチ開口部とを形成することと、
    前記第１超伝導線の前記上面及び前記超伝導体構造の残りの部分の上に形成された酸化物を除去するために前記第１超伝導線の前記上面に対して第２洗浄プロセスを実行することと、
    第１処理段階において前記第１超伝導線の前記上面の上に保護バリアを形成して前記第１超伝導線の前記上面の上の酸化物形成を軽減することと、
    さらなる処理のために第２処理段階に前記超伝導体構造を移動させることと、
    前記保護バリアを除去することと、
    前記ビア開口部内の接点と、前記トレンチ開口部内の第２超伝導線とを形成することと、を含む方法。
  10. 前記第１及び前記第２洗浄プロセスが反応性フッ素ベース洗浄プロセスである、請求項９に記載の方法。
  11. 前記第１超伝導線、前記接点及び前記第２超伝導線がニオブから形成される、請求項９に記載の方法。
  12. 前記保護バリアが窒化ニオブから形成される、請求項９に記載の方法。
  13. 前記保護バリアを除去することが、前記保護バリアを除去するためにアルゴンスパッタ洗浄を実行することを含む、請求項９に記載の方法。
  14. 前記第２超伝導線の前記上面に形成された酸化物を除去するために前記第２超伝導線の前記上面に第３洗浄プロセスを実行することと、後続の処理段階において前記第２超伝導線の前記上面の上の酸化物形成を軽減するために前記第２超伝導線の前記上面の上に保護バリアを形成することと、をさらに含む、請求項９に記載の方法。
  15. 前記第１誘電体層及び前記第２誘電体層中で使用される誘電体材料の少なくとも１つが、約１６０℃又は１６０℃未満の温度で形成することができる誘電体材料から形成される、請求項９に記載の方法。
JP2019520518A 2016-11-28 2017-10-26 超伝導体相互接続構造を形成する方法 Active JP6739637B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/362,400 2016-11-28
US15/362,400 US10312142B2 (en) 2016-11-28 2016-11-28 Method of forming superconductor structures
PCT/US2017/058506 WO2018097925A1 (en) 2016-11-28 2017-10-26 Method of forming a superconductor interconnect structure

Publications (2)

Publication Number Publication Date
JP2020500423A JP2020500423A (ja) 2020-01-09
JP6739637B2 true JP6739637B2 (ja) 2020-08-12

Family

ID=60263162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019520518A Active JP6739637B2 (ja) 2016-11-28 2017-10-26 超伝導体相互接続構造を形成する方法

Country Status (7)

Country Link
US (1) US10312142B2 (ja)
EP (1) EP3545562A1 (ja)
JP (1) JP6739637B2 (ja)
KR (1) KR102232142B1 (ja)
AU (2) AU2017366449B2 (ja)
CA (1) CA3041827C (ja)
WO (1) WO2018097925A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276504B2 (en) * 2017-05-17 2019-04-30 Northrop Grumman Systems Corporation Preclean and deposition methodology for superconductor interconnects
US10763419B2 (en) 2017-06-02 2020-09-01 Northrop Grumman Systems Corporation Deposition methodology for superconductor interconnects
US10515896B2 (en) * 2017-08-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor device and methods of fabrication thereof
US10985059B2 (en) * 2018-11-01 2021-04-20 Northrop Grumman Systems Corporation Preclean and dielectric deposition methodology for superconductor interconnect fabrication
CN111933787B (zh) * 2020-08-20 2022-09-06 中国科学院上海微系统与信息技术研究所 超导连接通道及其制备方法
CN111969100B (zh) * 2020-08-26 2022-05-17 中国科学院上海微系统与信息技术研究所 基于TaN的约瑟夫森结及其制备方法
US11723293B2 (en) 2021-03-26 2023-08-08 International Business Machines Corporation Reactivation of a deposited metal liner
WO2023096670A2 (en) * 2021-07-20 2023-06-01 D-Wave Systems Inc. Systems and methods for quantum computing using fluxonium qubits with kinetic inductors
US20230134994A1 (en) * 2021-11-02 2023-05-04 Raytheon Company Systems and methods for nitridization of niobium traces

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3120742B2 (ja) * 1996-11-20 2000-12-25 日本電気株式会社 超伝導回路及びその製造方法
KR100283858B1 (ko) * 1998-10-22 2001-04-02 정명세 초전도 소자 제조방법
US6177347B1 (en) 1999-07-02 2001-01-23 Taiwan Semiconductor Manufacturing Company In-situ cleaning process for Cu metallization
US6804539B2 (en) * 1999-10-20 2004-10-12 Curo Interactive Incorporated Single action audio prompt interface utilizing binary state time domain multiple selection protocol
WO2002013234A2 (en) 2000-08-04 2002-02-14 Applied Materials, Inc. Stabilized surface between a fluorosilicate glass dielectric and a liner/barrier layer
US7049226B2 (en) 2001-09-26 2006-05-23 Applied Materials, Inc. Integration of ALD tantalum nitride for copper metallization
US6926190B2 (en) * 2002-03-25 2005-08-09 Micron Technology, Inc. Integrated circuit assemblies and assembly methods
JP4810074B2 (ja) 2003-06-27 2011-11-09 株式会社日立製作所 超電導デバイス用多層配線の製造方法
DE102004037089A1 (de) 2004-07-30 2006-03-16 Advanced Micro Devices, Inc., Sunnyvale Technik zur Herstellung einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfermetallisierungsschicht
JP2008532271A (ja) * 2005-02-22 2008-08-14 エーエスエム アメリカ インコーポレイテッド 原子層堆積のための表面のプラズマ前処理
US7341978B2 (en) 2005-03-04 2008-03-11 Lsi Logic Corporation Superconductor wires for back end interconnects
US7314978B1 (en) * 2007-01-11 2008-01-01 Shamrock Seed Company, Inc. Lettuce cultivar 50-0401019-B
JP2012519379A (ja) * 2009-02-27 2012-08-23 ディー−ウェイブ システムズ，インコーポレイテッド 超伝導集積回路を製造するためのシステムおよび方法
US9002358B2 (en) * 2009-08-05 2015-04-07 Qualcomm Incorporated Access point identification based on multiple pilot signature indicators
US9768371B2 (en) * 2012-03-08 2017-09-19 D-Wave Systems Inc. Systems and methods for fabrication of superconducting integrated circuits
US9425376B2 (en) * 2013-12-23 2016-08-23 Intermolecular, Inc. Plasma cleaning of superconducting layers

Also Published As

Publication number Publication date
JP2020500423A (ja) 2020-01-09
KR102232142B1 (ko) 2021-03-29
US20180151430A1 (en) 2018-05-31
EP3545562A1 (en) 2019-10-02
AU2017366449B2 (en) 2021-03-25
WO2018097925A1 (en) 2018-05-31
US10312142B2 (en) 2019-06-04
CA3041827C (en) 2022-04-19
CA3041827A1 (en) 2018-05-31
AU2017366449A1 (en) 2019-05-02
AU2021201266A1 (en) 2021-03-18
AU2021201266B2 (en) 2022-09-15
KR20190069505A (ko) 2019-06-19

Similar Documents

Publication Publication Date Title
JP6739637B2 (ja) 超伝導体相互接続構造を形成する方法
EP3501032B1 (en) Preclean methodology for superconductor interconnect fabrication
JP6686230B2 (ja) 超伝導デバイスの相互接続
US11783090B2 (en) Methodology for forming a resistive element in a superconducting structure
KR102657264B1 (ko) 초전도체 상호접속 구조 제조를 위한 전세정 및 유전층 적층 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190521

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200721

R150 Certificate of patent or registration of utility model

Ref document number: 6739637

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250