JP6686230B2 - 超伝導デバイスの相互接続 - Google Patents

超伝導デバイスの相互接続 Download PDF

Info

Publication number
JP6686230B2
JP6686230B2 JP2019510906A JP2019510906A JP6686230B2 JP 6686230 B2 JP6686230 B2 JP 6686230B2 JP 2019510906 A JP2019510906 A JP 2019510906A JP 2019510906 A JP2019510906 A JP 2019510906A JP 6686230 B2 JP6686230 B2 JP 6686230B2
Authority
JP
Japan
Prior art keywords
dielectric layer
high temperature
temperature dielectric
layer
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019510906A
Other languages
English (en)
Other versions
JP2019528577A (ja
Inventor
エフ. カービー、クリストファー
エフ. カービー、クリストファー
レニー、マイケル
エル. グラニンガー、アウレリウス
エル. グラニンガー、アウレリウス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Systems Corp
Original Assignee
Northrop Grumman Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northrop Grumman Systems Corp filed Critical Northrop Grumman Systems Corp
Publication of JP2019528577A publication Critical patent/JP2019528577A/ja
Application granted granted Critical
Publication of JP6686230B2 publication Critical patent/JP6686230B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0912Manufacture or treatment of Josephson-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/10Junction-based devices
    • H10N60/12Josephson-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/20Permanent superconducting devices
    • H10N60/203Permanent superconducting devices comprising high-Tc ceramic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/80Constructional details
    • H10N60/805Constructional details for Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

本発明は、概して、超伝導体に関し、より詳細には、超伝導デバイスの相互接続に関する。
超伝導回路は、通信信号の完全性または計算能力が必要とされる国家安全保障のアプリケーションに著しい向上をもたらすことが期待される量子コンピューティングおよび暗号化アプリケーション用に提案されている主要技術の1つである。超伝導回路は、100ケルビン(−173.15°)未満の温度で動作する。超伝導デバイスの製造に関する取り組みは、ほとんどが大学または政府の研究室に限られており、超伝導デバイスの大量生産に関してはほとんど発表されていない。従って、これらの実験室で超伝導デバイスを製造するために使用される多くの方法は、迅速で一貫した製造が不可能なプロセスまたは装置を利用している。さらに、低温処理の必要性は、現在、超伝導デバイスの大量生産に対するより重大な障害の1つを提示している。
超伝導回路に用いられる一般的なデバイスの1つは、誘電体の配線構造に埋め込むことができるジョセフソン接合(JJ)である。典型的には、ジョセフソン接合(JJ)の配線構造は、高温材料を利用するとJJの構造に損傷を与え、ひいてはJJの通常動作が低下し得るため、低温材料を用いて形成される(例えば、180℃以下で形成される)。超伝導デバイスの相互接続における低温材料の利用は、高温材料の利用よりも多くの損失が生じる。さらに、JJを形成するためにレガシー処理技術を使用すると、大きなトポグラフィ問題が生じ、従ってJJの歩留まりおよび信頼性に問題が生じる。これらの両方の理由により、JJが直径1μm程度の最小サイズとなり、これは集積チップの密度および機能性を制限する。
JJを用いて回路を形成する際に、(例えば、180℃を超える温度で形成された)低損失高温誘電体を使用する試みがなされてきた。一例の方法は、スパッタリングされたクォーツの非平坦化堆積を使用して高温誘電体を形成する。しかしながら、このプロセスは所望の0.25μm技術には拡張性がなく、平坦化の欠如によって、これらのデバイスが相互接続レベル4に制限される。
一例において、超伝導デバイスの配線構造を形成する方法が提供される。方法は、基板を覆う第1の高温誘電体層を形成するステップと、第1の高温誘電体層内にベース電極を形成するステップと、ベース電極は、第1の高温誘電体層の上面に整列された上面を有し、第1の高温誘電体層およびベース電極の上に第2の高温誘電体層を堆積するステップとを含む。方法はさらに、第2の高温誘電体層の上面からベース電極の第1の端部に達する第1のコンタクトを形成するステップと、第1のコンタクトの上面を覆い、かつ上面と接触するジョセフソン接合(JJ)を形成するステップと、第2の誘電体層の上面からベース電極の第2の端部に達する第2のコンタクトを形成するステップとを含む。
別の例において、超伝導デバイスの配線構造を形成する方法が提供される。方法、基板を覆う第1の高温誘電体層を形成するステップと、第1の高温誘電体層内にベース電極を形成するステップと、ベース電極は、第1の高温誘電体層の上面に整列された上面を有し、JJおよび第1の高温誘電体層の上に第2の高温誘電体層を堆積するステップと、第2の誘電体層の上面からベース電極の第1の端部に達する第1のコンタクトを形成するステップとを含む。方法はさらに、第1のコンタクトの上面を研磨するステップと、第1のコンタクトおよび第2の誘電体層の上に第1のアルミニウム層を堆積するステップと、第1のアルミニウム層を酸化して第1のアルミニウム層の上面に酸化アルミニウム層を形成するステップと、酸化アルミニウム層の上に第2のアルミニウム層を形成するステップとを含む。方法はさらに、第2のアルミニウム層をエッチングして、酸化アルミニウム層を第2のアルミニウム層で封止してJJを形成し、第2のアルミニウム層の残留部分を除去するステップと、第2の高温誘電体層の上面からベース電極の第2の端部に達する第2のコンタクトと、第1のコンタクトの上にある第1の導電線と、第2のコンタクトの上にある第2の導電線とを形成するステップとを含み、第1および第2の導電線は第2の誘電体層の上面の上に配置される。
さらに別の例において、超伝導デバイスの配線構造が提供される。構造は、基板を覆う第1の高温誘電体層と、第1の高温誘電体層内に配置されたベース電極と、ベース電極は、第1の高温誘電体層の上面に整列された上面を有し、第1の高温誘電体層およびベース電極の上に配置された第2の高温誘電体層と、第2の高温誘電体層の上面からベース電極の第1の端部にまで延在する第1のコンタクトとを備える。構造はさらに、第1のコンタクトを覆うJJと、第2の高温誘電体層の上面からベース電極の第2の端部まで延在する第2のコンタクトと、第1のコンタクトの上にある第1の導電線と、第2のコンタクトの上にある第2の導電線とを備える。
超伝導デバイスの配線構造の断面図である。 製造の初期段階における超伝導構造の一例の概略断面図である。 エッチングプロセスを受けてフォトレジスト材料層が堆積されパターニングされた後の図2の構造の概略断面図である。 エッチング処理後でフォトレジスト材料層が剥離された後の図3の構造の概略断面図である。 コンタクト材料を充填した後の図4の構造の概略断面図である。 化学機械研磨処理後の図5の構造の概略断面図である。 第2の高温誘電体の堆積、フォトレジスト材料層の堆積、およびパターニングの後、第1のビアを形成するためのエッチングプロセスを受けている図6の構造の概略断面図である。 エッチングプロセス後でフォトレジスト材料層が剥離された後の図7の構造の概略断面図である。 コンタクト材料を充填して第1のコンタクトを形成した後で化学機械研磨後の図8の構造の概略断面図である。 酸化を経て第1のコンタクトの上面に層を形成した後で堆積プロセスを経てキャップ層を形成した後の図9の構造の概略断面図である。 フォトレジスト材料層が堆積されパターニングされた後でエッチングプロセスを受けている図10の構造の概略断面図である。 エッチングプロセス後でフォトレジスト材料層が剥離された後の図11の構造の概略断面図である。 低温誘電体の堆積、フォトレジスト材料層の堆積およびパターニング後、第2のビアを形成するためのエッチングプロセスを受けている図12の構造の概略断面図である。 エッチング処理後でフォトレジスト材料層が剥離された後の図13の構造の概略断面図である。 フォトレジスト材料層が堆積されパターニングされた後、トレンチを形成するためのエッチングプロセスを受けている図14の構造の概略断面図である。 エッチングプロセス後でフォトレジスト材料層が剥離された後の図15の構造の概略断面図である。 コンタクト材料充填後の図16の構造の概略断面図である。 化学機械研磨を経た後、低温誘電体層を除去するためのエッチングプロセスを受けている図17の構造の概略断面図である。 低温誘電体層を除去するためのエッチングプロセスを経た後の図18の構造の概略断面図である。
本発明は、高温低損失誘電体の超伝導デバイス(例えば、ジョセフソン接合(JJ))の配線構造およびその形成方法に関する。一例では、アルミニウム(AL)ベースの超伝導JJ(例えば、Al/酸化アルミニウム(AlOx)/Al)が、高密度多層配線サブミクロン技術へのスケーリングのためにデュアルダマシンプロセスに組み込まれる。この集積に使用される配線金属は、例えば、ニオブ(Nb)とすることができる。RF周波数で性能目標を達成するには、アクティブJJを高温誘電体で包囲する必要がある。この方法は、高温誘電体を用いる平坦化超伝導配線方式にスケーラブルJJプロセスを組み込んでいる。
高温誘電体は、180℃を超える温度で形成される誘電体材料から形成される。180℃を超える温度は、JJの構造に損傷を与える可能性があり、一方、低温誘電体は180℃未満の温度で形成され、この温度は通常、JJの構造に損傷を与えない。高温誘電体は、低温誘電体に埋め込まれたデバイスよりも信号損失が少なく、かつ誘電体内のデバイスが低温誘電体に埋め込まれたデバイスと比較して改善された性能で動作することを可能にする超伝導デバイスを提供する。
本発明はまた、0.5μm以下の高密度JJをマルチレベルプロセスフローで作成して高レベルの相互接続を可能にするという課題を解決する。現在のJJの形成は、スケールプロセス技術を利用しており、具体的にはAlの化学機械研磨(CMP)とそれに続くアルミニウムの酸化を利用して薄いトンネル障壁を形成している。高密度機能Al/AlOx/AlJJデバイス(0.35μm以上)および0.25μmの寸法のニオブベースの配線を有する回路を製造する際に、研磨表面上に形成されたJJが文書化された証拠はこれまでにない。アルミニウムベースのJJは、一般的なニオブベースのJJと比べて性能特性が大きく異なる。
図1は、超伝導デバイスJJの配線構造10の断面図を示す。超伝導デバイス構造10は、基板12を覆う活性層14を含む。基板12は、シリコン、ガラスまたは他の基板材料から形成することができる。活性層14は、接地層またはデバイス層とすることができる。第1の高温誘電体層16が活性層14を覆い、第2の高温誘電体層20が第1の高温誘電体層16を覆う。第1および第2の高温誘電体層の両方は、半導体の形成に典型的に利用される高温(例えば、摂氏180度以上)で使用することができる誘電体材料から形成される。
第1の高温誘電体層16には、ベース電極18が埋め込まれている。JJ30が第2の高温誘電体層20の上に配置されている。JJ30は、酸化された上面を有するアルミニウム層から形成され、かつ酸化された上面を封入するアルミニウム層で覆われている。例えば、アルミニウムから形成された第1の導電コンタクト22は、JJ26から第2の高温誘電体層20を介してベース電極18の第1の端部にまで延在する。重要な点として、第1の導電コンタクト22はJJ30の幅を規定する。このようにして、JJは、第1の導電コンタクト22を作成するのに使用される技術能力と同等の小さい幅で作成することができ、この幅は、低温誘電体材料とは対照的に高温誘電体材料に関して非常に小さい。
例えば、ニオブから形成された第2の導電コンタクト24は、第2の高温誘電体層20の上面からベース電極18の第2の端部にまで延在する。JJ30の第1面は、JJ30の上部電極と見なされる第1の導電線26に接続されている。第2の導電線28は、対向電極と見なされ、かつ第2の導電コンタクト24によってベース電極18に接続されている。ベース電極18は、JJ30の第2面および対向電極に接続されている。導電線26および28は、ニオブ等の超伝導材料で形成されている。
次に、図2〜図10を参照して、図1の超伝導デバイスにおける配線の形成に関連して製造について説明する。本実施形態は、絶縁誘電体中に超伝導金属のシングルまたはデュアルダマシン層を形成することから開始されるプロセスフローに関して説明されることを理解されたい。JJが最初に形成される場合、以下に示されるようにシングルダマシンであるか、または多層配線内に挿入される場合にはデュアルダマシンであり得る。本実施形態は、下部電極を形成するために誘電体薄膜にエッチングされたシングルダマシントレンチと、それに続く上部電極を形成するためのデュアルダマシンプロセスに関して例示される。
図2は製造の初期段階における超伝導構造50を示す。超伝導構造50は、下層基板52を覆う、接地層またはデバイス層などの活性層54を含む。下層基板52は、例えば、活性層54およびそれに続く上層を機械的に支持するシリコンまたはガラスウェハとすることができる。第1の高温誘電体層56が活性層54上に形成されている。配線層を提供するのに適した厚さに対する低圧化学気相成長法(LPCVD)、プラズマ化学気相成長法(PECVD)、高密度化学プラズマ気相成長法(HDPCVD)、スパッタリングまたはスピンオン技術のような第1の高温誘電体層56を形成するための任意の適切な技術が用いられ得る。代替的に、第1の高温誘電体層56を基板50上に直接形成することができる。
次に、図3に示されるように、フォトレジスト材料層58が構造を覆うように塗布され、次にパターニングされ現像されて、トレンチパターンに従ってフォトレジスト材料層58にトレンチ開口部60が露出される。フォトレジスト材料層58は、フォトレジスト材料層58をパターニングするのに使用される放射線の波長に対応して変化する厚さを有することができる。フォトレジスト材料層58は、スピンコーティングまたはスピンキャスティング堆積技術によって第1の高温誘電体層56上に形成され、(例えば、深紫外線(DUV)照射によって)選択的に照射され、現像されてトレンチ開口部60が形成される。
図3はまた、フォトレジスト材料層58内のトレンチパターンに基づいて第1の高温誘電体層56に拡張トレンチ開口部62(図4)を形成するために第1の高温誘電体層56に対してエッチング110(例えば、異方性反応性イオンエッチング(RIE))を行うことを示す。エッチング工程110は乾式エッチングであり、かつ下層活性層54および上層フォトレジスト材料層58よりも速い速度で下層の第1の高温誘電体層56を選択的にエッチングするエッチング剤を使用することができる。例えば、第1の高温誘電体層56は、平行平板型RIE装置または代替的に電子サイクロトロン共鳴(ECR)プラズマリアクタなどの市販のエッチャー内で、プラズマガス(複数種可)、ここではフッ素イオンを含有する四フッ化炭素(CF)で異方性エッチングして、フォトレジスト材料層58のマスクパターンを複製して、拡張されたトレンチ開口部62を作成する。その後、フォトレジスト材料層58を剥離し(例えば、Oプラズマ中でアッシングし)、図4に示す構造を得る。
次に、構造は、コンタクト材料充填を経て、ニオブまたはタンタル(Ta)または他の超伝導材料のような超伝導材料64がトレンチ62内に堆積されて、図5の結果として得られた構造が形成される。コンタクト充填材料は標準コンタクト材料堆積を用いて堆積することができる。コンタクト充填材料の堆積に続いて、超伝導材料64が化学機械研磨(CMP)によって第1の高温誘電体層56の表面レベルまで研磨されてベース電極66が形成され、図6の結果として得られる構造が提供される。
次に、図7に示すように、図6の構造の上に第2の高温誘電体層68が形成される。第2の高温誘電体層68は、第1の高温誘電体層56と同じ方法および技術で形成することができる。図7に示すように、フォトレジスト材料層70が、構造を覆うように塗布され、次いでビアパターンによってフォトレジスト材料層70内に開口領域72を露出するようにパターニングされ(例えば、DUVイメージングされ)、現像される。図7はまた、第2の高温誘電体層68へのエッチング120を行って、フォトレジスト材料層70内のビアパターンに基づいて第2の高温誘電体層68内に拡張ビア開口部74(図8)を形成することを示す。第1の拡張開口領域72またはビアは、ベース電極66にまで延在する。その後、フォトレジスト材料層70を剥離し(例えば、Oプラズマ中でアッシングし)、図8に示す構造を得る。
次に、スパッタ前洗浄を行って、図8のベース電極のコンタクト材料上のあらゆる酸化物を除去する。さらに、図8の構造は、第1の拡張開口領域72を充填する例えば、アルミニウムのスパッタ堆積処理により、またはベース電極66にまで延在するビアにより導電コンタクト76が形成される。次に、CMPを使用して第1の導電コンタクト76の上面を研磨して、第1の導電コンタクト76の上面にJJを形成するための平滑な表面を形成して、図9の結果として得られる構造が提供される。研磨面の粗さは、良好なJJ特性を確保するために非常に重要である。更に、JJの幅は、第1の拡張開口領域72またはビアの幅、最終的には導電コンタクト76の幅に基づいて規定される。
次に、第1の導電コンタクト76の上面を酸化して酸化上面79を形成し、アルミニウム層80で覆ってJJ84を形成する(図12)。薄い酸化アルミニウム79はトンネル障壁を形成し、両側のアルミニウム層78および80はJJ84のギャップ電圧を設定する。図11に示すように、フォトレジスト材料層82が、JJを画定する構造の一部を覆うように塗布され、次に、JJが形成される予定の場所を除くあらゆる場所でキャップ層80を除去するために、パターニングされ、現像される。フォトレジスト材料層82は両端において薄い酸化アルミニウムを覆う。
図11は、キャップ層80に対してエッチング130(例えば、異方性反応性イオンエッチング(RIE))を行って、JJ84(図12)を形成して最終のJJサイズを画定することを示す。エッチング130後に残留するキャップ層は、薄い酸化アルミニウム79を封入する。エッチングステップ130は、第1の導電コンタクト76、第2の高温誘電体層68および上層のフォトレジスト材料層82よりも速い速度で3層スタック層81を選択的にエッチングするエッチング剤を用いるドライエッチングとすることができる。塩素ベースのプラズマエッチングは、ニオブ、タンタル、およびアルミニウムのような超伝導材料をエッチングするので、エッチング剤として利用される。酸化アルミニウム79は非常に薄いので、エッチングは、エッチング化学物質中のアルゴンの存在により停止しない。プラズマエッチングは、下層ベース電極66内に著しく過剰にエッチングされないことが望ましく、これにより、下層構造の良好な平坦性の利点が得られて、JJ84が形成される。その後、フォトレジスト材料層82を剥離し(例えば、Oプラズマ中でアッシングし)、図12に示す構造を得る。
次に、図13に示すように、低温ベースの誘電体層86(例えば、テトラエチルオルトシリケート(TEOS))を図12の構造体の上に形成して、JJ84を封入し、下層の第2の高温誘電体層68までの後続のエッチングのプラズマエッチング選択性が可能となる。低温ベースの誘電体は、温度およびエッチングプロセスによる後続の処理からJJ84を保護するためにその時点で使用される。フォトレジスト材料層88が、構造を覆うように塗布され、次いでビアパターンによってフォトレジスト材料層88内に開口領域90を露出するようにパターニングされ(例えば、DUVイメージングされ)、現像される。図13はまた、低温ベースの誘電体層86にエッチング140を行って、フォトレジスト材料層88内のビアパターンに基づいて低温ベースの誘電体層86および第2の高温誘電体層68内に拡張ビア開口部92(図14)を形成することを示す。拡張ビア開口部92は、ベース電極66の第2の端部にまで延在する。その後、フォトレジスト材料層88を剥離し(例えば、Oプラズマ中でアッシングし)、図14の結果として得られる構造が提供される。
次に、図15に示されるように、フォトレジスト材料層94が構造を覆うように塗布され、次にパターニングされ現像されて、トレンチパターンに従ってフォトレジスト材料層94内に開口トレンチ領域96が露出される。図15はまた、フォトレジスト材料層94内のトレンチパターンに基づいて低温ベースの誘電体層86に拡張開口部96(図16)を形成するために低温ベースの誘電体層86にエッチング150(例えば、異方性反応性イオンエッチング(RIE))を行うことを示す。エッチング150は、第2の高温誘電体層68で停止するように選択的である選択的エッチングである。その後、フォトレジスト材料層94を剥離し(例えば、Oプラズマ中でアッシングし)、図16に示す構造を得る。
次に、構造は、標準コンタクト材料堆積を用いたコンタクト材料充填を経て、ニオブのような超伝導材料100がビア92およびトレンチ98内に堆積されて、コンタクト100および導電線102を形成して、図17の結果として得られる構造が提供される。コンタクト材料充填物の堆積に続いて、コンタクト材料は化学機械研磨(CMP)によってTEOSベースの誘電体層86の表面レベルまで研磨されて、図18の結果として得られる構造が提供される。最後に、図18の構造に対して酸化物プラズマ(oxide plasma)エッチング160を実行して、JJ84の近傍に高損失の誘電体が存在しないことを保証するために低温ベースの誘電体層86を除去する。
ベース電極66にまで延在するコンタクトおよび個々の導電線102に接続されたJJ84を含む図19に示す結果として得られる最終構造が提供されて、図1に示される構造と同様の構造が提供される。導電線102は、JJ84の第1の端部に接続されたベース電極66に接続された対向電極と、JJ84の第2の端部に結合された上部電極とを形成する。
上述の記載内容は本発明の例である。当然のことながら、本発明を説明する目的で構成要素または方法の考えられるすべての組み合わせを説明することは不可能であるが、当業者は本発明の多くのさらなる組み合わせおよび置換が可能であることを認識するであろう。したがって、本発明は、添付の特許請求の範囲を含む本出願の範囲内に含まれるすべての変更、修正、および変形を包含することを意図している。
以下に、上記実施形態から把握できる技術思想を付記として記載する。
[付記1]
超伝導デバイスの配線構造を形成する方法であって、
基板を覆う第1の高温誘電体層を形成するステップと、
前記第1の高温誘電体層内にベース電極を形成するステップと、前記ベース電極は、前記第1の高温誘電体層の上面に整列された上面を有し、
JJおよび前記第1の高温誘電体層の上に第2の高温誘電体層を堆積するステップと、
前記第2の高温誘電体層の上面から前記ベース電極の第1の端部に達する第1のコンタクトを形成するステップと、
前記第1のコンタクトの上面を研磨するステップと、
前記第1のコンタクトおよび前記第2の高温誘電体層の上に第1のアルミニウム層を堆積するステップと、
前記第1のアルミニウム層を酸化して前記第1のアルミニウム層の上面に酸化アルミニウム層を形成するステップと、
前記酸化アルミニウム層の上に第2のアルミニウム層を形成するステップと、
前記第2のアルミニウム層をエッチングして、前記酸化アルミニウム層を前記第2のアルミニウム層で封止してJJを形成し、前記第2のアルミニウム層の残留部分を除去するステップと、
前記第2の高温誘電体層の上面から前記ベース電極の第2の端部に達する第2のコンタクトと、前記第1のコンタクトの上にある第1の導電線と、前記第2のコンタクトの上にある第2の導電線とを形成するステップとを含み、前記第1および第2の導電線は前記第2の高温誘電体層の上面の上に配置される、方法。
[付記2]
前記第2のコンタクト、前記第1のコンタクトの上にある前記第1の導電線、および前記第2のコンタクトの上にある前記第2の導電線を形成するステップは
前記第2の高温誘電体層およびJJの上に低温誘電体層を形成するステップと、
前記第2のコンタクトを形成するために前記低温誘電体層および前記第2の高温誘電体層にビアをエッチングするステップと、
前記第1の導電線および前記第2の導電線を形成するための前記低温誘電体層にトレンチをエッチングするステップと、
前記ビアおよび前記トレンチを超伝導材料で充填して前記第2のコンタクト、前記第1の導電線、および前記第2の導電線に形成するステップと、
前記超伝導材料を低温誘電体層の表面まで研磨するステップと、
前記低温誘電体層をエッチング除去するステップとを含む、付記1に記載の方法。
[付記3]
前記第1の高温誘電体層および前記第2の高温誘電体層に使用される誘電体材料は、摂氏180°を超える温度で前記第1および第2の高温誘電体層を形成することができる材料である、付記1に記載の方法。
[付記4]
前記第2のコンタクトならびに前記第1および第2の導電線がニオブから形成される、付記1に記載の方法。
[付記5]
前記ベース電極がニオブから形成される、付記1に記載の方法。

Claims (15)

  1. 超伝導デバイスの配線構造を形成する方法であって、
    基板を覆う第1の高温誘電体層を形成するステップと、
    前記第1の高温誘電体層内にベース電極を形成するステップと、前記ベース電極は、前記第1の高温誘電体層の上面に整列された上面を有し、
    前記第1の高温誘電体層および前記ベース電極の上に第2の高温誘電体層を堆積するステップと、
    前記第2の高温誘電体層の上面から前記ベース電極の第1の端部にまで延在する第1のコンタクトを形成するステップと、
    前記第1のコンタクトの上面を覆い、かつ前記上面と接触するジョセフソン接合(JJ)を形成するステップと、
    前記第2の高温誘電体層の上面から前記ベース電極の第2の端部にまで延在する第2のコンタクトを形成するステップと
    を含む方法。
  2. 前記JJが、アルミニウム/酸化アルミニウム/アルミニウムJJである、請求項1に記載の方法。
  3. 前記ベース電極がニオブから形成される、請求項2に記載の方法。
  4. 前記JJが前記第1のコンタクトの幅によって規定される幅を有するように、前記第1のコンタクトが前記JJの直径以下の直径を有する、請求項1に記載の方法。
  5. 前記第1の高温誘電体層および前記第2の高温誘電体層に使用される誘電体材料は、摂氏180℃を超える温度で前記第1および第2の高温誘電体層を形成することができる材料である、請求項1に記載の方法。
  6. 前記第1のコンタクトの上にある第1の導電線と、前記第2のコンタクトの上にある第2の導電線とを形成するステップをさらに含み、前記第1および第2の導電線は前記第2の高温誘電体層の上面の上に配置される、請求項1記載の方法。
  7. 前記第2の高温誘電体層上に低温誘電体層を形成するステップと、
    前記第2のコンタクトを形成するために前記低温誘電体層および前記第2の高温誘電体層内にビアをエッチングするステップと、
    前記第1の導電線および前記第2の導電線を形成するために前記低温誘電体層にトレンチをエッチングするステップと、
    前記ビアおよび前記トレンチを超伝導材料で充填して前記ベース電極の第2の端部にまで延在する前記第2のコンタクトを形成するステップと、
    前記超伝導材料を前記低温誘電体層の表面まで研磨するステップと、
    前記低温誘電体層をエッチング除去するステップとをさらに含む、請求項6に記載の方法。
  8. 前記JJを形成が、
    前記第1のコンタクトの上面を研磨するステップと、
    前記第1のコンタクトおよび前記第2の高温誘電体層の上に第1のアルミニウム層を堆積するステップと、
    前記第1のアルミニウム層を酸化してアルミニウム層の上面に酸化アルミニウム層を形成するステップと、
    前記酸化アルミニウム層の上に第2のアルミニウム層を形成するステップと、
    前記第2のアルミニウム層の上にフォトレジスト材料層を堆積してパターニングするステップと、
    前記第2のアルミニウム層をエッチングして前記酸化アルミニウム層を前記第2のアルミニウム層で封止してJJを形成し、前記第2のアルミニウム層の残留部分を除去するステップと、
    前記フォトレジスト材料層を剥離するステップとを含む、請求項1に記載の方法。
  9. 前記ベース電極を形成するステップは、シングルダマシンプロセスによって形成される、請求項1に記載の方法。
  10. 前記基板と前記第1の高温誘電体層との間に1つまたは複数の層を形成することをさらに含む、請求項1に記載の方法。
  11. 超伝導デバイスの配線構造であって、
    基板を覆う第1の高温誘電体層と、
    前記第1の高温誘電体層内に配置されたベース電極と、前記ベース電極は、前記第1の高温誘電体層の上面に整列された上面を有し、
    前記第1の高温誘電体層および前記ベース電極の上に配置された第2の高温誘電体層と、
    前記第2の高温誘電体層の上面から前記ベース電極の第1の端部にまで延在する第1のコンタクトと、
    前記第1のコンタクトを覆うJJと、
    前記第2の高温誘電体層の上面から前記ベース電極の第2の端部まで延在する第2のコンタクトと、
    前記第1のコンタクトの上にある第1の導電線と、
    前記第2のコンタクトの上にある第2の導電線と
    を備える超伝導デバイスの配線構造。
  12. 前記JJが、アルミニウム/酸化アルミニウム/アルミニウムJJである、請求項11に記載の配線構造。
  13. 前記第1のコンタクトが、前記JJの直径を規定する直径を有する、請求項11に記載の配線構造。
  14. 前記第1の高温誘電体層および前記第2の高温誘電体層に使用される誘電体材料は、摂氏180°を超える温度で前記第1および第2の高温誘電体層を形成することができる材料である、請求項11に記載の配線構造。
  15. 前記第2のコンタクト、前記第1の導電線、および前記第2の導電線はニオブから形成され、前記第1のコンタクトはアルミニウムから形成される、請求項11に記載の配線構造。
JP2019510906A 2016-08-23 2017-08-03 超伝導デバイスの相互接続 Active JP6686230B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/244,827 2016-08-23
US15/244,827 US10003005B2 (en) 2016-08-23 2016-08-23 Superconductor device interconnect
PCT/US2017/045355 WO2018089061A2 (en) 2016-08-23 2017-08-03 Superconductor device interconnect

Publications (2)

Publication Number Publication Date
JP2019528577A JP2019528577A (ja) 2019-10-10
JP6686230B2 true JP6686230B2 (ja) 2020-04-22

Family

ID=61243545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019510906A Active JP6686230B2 (ja) 2016-08-23 2017-08-03 超伝導デバイスの相互接続

Country Status (7)

Country Link
US (2) US10003005B2 (ja)
EP (1) EP3504739B1 (ja)
JP (1) JP6686230B2 (ja)
KR (1) KR102229997B1 (ja)
AU (1) AU2017358595B2 (ja)
CA (1) CA3034812C (ja)
WO (1) WO2018089061A2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10258146A1 (de) * 2002-12-04 2004-06-24 Südzucker AG Mannheim/Ochsenfurt Oberflächenmodifizierte Hartkaramellen mit verbesserter Lagerstabilität
US10651362B2 (en) * 2017-09-26 2020-05-12 Microsoft Technology Licensing, Llc Method of forming superconducting apparatus including superconducting layers and traces
CN108539005A (zh) * 2018-04-24 2018-09-14 中国计量科学研究院 约瑟夫森结阵列及共面波导结构
CN110148664B (zh) * 2019-05-13 2021-01-19 中国科学院上海微系统与信息技术研究所 约瑟夫森结的制备方法
CN112054113B (zh) 2019-06-06 2024-03-22 阿里巴巴集团控股有限公司 超导电路及其制备方法
US11522118B2 (en) * 2020-01-09 2022-12-06 Northrop Grumman Systems Corporation Superconductor structure with normal metal connection to a resistor and method of making the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6281075A (ja) * 1985-10-04 1987-04-14 Fujitsu Ltd ジヨセフソン集積回路の製造方法
JPS63205975A (ja) * 1987-02-23 1988-08-25 Agency Of Ind Science & Technol ジヨセフソン接合素子の製造方法
US5055158A (en) * 1990-09-25 1991-10-08 International Business Machines Corporation Planarization of Josephson integrated circuit
JPH11274298A (ja) * 1998-03-26 1999-10-08 Nec Corp 集積回路とその製造方法
US7060508B2 (en) * 2003-02-12 2006-06-13 Northrop Grumman Corporation Self-aligned junction passivation for superconductor integrated circuit
JP4810074B2 (ja) * 2003-06-27 2011-11-09 株式会社日立製作所 超電導デバイス用多層配線の製造方法
JP2008072031A (ja) * 2006-09-15 2008-03-27 Fujitsu Ltd 不揮発性半導体記憶装置
JP2012519379A (ja) * 2009-02-27 2012-08-23 ディー−ウェイブ システムズ,インコーポレイテッド 超伝導集積回路を製造するためのシステムおよび方法
JP5103493B2 (ja) 2010-02-25 2012-12-19 株式会社日立製作所 半導体装置およびその製造方法
US9780764B2 (en) * 2010-04-05 2017-10-03 Northrop Grumman Systems Corporation Phase quantum bit
US9768371B2 (en) * 2012-03-08 2017-09-19 D-Wave Systems Inc. Systems and methods for fabrication of superconducting integrated circuits
KR101516960B1 (ko) 2014-07-21 2015-05-04 덕산네오룩스 주식회사 유기전기 소자용 화합물을 이용한 유기전기소자 및 그 전자 장치
KR102344884B1 (ko) * 2014-11-25 2021-12-29 삼성전자주식회사 멀티 큐빗 커플링 구조
US9653398B1 (en) * 2015-12-08 2017-05-16 Northrop Grumman Systems Corporation Non-oxide based dielectrics for superconductor devices
US9780285B1 (en) * 2016-08-16 2017-10-03 Northrop Grumman Systems Corporation Superconductor device interconnect structure

Also Published As

Publication number Publication date
KR102229997B1 (ko) 2021-03-19
WO2018089061A2 (en) 2018-05-17
US10158062B2 (en) 2018-12-18
EP3504739A2 (en) 2019-07-03
EP3504739B1 (en) 2020-10-28
KR20190040061A (ko) 2019-04-16
US20180301614A1 (en) 2018-10-18
AU2017358595B2 (en) 2019-10-10
CA3034812C (en) 2021-08-10
WO2018089061A3 (en) 2018-07-05
JP2019528577A (ja) 2019-10-10
AU2017358595A1 (en) 2019-03-07
US10003005B2 (en) 2018-06-19
US20180062061A1 (en) 2018-03-01
CA3034812A1 (en) 2018-05-17

Similar Documents

Publication Publication Date Title
JP6686230B2 (ja) 超伝導デバイスの相互接続
JP6740472B2 (ja) 超伝導デバイスの製造方法
JP6633754B2 (ja) 超電導デバイス用の非酸化物系誘電体
AU2017345049B2 (en) Josephson junction superconductor device interconnect structure
JP6739637B2 (ja) 超伝導体相互接続構造を形成する方法
JP6692995B2 (ja) 超伝導配線構造体において抵抗素子を形成するための方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200401

R150 Certificate of patent or registration of utility model

Ref document number: 6686230

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250