CN112054113B - 超导电路及其制备方法 - Google Patents
超导电路及其制备方法 Download PDFInfo
- Publication number
- CN112054113B CN112054113B CN201910492823.3A CN201910492823A CN112054113B CN 112054113 B CN112054113 B CN 112054113B CN 201910492823 A CN201910492823 A CN 201910492823A CN 112054113 B CN112054113 B CN 112054113B
- Authority
- CN
- China
- Prior art keywords
- superconducting
- photoresist
- circuit
- superconducting circuit
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 132
- 239000002096 quantum dot Substances 0.000 claims abstract description 128
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims description 186
- 239000000463 material Substances 0.000 claims description 43
- 238000001259 photo etching Methods 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 27
- 238000000151 deposition Methods 0.000 claims description 17
- 238000001704 evaporation Methods 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 16
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- CFJRGWXELQQLSA-UHFFFAOYSA-N azanylidyneniobium Chemical compound [Nb]#N CFJRGWXELQQLSA-UHFFFAOYSA-N 0.000 claims description 12
- 230000003287 optical effect Effects 0.000 claims description 12
- 238000010894 electron beam technology Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 10
- 150000001875 compounds Chemical class 0.000 claims description 6
- 230000008569 process Effects 0.000 abstract description 26
- 150000002739 metals Chemical class 0.000 abstract description 11
- 238000000609 electron-beam lithography Methods 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 12
- 239000002086 nanomaterial Substances 0.000 description 8
- 230000008021 deposition Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 238000011161 development Methods 0.000 description 6
- 230000008020 evaporation Effects 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000000992 sputter etching Methods 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 238000011065 in-situ storage Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 3
- 239000004926 polymethyl methacrylate Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 230000005610 quantum mechanics Effects 0.000 description 2
- 239000002887 superconductor Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000011978 dissolution method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
- H10N60/805—Constructional details for Josephson-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
- H10N60/82—Current path
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/12—Josephson-effect devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
本发明公开了一种超导电路及其制备方法。其中，该超导电路包括：底层结构，其中，底层结构包括超导量子比特底层部分和其余超导电路底层部分,超导量子比特底层部分和其余超导电路底层部分通过同一底层超导层连接。本发明解决了在相关技术中，在实现超导电路中的超导量子比特部分与其余超导电路部分互连时，存在不仅工艺复杂，降低超导电路良率，而且存在金属之间的界面，电学连接质量不高，降低超导量子比特性能的技术问题。
Description
技术领域
本发明涉及电学领域，具体而言，涉及一种超导电路及其制备方法。
背景技术
提高超导量子比特的硬件质量，是提高超导电路的关键，也是实现可靠超导量子计算的关键之一。在超导量子处理器的制备中，由于超导量子比特部分较之其余超导电路部分尺寸微小，需要采用不同于传统光学光刻的电子束光刻技术分步完成。因而在包括超导量子比特的超导的制备方法下，存在超导量子比特部分与其余超导电路部分的互连问题。
在相关包括超导量子比特的超导电路的制备方法中，需要采取额外步骤实现超导量子比特部分与其余超导电路部分的良好互连。常见的方案有两种：补丁法和通孔法。
在补丁法中，首先使用离子铣削(ionmilling)去除超导量子比特部分与其余超导电路部分的重叠部分的表面氧化层，暴露出导电性良好的金属表面。然后在重叠部分再次积淀一层金属以实现电学连接。
在通孔法中，使用刻蚀方法在超导量子比特部分与其余超导电路部分的重叠部分制作通孔，然后于通孔中回填金属，以实现二者的电学连接。
然而，在上述相关技术中的补丁法和通孔法中，存在一些缺陷：首先，均需要引入额外的工艺步骤，增加了工艺复杂度，降低了超导电路良率；其次，额外的光刻、离子铣削以及刻蚀步骤增加了引入缺陷的概率，降低了超导量子比特的性能；再次，两种方法下仍存在金属连接之间的界面，电学连接质量仍非理想。
因此，在相关技术中，在实现超导电路中的超导量子比特部分与其余超导电路部分互连时，存在不仅工艺复杂，降低了超导电路良率，而且存在金属之间的界面，电学连接质量不高，降低超导量子比特的性能的问题。
针对上述的问题，目前尚未提出有效的解决方案。
发明内容
本发明实施例提供了一种超导电路及其制备方法，以至少解决相关技术中，在实现超导电路中的超导量子比特部分与其余超导电路部分互连时，存在不仅工艺复杂，降低超导电路良率，而且存在金属之间的界面，电学连接质量不高，降低超导量子比特性能的技术问题。
根据本发明实施例的一个方面，提供了一种超导电路，包括：底层结构和顶层结构，其中，所述底层结构包括超导量子比特底层部分和其余超导电路底层部分,所述超导量子比特底层部分和所述其余超导电路底层部分通过同一底层超导层连接。
根据本发明实施例的另一方面，还提供了一种超导电路的制备方法，包括：以第一光刻胶覆盖第一区域，以第二光刻胶覆盖第二区域，其中，所述第一区域包括待制备的超导电路的超导量子比特底层部分将在的区域，所述第二区域包括待制备的超导电路的其余超导电路底层部分将在的区域，所述第二光刻胶覆盖所述第一光刻胶；在所述第二光刻胶上光刻出所述其余超导电路底层部分，并暴露出所述第二光刻胶覆盖的所述第一光刻胶；在暴露出的所述第一光刻胶上光刻出所述超导量子比特底层部分，并在所述第一区域和所述第二区域积淀底层超导材料；去除所述第一光刻胶和所述第二光刻胶，得到超导电路的底层结构，其中，所述超导电路的超导量子比特底层部分和其余超导电路底层部分通过积淀的所述底层超导材料形成的同一底层超导层连接。
根据本发明实施例的还一方面，提供了一种超导电路的制备方法，包括：以第五光刻胶覆盖第五区域，以第六光刻胶覆盖第六区域，其中，所述第五区域包括待制备的超导电路的超导量子比特部分将在的区域，所述第六区域包括待制备的超导电路的其余超导电路部分将在的区域，所述第六光刻胶覆盖所述第五光刻胶；在所述第六光刻胶上光刻出所述其余超导电路部分，并暴露出所述第六光刻胶覆盖的所述第五光刻胶；在暴露出的所述第五光刻胶上光刻出所述超导量子比特部分，并在所述第五区域和所述第六区域积淀超导材料；去除所述第五光刻胶和所述第六光刻胶，得到超导电路，其中，所述超导电路的超导量子比特部分和其余超导电路部分通过积淀的所述超导材料形成的同一超导层连接。
在本发明实施例中，超导电路的超导量子比特部分和其余超导电路部分通过积淀的所述超导材料形成的同一超导层连接的方式，通过同一超导层连接超导量子比特部分和其余超导电路部分，达到了消除金属与金属之间连接界面的目的，从而实现了超导量子比特与其余超导电路部分的一体化制备，不仅简化了超导电路的工艺流程，而且提高了超导量子比特与其余超导电路部分之间电气连接性能的技术效果，进而解决了相关技术中，在实现超导电路中的超导量子比特部分与其余超导电路部分互连时，存在不仅工艺复杂，降低超导电路良率，而且存在金属之间的界面，电学连接质量不高，降低超导量子比特性能的技术问题。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据本发明实施例1的超导电路的示意图；
图2是根据本发明实施例2的超导电路的制备方法的流程图；
图3是根据本发明实施例的投影蒸镀法中相关步骤的说明示意图；
图4是根据本发明实施例2的优选超导电路的制备方法的流程图；
图5是根据本发明优选实施方式的超导电路中底层结构的工艺流程图；
图6是根据本发明优选实施方式的超导电路中顶层结构的工艺流程图；
图7是根据本发明实施例3的超导电路的制备方法的流程图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
首先，在对本申请实施例进行描述的过程中出现的部分名词或术语适用于如下解释：
EBL：e-beam lithography电子束光刻；
Ionmilling：离子铣削，通过离子束轰击在微纳尺度上减薄材料或清理表面的技术；
PR：photoresist光学光刻胶；
PMMA：Polymethylmethacrylate聚甲基丙烯酸甲酯，一种常见的EBL光刻胶；
Al：铝；
Nb：铌；
NbN：氮化铌
TiN：氮化钛
实施例1
针对相关技术中，补丁法和通孔法中所存在的缺陷：在实现超导电路中的超导量子比特部分与其余超导电路部分互连时，存在不仅工艺复杂，降低超导量子比特的性能，而且存在金属之间的界面，电学连接质量不高的问题。在本发明实施例中，提供了一种超导电路，该超导电路中超导量子比特部分和其余超导电路部分采用一体化制备，实现了超导量子比特部分和其余超导电路部分无接触连接,不仅简化了超导电路的工艺流程，而且提高了超导量子比特与其余超导电路部分之间电气连接性能,有效地解决了相关技术中，在实现超导电路中的超导量子比特部分与其余超导电路部分互连时，存在不仅工艺复杂，降低超导电路良率，而且存在金属之间的界面，电学连接质量不高，降低超导量子比特性能的技术问题。
本发明实施例中提供了如图1所示的超导电路。本发明实施例中所提供的超导电路是一种超导量子电路，该超导量子电路除包括经典的超导电路部分，还包括超导量子比特部分。图1是根据本发明实施例1的超导电路的示意图，如图1所示，该超导电路，包括：底层结构，其中，底层结构包括超导量子比特底层部分和其余超导电路底层部分,超导量子比特底层部分和其余超导电路底层部分通过同一底层超导层连接。
作为一种可选的实施例，上述底层结构所包括的超导量子比特底层部分和其余超导电路底层部分中，超导量子比特底层部分可以为底层超导量子比特的电路部分，其余超导电路底层部分可以是底层其余超导电路的电路部分。其中，超导量子比特底层部分可以由作为超导电路底层的超导量子比特制备，该超导量子比特是以量子力学为理论基础，约瑟夫森结为基本载体的量子分立能级结构系统。其余超导电路底层部分可以由作为超导电路底层的其余超导电路制备,该其余超导电路是除超导量子比特之外的经典超导电路。
作为一种可选的实施例，底层超导层可以任何材料的超导层，例如，可以为金属层，或超导化合物层。金属层或超导化合物层的材料也可以为多种，例如，可以包括以下至少之一：铝，铌,氮化铌，氮化钛。当然，此处所列举的铝，铌,氮化铌，氮化钛也仅仅为一种举例，并不限于此。
作为一种可选的实施例，超导电路还包括：顶层结构，其中，顶层结构包括超导量子比特顶层部分和其余超导电路顶层部分,超导量子比特顶层部分和其余超导电路顶层部分通过同一顶层超导层连接。
作为一种可选的实施例，上述顶层结构所包括的超导量子比特顶层部分和其余超导电路顶层部分中，超导量子比特顶层部分可以为顶层结构中的超导量子比特的电路部分，其余超导电路顶层部分可以是顶层结构中的其余超导电路的电路部分。其中，超导量子比特顶层部分可以由作为超导电路顶层结构中的超导量子比特制备，该超导量子比特是以量子力学为理论基础，约瑟夫森结为基本载体的量子分立能级结构系统。其余超导电路顶层部分可以由作为超导电路顶层结构中的其余超导电路制备,该其余超导电路是除超导量子比特之外的经典超导电路。
作为一种可选的实施例，顶层超导层可以任何材料的超导层，例如，可以为金属层，或超导化合物层。金属层或超导化合物层的材料也可以为多种，例如，可以包括以下至少之一：铝，铌,氮化铌，氮化钛。当然，此处所列举的铝，铌,氮化铌，氮化钛也仅仅为一种举例，并不限于此。
作为一种可选的实施例，在上述超导电路不仅包括顶层结构，还包括顶层结构时，在底层结构与顶层结构之间的连接部分设置有绝缘层。其中，该绝缘层可以是多种材料的，例如，可以是氧化物，比如三氧化二铝AL2O3等。
在本施例中，超导电路的超导量子比特部分和其余超导电路部分通过积淀的超导材料形成的同一超导层连接的方式，通过同一超导层连接超导量子比特部分和其余超导电路部分，达到了消除金属与金属之间连接界面的目的，从而实现了超导量子比特与其余超导电路部分的一体化制备，不仅简化了超导电路的工艺流程，而且提高了超导量子比特与其余超导电路部分之间电气连接性能的技术效果，进而解决了相关技术中，在实现超导电路中的超导量子比特部分与其余超导电路部分互连时，存在不仅工艺复杂，降低超导电路良率，而且存在金属之间的界面，电学连接质量不高，降低超导量子比特性能的技术问题。
实施例2
本发明实施例中提供了如图2所示的超导电路的制备方法，该超导电路的制备方法是一种无接触的超导电路的制备方法，实现了超导量子比特与其余超导电路部分的一体化制备，避免了二者之间的互连问题。图2是根据本发明实施例2的超导电路的制备方法的流程图，如图2所示，该流程包括如下步骤：
步骤S202,以第一光刻胶覆盖第一区域，以第二光刻胶覆盖第二区域，其中，第一区域包括待制备的超导电路的超导量子比特底层部分将在的区域，第二区域包括待制备的超导电路的其余超导电路底层部分将在的区域，第二光刻胶覆盖第一光刻胶；
作为一种可选的实施例，上述步骤S202中，可以以第一光刻胶覆盖待制备的超导电路的超导量子比特底层部分，以第二光刻胶覆盖待制备的超导电路的其余超导电路底层部分,并且在覆盖待制备的超导电路的超导量子比特底层部分的第一光刻胶上覆盖上第二光刻胶。
作为一种可选的实施例，上述第一光刻胶可以是用于制备超导量子比特底层部分的多种光刻胶，例如，可以是电子束光刻光刻胶；上述第二光刻胶可以是用于制备其余超导电路底层部分的多种光刻胶，例如，可以是光学光刻胶。需要说明的是，上述电子束光刻光刻胶仅为用于制备超导量子比特底层部分的光刻胶的一种举例，上述光学光刻胶也仅为用于制备其余超导电路底层部分的光刻胶的一种举例,并不限于此。
步骤S204,在第二光刻胶上光刻出其余超导电路底层部分，并暴露出第二光刻胶覆盖的第一光刻胶；
作为一种可选的实施例，在第二光刻胶上光刻出其余超导电路底层部分时，可以采用多种方式，例如，通过以下方式至少之一，在第二光刻胶上光刻出其余超导电路底层部分:剥离法，腐蚀法，刻蚀法。剥离法，腐蚀法，刻蚀法三者均为在目标对象层上形成图形的方法。下面以Al为例的超导金属层作为上述目标对象层对上述三者进行简单说明。
剥离法(lift-off)中，先于衬底上制备光刻胶层，然后光刻定义出图形，显影后在衬底上暴露出需要形成图形的位置，随后积淀Al层，最后以化学溶解的方法去除光刻胶。对于显影后未暴露衬底的区域，Al附着于光刻胶表面，随着光刻胶的化学溶解而去除；对于显影后暴露出的位置，由于Al直接附着于衬底上，不受去胶影响，保留于衬底上，形成所设计的图形。
腐蚀法和刻蚀法，又称湿法腐蚀(wet etch)和干法刻蚀(dry etch)，其顺序和剥离法相反。在该两种方法中，先于衬底上积淀Al层，然后在Al层上制备光刻胶层，再光刻定义出图形，显影后在Al层上暴露出需要去除图形的位置，随后置于对Al有侵蚀性的化学环境当中。对于显影后暴露出Al的位置，Al被腐蚀掉；对于显影后未暴露的区域，由于受光刻胶保护，Al不受影响。腐蚀法和刻蚀法的区别在于：对Al有侵蚀性的化学环境不同。腐蚀法使用特定化学溶液(如酸溶液)侵蚀Al层，因此称wet etch；刻蚀法使用特定化学气体和等离子体(如氯气)侵蚀Al层，因此称dry etch。
需要说明的是，剥离法是一整套制备图形的方案，并非仅包括本发明实施例中所描述“去除光刻胶的方法”。本发明实施例主要是，以双重掩模同时制备大尺寸和小尺寸图形，进而得到一体化无额外界面层的结构，在于光刻图形的定义，同时适用于剥离、腐蚀和刻蚀法。在本发明实施例中，所提供的图例均是以剥离法(lift-off)为例进行说明的。
步骤S206,在暴露出的第一光刻胶上光刻出超导量子比特底层部分，并在第一区域和第二区域积淀底层超导材料；
作为一种可选的实施例，在暴露出的第一光刻胶上光刻出超导量子比特底层部分时，也可以采用多种方式，例如，通过以下方式至少之一，在暴露出的第一光刻胶上光刻出超导量子比特底层部分:交叠法,投影蒸镀法。需要说明的是，在此处采用交叠法,投影蒸镀法仅仅是采用交叠法,投影蒸镀法的部分步骤。结合下面制备超导电路的顶层结构时的步骤,例如，“暴露出的第三光刻胶上光刻出超导量子比特顶层部分”，构成完整的交叠法,投影蒸镀法。
交叠法,投影蒸镀法均为制备约瑟夫森结的方法。约瑟夫森结需要两层超导体(在本发明实施例中以Al为例)有所重叠，并且重叠之处需要有绝缘层(在本发明实施例中以Al2O3为例)隔离。因而该两种方法均为制造这一“超导-绝缘-超导”结构的方法。下面对该两种方法进行简单说明。
在交叠法(overlap technique)中，先通过传统的光刻+积淀技术制备出底层Al电极的形状，然后在表面制备Al2O3作为绝缘层(例如，用原位氧化法)，再以同样的光刻+积淀技术制备出顶层Al电极形状，该顶层Al电极于底层Al电极有一重叠的位置(例如：可以构成“十”字状)，在交叠处即形成约瑟夫森结。在交叠法中，需要重复进行“光刻+积淀”过程两次。
投影蒸镀法(shadow evaporation technique)中，图3是根据本发明实施例的投影蒸镀法中相关步骤的说明示意图，如图3所示，先通过光刻制造出一些有一定高度的光刻胶图形，并暴露出小部分衬底(子图g)。然后以某个角度积淀Al，由于光刻胶图形的阴影效应，只在暴露出的衬底局部积淀Al(子图h)。再通过原位氧化，在Al表面形成Al2O3绝缘层(子图i)。随后以另外一个角度再次积淀Al，同样由于遮挡效应，只在暴露出的衬底的另外一部分局部积淀Al(子图j)。通过严格计算两次Al积淀的不同角度，可以实现两次积淀的Al有局部的重叠(子图j)，因而在交叠部分即形成约瑟夫森结(子图k，为去除光刻胶后的结果)。因为不同角度的Al积淀和原位氧化制备Al2O3可以在同一设备中连续完成，因而在投影蒸镀法中，只需要进行“光刻+积淀”过程一次。
需要说明的是，交叠法和投影蒸镀法均为制备约瑟夫森结的方法。二者均需要制备微小的结构，因而需要通过电子束曝光(EBL)在电子束光刻胶上完成。在本发明实施例中，这属于“第一/第三光刻胶上光刻出底层/超导量子比特顶层部分”的内容。在本发明实施例中，所提供的图例是以交叠法为例来说明的。另外，在本发明实施例中提供了一种能“同时制备大尺寸和小尺寸结构并一体化成型、避免额外界面层”的技术方案，而且能够兼容多种制备大/小尺寸结构的具体技术(例如，上述所说明的剥离法、腐蚀法、刻蚀法，以及交叠法、投影蒸镀法等等)。
作为一种可选的实施例，上述的底层超导材料可以是多种超导材料，例如，可以是铝，铌,氮化铌，氮化钛等。
步骤S208,去除第一光刻胶和第二光刻胶，得到超导电路的底层结构，其中，超导电路的超导量子比特底层部分和其余超导电路底层部分通过积淀的底层超导材料形成的同一底层超导层连接。
作为一种可选的实施例，去除第一光刻胶和第二光刻胶可以采用上述所说明的剥离法，在此不进行详细描述。
在上述流程中，超导电路的超导量子比特底层部分和其余超导电路底层部分通过积淀的底层超导材料形成的同一底层超导层连接，通过底层超导层连接超导量子比特底层部分和其余超导电路底层部分，达到了消除相关技术中超导量子比特底层部分的金属与其余超导电路底层部分的金属之间连接界面的目的，从而实现了超导量子比特底层部分和其余超导电路底层部分的一体化制备，不仅简化了超导电路底层结构的工艺流程，而且提高了超导电路的底层结构中超导量子比特与其余超导电路部分之间电气连接性能的技术效果。
在上述超导电路中，还包括顶层结构的情况下，以制备上述底层结构的方式制备超导电路的顶层结构，下面对超导电路的顶层结构的制备方法进行说明。图4是根据本发明实施例2的优选超导电路的制备方法的流程图，如图4所示，该流程除包括图2所包括的流程外，还包括如下步骤：
步骤S402，在超导电路的底层结构的基础上，以第三光刻胶覆盖第三区域，以第四光刻胶覆盖第四区域，其中，第三区域包括超导电路的超导量子比特顶层部分将在的区域，第四区域包括超导电路的其余超导电路顶层部分将在的区域，第四光刻胶覆盖第三光刻胶；
作为一种可选的实施例，上述步骤S202中，可以以第三光刻胶覆盖待制备的超导电路的超导量子比特顶层部分，以第四光刻胶覆盖待制备的超导电路的其余超导电路顶层部分,并且在覆盖待制备的超导电路的超导量子比特顶层部分的第三光刻胶上覆盖上第四光刻胶。
作为一种可选的实施例，上述第三光刻胶可以是用于制备超导量子比特顶层部分的多种光刻胶，例如，可以是电子束光刻光刻胶；上述第四光刻胶可以是用于制备其余超导电路顶层部分的多种光刻胶，例如，可以是光学光刻胶。需要说明的是，上述电子束光刻光刻胶仅为用于制备超导量子比特顶层部分的光刻胶的一种举例，上述光学光刻胶也仅为用于制备其余超导电路顶层部分的光刻胶的一种举例,并不限于此。
步骤S404，在第四光刻胶上光刻出其余超导电路顶层部分，并暴露出第四光刻胶覆盖的第三光刻胶；
作为一种可选的实施例，在第四光刻胶上光刻出其余超导电路顶层部分时，可以采用多种方式，例如，通过以下方式至少之一，在第四光刻胶上光刻出其余超导电路顶层部分:剥离法，腐蚀法，刻蚀法。需要说明的是，此处所指的剥离法，腐蚀法，刻蚀法如在制备超导电路的底层结构时，在第二光刻胶上光刻出其余超导电路底层部分所采用的方式类似，在此不再赘述。
步骤S406，在暴露出的第三光刻胶上光刻出超导量子比特顶层部分，在超导量子比特顶层部分与超导量子比特底层部分交叠处之间部分制备绝缘层，并在第三区域和第四区域积淀顶层超导材料；
作为一种可选的实施例，在暴露出的第三光刻胶上光刻出超导量子比特顶层部分时，也可以采用多种方式，例如，通过以下方式至少之一，暴露出的第三光刻胶上光刻出超导量子比特顶层部分:交叠法,投影蒸镀法。需要说明的是，此处所指的交叠法,投影蒸镀法如在制备超导电路的底层结构时，在暴露出的第一光刻胶上光刻出超导量子比特底层部分所采用的方式类似，在此也不再赘述。
作为一种可选的实施例，与在制备超导电路的底层结构不同的是，在量子电路的底层结构基础上，制备超导电路的顶层结构时，需要在超导量子比特顶层部分与超导量子比特底层部分之间部分制备绝缘层，该绝缘层用于构成超导量子比特的约瑟夫森结，可以有多种形式，例如，该绝缘层可以是多种材料的，例如，可以是氧化物，比如三氧化二铝AL2O3等。该绝缘层制备方法可以是多样的，例如，可以是原位氧化。
作为一种可选的实施例，上述的底层超导材料也可以是多种超导材料，例如，可以是铝，铌,氮化铌，氮化钛等。上述的顶层超导材料也可以是多种超导材料，例如，可以是铝，铌,氮化铌，氮化钛等。其中，上述底层超导材料与顶层超导材料可以相同，也可以不同，可以依据具体需求灵活选择。
步骤S408，去除第三光刻胶和第四光刻胶，得到超导电路的顶层结构，其中，超导电路的超导量子比特顶层部分和其余超导电路顶层部分通过积淀的顶层超导材料形成的同一顶层超导层连接。
作为一种可选的实施例，去除第三光刻胶和第四光刻胶也可以采用上述所描述的剥离法，在此不进行详细描述。
在上述流程中，超导电路的超导量子比特顶层部分和其余超导电路顶层部分通过积淀的顶层超导材料形成的同一顶层超导层连接，通过顶层超导层连接超导量子比特顶层部分和其余超导电路顶层部分，达到了消除相关技术中超导量子比特顶层部分的金属与其余超导电路顶层部分的金属之间连接界面的目的，从而实现了超导量子比特顶层部分和其余超导电路顶层部分的一体化制备，不仅简化了超导电路顶层结构的工艺流程，而且提高了超导电路的顶层结构中超导量子比特与其余超导电路部分之间电气连接性能的技术效果。
结合上述制备超导电路的顶层结构与制备超导电路的顶层结构，从而得到整个超导电路。基于此，在本发明实施例中，提供了一种超导电路的优选实施方式，图5是根据本发明优选实施方式的超导电路中底层结构的工艺流程图，图6是根据本发明优选实施方式的超导电路中顶层结构的工艺流程图，该优选实施方式通过双重掩模技术，实现了微纳结构(超导量子比特部分)和宏观结构(其余超导电路部分)的一体化制备，进而避免了超导量子比特部分与其余超导电路部分的互连问题。如图5，6所示，该优选实施方式包括以下处理：
a、制备底层电极的双掩模结构，以EBL光刻胶(图中以PMMA为例)覆盖微纳结构部分，以光学光刻胶(PR)覆盖宏观结构部分。
b、利用光学光刻定义与底层电极互连的宏观结构，并同时暴露出EBL光刻胶。
c、利用EBL在暴露出EBL光刻胶的部分定义底层微纳结构，并积淀底层电极金属(图中以Al为例)；注意到底层微纳结构部分与底层宏观结构部分以同一金属层实现，二者之间没有接触界面。
d、去除光刻胶，以剥离方式制备底层电极图形。
e、制备顶层电极的双掩模结构，类似于图a，以EBL光刻胶覆盖微纳结构部分，以光学光刻胶(PR)覆盖宏观结构部分。
f、利用光学光刻定义与顶层电极互连的宏观结构，并同时暴露出EBL光刻胶。
g、利用EBL在暴露出EBL光刻胶的部分定义顶层微纳结构，通过氧化法制备绝缘层，并积淀顶层电极金属(图中以Al为例)；注意到顶层微纳结构部分与顶层宏观结构部分以同一金属层实现，二者之间没有接触界面。
h、去除光刻胶，以剥离方式制备顶层电极图形，超导量子比特与其余超导电路部分制备完成。
需要说明的是，在本优选实施方式中的超导量子比特部分(微纳结构)的制备方法中，以交叠法(overlap technique)为例；在具体实现方案中，超导量子比特部分的制备也可以使用其他技术，如投影蒸镀法(shadow evaporation technique)，来实现。
在本优选实施方式中的其余超导电路部分(宏观结构)的制备方法，以剥离法(lift-off)为例；在具体实现方案中，其余超导电路部分的制备也可以使用其他技术，如腐蚀/刻蚀法来实现。在本优选实施方式中的超导材料以Al为例；在具体实现方案中，也可以以其他超导材料，如Nb、NbN、TiN来实现。
通过本优选实施方式，超导量子比特部分的底层电极和与其相连的其余超导电路部分直接以同一层金属制备，顶层部分亦同理。因此，通过双层掩模技术，实现了超导量子比特部分与其余超导电路部分的一体化制备,避免了相关技术中超导电路制备方法中因互联问题所需的额外工艺步骤，简化了工艺流程；进而减少了额外工艺步骤引入缺陷的可能；同时，本优选实施方式制备的超导量子处理器不存在金属互连之间的界面，可以显著提高器件的电气连接的性能。
实施例3
本发明实施例中提供了如图7所示的超导电路的制备方法，该超导电路的制备方法是一种无接触的超导电路的制备方法，实现了超导量子比特部分与其余超导电路部分的一体化制备，避免了二者之间的互连问题。需要说明的是，本实施例所提供的超导电路的制备方法，可以用于制备上述超导电路的底层结构，也可以用于制备上述超导电路的顶层结构，还可以同时用于制备上述超导电路的底层结构和顶层结构。即主要实现的是包括超导量子比特部分的超导电路中超导量子比特部分与其余超导电路部分之间高电气连接，而且实现超导量子比特部分与其余超导电路部分的一体化制备，简化超导电路的制备工艺流程。
图7是根据本发明实施例3的超导电路的制备方法的流程图，如图7所示，该流程包括如下步骤：
步骤S702，以第五光刻胶覆盖第五区域，以第六光刻胶覆盖第六区域，其中，第五区域包括待制备的超导电路的超导量子比特部分将在的区域，第六区域包括待制备的超导电路的其余超导电路部分将在的区域，第六光刻胶覆盖第五光刻胶；
作为一种可选的实施例，上述步骤S702中，可以以第五光刻胶覆盖待制备的超导电路的超导量子比特部分，以第六光刻胶覆盖待制备的超导电路的其余超导电路部分,并且在覆盖待制备的超导电路的超导量子比特部分的第五光刻胶上覆盖上第六光刻胶。
作为一种可选的实施例，上述第五光刻胶可以是用于制备超导量子比特部分的多种光刻胶，例如，可以是电子束光刻光刻胶；上述第六光刻胶可以是用于制备其余超导电路部分的多种光刻胶，例如，可以是光学光刻胶。需要说明的是，上述电子束光刻光刻胶仅为用于制备超导量子比特部分的光刻胶的一种举例，上述光学光刻胶也仅为用于制备其余超导电路部分的光刻胶的一种举例,并不限于此。
步骤S704，在第六光刻胶上光刻出其余超导电路部分，并暴露出第六光刻胶覆盖的第五光刻胶；
作为一种可选的实施例，在第六光刻胶上光刻出其余超导电路部分时，可以采用多种方式，例如，通过以下方式至少之一，在第六光刻胶上光刻出其余超导电路部分:剥离法，腐蚀法，刻蚀法。需要说明的是，此处所指的剥离法，腐蚀法，刻蚀法如在上述实施例2中制备超导电路的底层结构时，在第二光刻胶上光刻出其余超导电路底层部分所采用的方式，或者制备超导电路的顶层结构时，在第四光刻胶上光刻出其余超导电路顶层部分所采用的方式类似，在此不再赘述。
步骤S706，在暴露出的第五光刻胶上光刻出超导量子比特部分，并在第五区域和第六区域积淀超导材料；
作为一种可选的实施例，在暴露出的第五光刻胶上光刻出超导量子比特部分时，也可以采用多种方式，例如，通过以下方式至少之一，在暴露出的第五光刻胶上光刻出超导量子比特部分:交叠法,投影蒸镀法。需要说明的是，此处所指的交叠法,投影蒸镀法如在上述实施例2中制备超导电路的底层结构时，在暴露出的第一光刻胶上光刻出超导量子比特底层部分所采用的方式，或者制备超导电路的顶层结构时，在暴露出的第三光刻胶上光刻出超导量子比特顶层部分所采用的方式类似，在此也不再赘述。
步骤S708，去除第五光刻胶和第六光刻胶，得到超导电路，其中，超导电路的超导量子比特部分和其余超导电路部分通过积淀的超导材料形成的同一超导层连接。
作为一种可选的实施例，去除第五光刻胶和第六光刻胶，得到超导电路也可以采用上述所描述的剥离法来实现，在此不进行详细说明。
作为一种可选的实施例，上述超导材料也可以包括多种，例如，可以包括以下至少之一：铝，铌,氮化铌，氮化钛。
通过本实施例，超导电路的超导量子比特部分和其余超导电路部分通过积淀的超导材料形成的同一超导层连接的方式，通过同一超导层连接超导量子比特部分和其余超导电路部分，达到了消除金属与金属之间连接界面的目的，从而实现了超导量子比特与其余超导电路部分的一体化制备，不仅简化了超导电路的工艺流程，而且提高了超导量子比特与其余超导电路部分之间电气连接性能的技术效果，进而解决了相关技术中，在实现超导电路中的超导量子比特部分与其余超导电路部分互连时，存在不仅工艺复杂，降低超导电路良率，而且存在金属之间的界面，电学连接质量不高，降低超导量子比特性能的技术问题。
需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的步骤组合，但是本领域技术人员应该知悉，本发明并不受所描述的步骤顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的步骤并不一定是本发明所必须的。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (14)
1.一种超导电路的制备方法，其特征在于，包括：
以第一光刻胶覆盖第一区域，以第二光刻胶覆盖第二区域，其中，所述第一区域包括待制备的超导电路的超导量子比特底层部分将在的区域，所述第二区域包括待制备的超导电路的其余超导电路底层部分将在的区域，所述第二光刻胶覆盖所述第一光刻胶；
在所述第二光刻胶上光刻出所述其余超导电路底层部分，并暴露出所述第二光刻胶覆盖的所述第一光刻胶；
在暴露出的所述第一光刻胶上光刻出所述超导量子比特底层部分，并在所述第一区域和所述第二区域积淀底层超导材料；
去除所述第一光刻胶和所述第二光刻胶，得到超导电路的底层结构，其中，所述超导电路的超导量子比特底层部分和其余超导电路底层部分通过积淀的所述底层超导材料形成的同一底层超导层连接。
2.根据权利要求1所述的方法，其特征在于，
通过以下方式至少之一，在暴露出的所述第一光刻胶上光刻出所述超导量子比特底层部分:交叠法,投影蒸镀法；通过以下方式至少之一，在所述第二光刻胶上光刻出所述其余超导电路底层部分:剥离法，腐蚀法，刻蚀法；
其中，所述第一光刻胶包括：电子束光刻光刻胶，所述第二光刻胶包括：光学光刻胶。
3.根据权利要求1或2所述的方法，其特征在于，还包括：
在所述超导电路的底层结构的基础上，以第三光刻胶覆盖第三区域，以第四光刻胶覆盖第四区域，其中，所述第三区域包括所述超导电路的超导量子比特顶层部分将在的区域，所述第四区域包括所述超导电路的其余超导电路顶层部分将在的区域，所述第四光刻胶覆盖所述第三光刻胶；
在所述第四光刻胶上光刻出所述其余超导电路顶层部分，并暴露出所述第四光刻胶覆盖的所述第三光刻胶；
在暴露出的所述第三光刻胶上光刻出所述超导量子比特顶层部分，在所述超导量子比特顶层部分与所述超导量子比特底层部分之间部分制备绝缘层，并在所述第三区域和所述第四区域积淀顶层超导材料；
去除所述第三光刻胶和所述第四光刻胶，得到超导电路的顶层结构，其中，所述超导电路的超导量子比特顶层部分和其余超导电路顶层部分通过积淀的所述顶层超导材料形成的同一顶层超导层连接。
4.根据权利要求3所述的方法，其特征在于，
通过以下方式至少之一，在暴露出的所述第三光刻胶上光刻出所述超导量子比特顶层部分:交叠法,投影蒸镀法；通过以下方式至少之一，在所述第四光刻胶上光刻出所述其余超导电路顶层部分:剥离法，腐蚀法，刻蚀法；
其中，所述第三光刻胶包括：电子束光刻光刻胶，所述第四光刻胶包括：光学光刻胶。
5.根据权利要求3所述的方法，其特征在于，所述底层超导材料和/或所述顶层超导材料包括以下至少之一：铝，铌,氮化铌，氮化钛。
6.一种超导电路的制备方法，其特征在于，包括：
以第五光刻胶覆盖第五区域，以第六光刻胶覆盖第六区域，其中，所述第五区域包括待制备的超导电路的超导量子比特部分将在的区域，所述第六区域包括待制备的超导电路的其余超导电路部分将在的区域，所述第六光刻胶覆盖所述第五光刻胶；
在所述第六光刻胶上光刻出所述其余超导电路部分，并暴露出所述第六光刻胶覆盖的所述第五光刻胶；
在暴露出的所述第五光刻胶上光刻出所述超导量子比特部分，并在所述第五区域和所述第六区域积淀超导材料；
去除所述第五光刻胶和所述第六光刻胶，得到超导电路，其中，所述超导电路的超导量子比特部分和其余超导电路部分通过积淀的所述超导材料形成的同一超导层连接。
7.根据权利要求6所述的方法，其特征在于，
通过以下方式至少之一，在暴露出的所述第五光刻胶上光刻出所述超导量子比特部分:交叠法,投影蒸镀法；通过以下方式至少之一，在所述第六光刻胶上光刻出所述其余超导电路部分:剥离法，腐蚀法，刻蚀法。
8.根据权利要求6所述的方法，其特征在于，
所述第五光刻胶包括：电子束光刻光刻胶，所述第六光刻胶包括：光学光刻胶。
9.根据权利要求6所述的方法，其特征在于，所述超导材料包括以下至少之一：铝，铌,氮化铌，氮化钛。
10.一种基于权利要求1至9中任一项所述的超导电路的制备方法得到的超导电路，其特征在于，包括：底层结构，其中，所述底层结构包括超导量子比特底层部分和其余超导电路底层部分,所述超导量子比特底层部分和所述其余超导电路底层部分通过同一底层超导层连接。
11.根据权利要求10所述的超导电路，其特征在于，所述超导电路还包括：顶层结构，其中，所述顶层结构包括超导量子比特顶层部分和其余超导电路顶层部分,所述超导量子比特顶层部分和所述其余超导电路顶层部分通过同一顶层超导层连接。
12.根据权利要求11所述的超导电路，其特征在于，所述底层超导层和/或所述顶层超导层包括金属层或超导化合物层。
13.根据权利要求12所述的超导电路，其特征在于，所述金属层或超导化合物层的材料为以下至少之一：铝，铌,氮化铌，氮化钛。
14.根据权利要求11至13中任一项所述的超导电路，其特征在于，所述底层结构与所述顶层结构交叠处之间设置有绝缘层。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910492823.3A CN112054113B (zh) | 2019-06-06 | 2019-06-06 | 超导电路及其制备方法 |
| EP20826477.0A EP3981024A4 (en) | 2019-06-06 | 2020-05-21 | SUPERCONDUCTING CIRCUIT WITH SUPERCONDUCTING QUBITS |
| PCT/US2020/033994 WO2020256883A2 (en) | 2019-06-06 | 2020-05-21 | Superconducting circuit including superconducting qubits |
| US16/880,270 US11489101B2 (en) | 2019-06-06 | 2020-05-21 | Superconducting circuit including superconducting qubits |
| US17/937,160 US11825752B2 (en) | 2019-06-06 | 2022-09-30 | Superconducting circuit including superconducting qubits |
| US18/446,861 US20240090347A1 (en) | 2019-06-06 | 2023-08-09 | Superconducting circuit including superconducting qubits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910492823.3A CN112054113B (zh) | 2019-06-06 | 2019-06-06 | 超导电路及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112054113A CN112054113A (zh) | 2020-12-08 |
| CN112054113B true CN112054113B (zh) | 2024-03-22 |
Family
ID=73609429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910492823.3A Active CN112054113B (zh) | 2019-06-06 | 2019-06-06 | 超导电路及其制备方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US11489101B2 (zh) |
| EP (1) | EP3981024A4 (zh) |
| CN (1) | CN112054113B (zh) |
| WO (1) | WO2020256883A2 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113517088A (zh) * | 2021-08-03 | 2021-10-19 | 广东电网有限责任公司 | 一种带材堆叠结构及其超导电缆 |
| CN115884665A (zh) * | 2021-09-26 | 2023-03-31 | 腾讯科技（深圳）有限公司 | 量子比特组件制备方法、量子比特组件、量子芯片及设备 |
| CN117355205A (zh) * | 2022-06-23 | 2024-01-05 | 腾讯科技（深圳）有限公司 | 约瑟夫森结制备方法及系统 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015109663A1 (zh) * | 2014-01-24 | 2015-07-30 | 中国科学院上海微系统与信息技术研究所 | 一种纳米超导量子干涉器件及其制作方法 |
| US9455391B1 (en) * | 2015-05-19 | 2016-09-27 | The United States Of America As Represented By Secretary Of The Navy | Advanced process flow for quantum memory devices and josephson junctions with heterogeneous integration |
| WO2018030977A1 (en) * | 2016-08-08 | 2018-02-15 | Intel Corporation | Josephson junctions formed by partially subtractive fabrication |
| WO2018106215A1 (en) * | 2016-12-06 | 2018-06-14 | Intel Corporation | Quantum circuit components with planar josephson junctions |
| CN108539004A (zh) * | 2018-04-25 | 2018-09-14 | 中国科学院上海微系统与信息技术研究所 | 亚微米约瑟夫森隧道结及其制备方法 |
| WO2019032115A1 (en) * | 2017-08-11 | 2019-02-14 | Intel Corporation | QUANTIC BIT DEVICES WITH JOSEPHSON JUNCTION CONNECTED BELOW SUPPORT CIRCUITS |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050062131A1 (en) * | 2003-09-24 | 2005-03-24 | Murduck James Matthew | A1/A1Ox/A1 resistor process for integrated circuits |
| US8301214B1 (en) * | 2010-01-08 | 2012-10-30 | Hypres, Inc. | System and method for providing multi-conductive layer metallic interconnects for superconducting integrated circuits |
| US10381542B2 (en) * | 2015-04-30 | 2019-08-13 | International Business Machines Corporation | Trilayer Josephson junction structure with small air bridge and no interlevel dielectric for superconducting qubits |
| US9614270B2 (en) * | 2015-04-30 | 2017-04-04 | International Business Machines Corporation | Superconducting airbridge crossover using superconducting sacrificial material |
| WO2017015432A1 (en) * | 2015-07-23 | 2017-01-26 | Massachusetts Institute Of Technology | Superconducting integrated circuit |
| US10003005B2 (en) * | 2016-08-23 | 2018-06-19 | Northrop Grumman Systems Corporation | Superconductor device interconnect |
| US10243132B1 (en) * | 2018-03-23 | 2019-03-26 | International Business Machines Corporation | Vertical josephson junction superconducting device |
| US10803396B2 (en) * | 2018-06-19 | 2020-10-13 | Intel Corporation | Quantum circuit assemblies with Josephson junctions utilizing resistive switching materials |
| US10998376B2 (en) * | 2019-01-29 | 2021-05-04 | International Business Machines Corporation | Qubit-optical-CMOS integration using structured substrates |
-
2019
- 2019-06-06 CN CN201910492823.3A patent/CN112054113B/zh active Active
-
2020
- 2020-05-21 WO PCT/US2020/033994 patent/WO2020256883A2/en unknown
- 2020-05-21 EP EP20826477.0A patent/EP3981024A4/en not_active Withdrawn
- 2020-05-21 US US16/880,270 patent/US11489101B2/en active Active
-
2022
- 2022-09-30 US US17/937,160 patent/US11825752B2/en active Active
-
2023
- 2023-08-09 US US18/446,861 patent/US20240090347A1/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015109663A1 (zh) * | 2014-01-24 | 2015-07-30 | 中国科学院上海微系统与信息技术研究所 | 一种纳米超导量子干涉器件及其制作方法 |
| US9455391B1 (en) * | 2015-05-19 | 2016-09-27 | The United States Of America As Represented By Secretary Of The Navy | Advanced process flow for quantum memory devices and josephson junctions with heterogeneous integration |
| WO2018030977A1 (en) * | 2016-08-08 | 2018-02-15 | Intel Corporation | Josephson junctions formed by partially subtractive fabrication |
| WO2018106215A1 (en) * | 2016-12-06 | 2018-06-14 | Intel Corporation | Quantum circuit components with planar josephson junctions |
| WO2019032115A1 (en) * | 2017-08-11 | 2019-02-14 | Intel Corporation | QUANTIC BIT DEVICES WITH JOSEPHSON JUNCTION CONNECTED BELOW SUPPORT CIRCUITS |
| CN108539004A (zh) * | 2018-04-25 | 2018-09-14 | 中国科学院上海微系统与信息技术研究所 | 亚微米约瑟夫森隧道结及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11825752B2 (en) | 2023-11-21 |
| US20230031455A1 (en) | 2023-02-02 |
| CN112054113A (zh) | 2020-12-08 |
| US11489101B2 (en) | 2022-11-01 |
| WO2020256883A2 (en) | 2020-12-24 |
| EP3981024A2 (en) | 2022-04-13 |
| EP3981024A4 (en) | 2023-06-21 |
| WO2020256883A3 (en) | 2021-02-04 |
| US20200388745A1 (en) | 2020-12-10 |
| US20240090347A1 (en) | 2024-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112054113B (zh) | 超导电路及其制备方法 | |
| US5316974A (en) | Integrated circuit copper metallization process using a lift-off seed layer and a thick-plated conductor layer | |
| US5376483A (en) | Method of making masks for phase shifting lithography | |
| Strasser et al. | Algorithms and models for cellular based topography simulation | |
| US8501395B2 (en) | Line edge roughness reduction and double patterning | |
| JP2020509608A (ja) | 超伝導集積回路の製造のためのシステム及び方法 | |
| JP5493009B2 (ja) | 設計規則違反を低減するために多重露光及び遮断マスクの手法を用いる半導体デバイス製造 | |
| CN117998973A (zh) | 制造约瑟夫森结的方法 | |
| CN114122247A (zh) | 一种超导约瑟夫森结以及量子芯片的制备方法 | |
| JP2023547322A (ja) | 超伝導量子ビットおよびその作製方法、量子ストレージデバイス、ならびに量子コンピュータ | |
| AU2020271227B2 (en) | Transmon qubits with trenched capacitor structures | |
| CN109755127A (zh) | 一种用于芯片制造的刻蚀与沉积-剥离融合方法 | |
| US9530689B2 (en) | Methods for fabricating integrated circuits using multi-patterning processes | |
| CN103839769A (zh) | 形成图案的方法 | |
| CN114823774A (zh) | 超导电路、量子比特装置及其制备方法 | |
| JP2022126641A (ja) | 量子ビットシステムの寄生容量の低減 | |
| CN107994020A (zh) | 三维存储器形成方法 | |
| CN111986989B (zh) | 半导体结构及其形成方法 | |
| CN214672620U (zh) | 超导电路、量子比特装置 | |
| CN113555503B (zh) | 一种离子阱芯片的制备方法、离子阱芯片和量子计算机 | |
| US6180321B1 (en) | Method for patterning a thin film layer | |
| CN114899302A (zh) | 拐弯区加厚型snspd器件的制备方法 | |
| CN116437790A (zh) | 一种量子器件的制备方法、量子芯片 | |
| CN116761499A (zh) | 一种空气桥及其制造方法和超导量子器件 | |
| CN114005736A (zh) | 一种半导体结构的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |