CN107994020A - 三维存储器形成方法 - Google Patents

三维存储器形成方法 Download PDF

Info

Publication number
CN107994020A
CN107994020A CN201711191674.4A CN201711191674A CN107994020A CN 107994020 A CN107994020 A CN 107994020A CN 201711191674 A CN201711191674 A CN 201711191674A CN 107994020 A CN107994020 A CN 107994020A
Authority
CN
China
Prior art keywords
hard mask
mask layer
groove
layer
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711191674.4A
Other languages
English (en)
Other versions
CN107994020B (zh
Inventor
张若芳
刘藩东
何佳
魏毅
朱喜峰
王鹏
夏志良
霍宗亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201711191674.4A priority Critical patent/CN107994020B/zh
Publication of CN107994020A publication Critical patent/CN107994020A/zh
Application granted granted Critical
Publication of CN107994020B publication Critical patent/CN107994020B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels

Abstract

本发明公开了一种三维存储器形成方法，属于半导体技术领域。所述方法包括：提供衬底，在衬底上形成叠层结构和切割线；在叠层结构和切割线上形成第一硬掩膜层；在第一硬掩膜层上形成光阻层；以光阻层为掩膜刻蚀第一硬掩膜层和叠层结构形成第一凹槽，刻蚀第一硬掩膜层和切割线形成第二凹槽；在第一凹槽和第二凹槽中沉积预设厚度的氧化物形成对应的顶层选择栅结构和后栅自对准结构；在后栅自对准结构上自对准形成第二硬掩膜层后，形成沟道孔。本发明中，将顶层选择栅结构和后栅自对准结构的制作同时进行，不仅简化了操作步骤、缩短了三维存储器的生产周期、节约了生产成本，而且降低了因光刻不妥而造成结构损坏的风险，并提高了光刻设备的利用率。

Description

三维存储器形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种三维存储器形成方法。
背景技术
三维存储器是一种基于平面存储器的新型产品，其主要特色是将平面结构转换为立体结构，来大大节省晶片面积。三维存储器的形成包含了成千上万的操作和工艺，其中，光刻(Lithography)工艺占据了一定的比例，并且是一笔大的开销，具有代表性的，如顶层选择栅结构(Top Select Gate，简称TSG)的形成和后栅自对准结构(Gate Last SelfAlign，简称GLSA)的形成。现有的三维存储器形成方法中，顶层选择栅结构和后栅自对准结构是分别形成的。其中，顶层选择栅结构首先形成，如图1至图5所示，其通常主要包括：1)在叠层结构上形成硬掩膜层HM1；2)在硬掩膜层HM1上形成光阻层PR1；3)对光阻层PR1进行图像化处理后，通过刻蚀工艺、灰化工艺、湿法清洗工艺，刻蚀出顶层选择栅凹槽，并去除硬掩膜层HM1和光阻层PR1；4)在顶层选择栅凹槽中沉积氧化物，形成顶层选择栅结构，并形成覆盖叠层结构上表面的氧化物层；5)在氧化物层上形成沟道孔插塞硬掩膜层，以用于后续形成沟道孔插塞。后栅自对准结构之后形成，如图6至图8所示，通常包括：1)在切割线上形成光阻层PR2；2)对光阻层PR2进行图像化处理；3)通过刻蚀工艺、灰化工艺、湿法清洗工艺，刻蚀切割线形成后栅自对准结构，并去除光阻层PR2；4)在后栅自对准结构中沉积硬掩膜层HM2，以用于后续形成沟道孔。以上可见，在顶层选择栅结构和后栅自对准结构的形成过程中，均需要形成光阻层，并且均需要进行刻蚀工艺、灰化工艺和湿法清洗工艺周期，但是相同的操作却进行两次，不仅操作繁琐，增加了三维存储器的制作周期及制作成本，而且增加了由于刻蚀不妥而造成的结构形状变化及结构尺寸变化等风险。
发明内容
为解决现有技术的不足，本发明提供一种三维存储器形成方法，包括：
提供衬底，在所述衬底上形成叠层结构和切割线；
在所述叠层结构和所述切割线上形成第一硬掩膜层；
在所述第一硬掩膜层上形成光阻层；
以所述光阻层为掩膜刻蚀所述第一硬掩膜层和所述叠层结构形成第一凹槽，刻蚀所述第一硬掩膜层和所述切割线形成第二凹槽；
在所述第一凹槽和所述第二凹槽中沉积预设厚度的氧化物形成对应的顶层选择栅结构和后栅自对准结构；
在所述后栅自对准结构上自对准形成第二硬掩膜层后，形成沟道孔。
可选地，所述在所述叠层结构和所述切割线上形成第一硬掩膜层，具体为：在所述叠层结构和所述切割线上沉积碳形成碳层，并在所述碳层上沉积有机物形成介电质抗反射层，得到第一硬掩膜层。
可选地，以所述光阻层为掩膜刻蚀所述第一硬掩膜层和所述叠层结构形成第一凹槽，刻蚀所述第一硬掩膜层和所述切割线形成第二凹槽，具体包括：
对所述光阻层进行第一图形化处理，形成第一开口；
对所述光阻层进行第二图形化处理，形成第二开口，所述第一开口的临界尺寸小于所述第二开口的临界尺寸；
沿所述第一开口蚀所述第一硬掩膜层和所述叠层结构形成第一凹槽，沿所述第二开口刻蚀所述第一硬掩膜层和所述切割线形成第二凹槽。
可选地，以所述光阻层为掩膜刻蚀所述第一硬掩膜层和所述叠层结构形成第一凹槽，刻蚀所述第一硬掩膜层和所述切割线形成第二凹槽之后，还包括：通过灰化工艺去除所述第一硬掩膜层及所述第一凹槽和所述第二凹槽中的残留物后，进行湿法清洗。
可选地，采用原子层沉积法在所述第一凹槽和所述第二凹槽中沉积预设厚度的氧化物形成对应的顶层选择栅结构和后栅自对准结构，并形成覆盖所述叠层结构和所述切割线的氧化物层。
可选地，在所述第一凹槽和所述第二凹槽中沉积厚度为600埃的氧化物形成对应的顶层选择栅结构和后栅自对准结构。
可选地，所述第二硬掩膜层，包括：沟道孔插塞硬掩膜层和沟道孔硬掩膜层；
所述在所述后栅自对准结构上自对准形成第二硬掩膜层，具体包括：
在所述后栅自对准结构中自对准沉积氧化物形成第一氧化物层，在所述第一氧化物层上自对准沉积氮化物形成氮化物层，并在所述氮化物层上自对准沉积氧化物形成第二氧化层，得到沟道孔插塞硬掩膜层；
在所述沟道孔插塞硬掩膜层上自对准沉积碳形成碳层，并在所述碳层上沉积有机物形成介电质抗反射层，得到沟道孔硬掩膜层。本发明的优点在于：
本发明中，在三维存储器的形成过程中，将顶层选择栅结构和后栅自对准结构的制作同时进行，因而只需形成一个光阻层，进行一次刻蚀工艺、灰化工艺、湿法清洗工艺周期，不仅简化了操作步骤、缩短了三维存储器的生产周期、节约了生产成本，而且降低了因光刻不妥而造成结构损坏的风险，并提高了光刻设备的利用率。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
附图1至附图5为现有技术中顶层选择栅结构形成过程中的结构变化示意图；
附图6至附图8为现有技术中后栅自对准结构形成过程中的结构变化示意图；
附图9为本发明提供的三维存储器形成方法流程图；
附图10至附图15为本发明提供的三维存储器形成方法中的结构变化示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
根据本发明的实施方式，提出一种三维存储器形成方法，如图9所示，包括：
提供衬底，在衬底上形成叠层结构和切割线(Scrubber Line)；
在叠层结构和切割线上形成第一硬掩膜层(Hard Mask)；
在第一硬掩膜层上形成光阻层(Photo Resist)；
以光阻层为掩膜刻蚀第一硬掩膜层和叠层结构形成第一凹槽，刻蚀第一硬掩膜层和切割线形成第二凹槽；
在第一凹槽和第二凹槽中沉积预设厚度的氧化物形成对应的顶层选择栅结构(Top Select Gate，简称TSG)和后栅自对准结构(Gate Last Self Align，简称GLSA)；
在后栅自对准结构上自对准形成第二硬掩膜层后，形成沟道孔。
优选地，在本实施例中，衬底为硅衬底。
根据本发明的实施方式，在叠层结构和切割线上形成第一硬掩膜层，如图10所示，具体为：在叠层结构和切割线上沉积碳(C)形成碳层，并在碳层上沉积有机物形成介电质抗反射层(DARC)，得到第一硬掩膜层。
优选地，在本实施例中，有机物为氮氧化硅(SiON)。
根据本发明的实施方式，在第一硬掩膜层上形成光阻层，如图11所示，具体为：在第一硬掩膜层上旋涂光刻胶形成光阻层。
根据本发明的实施方式，以光阻层为掩膜刻蚀所述第一硬掩膜层和所述叠层结构形成第一凹槽，刻蚀第一硬掩膜层和切割线形成第二凹槽，如图12和图13所示，具体包括：
对光阻层进行第一图形化处理，形成第一开口；对光阻层进行第二图形化处理，形成第二开口，第一开口的临界尺寸(CD)小于第二开口的临界尺寸(CD)；
沿第一开口刻蚀(Etch)第一硬掩膜层和叠层结构形成第一凹槽，沿第二开口刻蚀(Etch)第一硬掩膜层和切割线形成第二凹槽。
根据本发明的实施方式，以光阻层为掩膜刻蚀第一硬掩膜层和叠层结构形成第一凹槽，刻蚀第一硬掩膜层和切割线形成第二凹槽之后，还包括：通过灰化(Asher)工艺去除第一硬掩膜层及第一凹槽和第二凹槽中的残留物后，进行湿法清洗(Wet Strip)。
本发明中，虽然顶层选择栅结构在存储区(GB)的叠层结构上形成，后栅自对准结构在切割线(Scrubber Line)上形成，并且顶层选择栅结构的截面临界尺寸比后栅自对准结构的截面临界尺寸小的多，但是顶层选择栅结构的切割深度与后栅自对准结构的切割深度近似相同，而不同的截面临界尺寸，即不同的曝光面积对切割图形的影响很小；因而，本发明中，将顶层选择栅结构和后栅自对准结构的切割过程同时进行，仅需形成一个光阻层，并进行一次刻蚀工艺、灰化工艺、湿法清洗工艺周期，较现有技术中的分别形成光阻层、及分别进行刻蚀工艺、灰化工艺、湿法清洗工艺周期而言，不仅简化了操作步骤、缩短了三维存储器的生产周期、节约了生产成本，而且降低了因光刻不妥而造成结构损坏的风险，并提高了光刻设备的利用率。
根据本发明的实施方式，如图14所示，采用原子层沉积(Atomic LayerDeposition，简称ALD)法在第一凹槽和第二凹槽中沉积预设厚度的氧化物形成对应的顶层选择栅结构和后栅自对准结构，并形成覆盖叠层结构和切割线的氧化物层。
优选地，在第一凹槽和第二凹槽中沉积厚度为600埃的氧化物形成对应的顶层选择栅结构和后栅自对准结构，并形成覆盖叠层结构和切割线的氧化物层。
需要说明地，本发明中，在第一凹槽和第二凹槽中沉积的氧化物的厚度，不限为600埃，可以根据需求进行微调。
根据本发明的实施方式，第二硬掩膜层，如图15所示，具体包括：沟道孔插塞硬掩膜层和沟道孔硬掩膜层；
对应地，在后栅自对准结构上自对准形成第二硬掩膜层，具体包括：
在后栅自对准结构中自对准沉积氧化物形成第一氧化物层，在第一氧化物层上自对准沉积氮化物形成氮化物层，并在氮化物层上自对准沉积氧化物形成第二氧化层，得到沟道孔插塞硬掩膜层；
在沟道孔插塞硬掩膜层上自对准沉积碳形成碳层，并在碳层上沉积有机物形成介电质抗反射层(DARC)，得到沟道孔硬掩膜层。
优选地，在本实施例中，有机物为氮氧化硅(SiON)。
本发明中，将后栅自对准结构用作图形传递，在其中形成第二硬掩膜层，并作为沟道孔的对准标记，为后续沟道孔的形成做充分准备。
进一步地，本发明中，沟道孔的形成过程与现有的沟道孔的形成过程相同，在此不再赘述。
本发明中，在三维存储器的形成过程中，将顶层选择栅结构和后栅自对准结构的制作同时进行，因而只需形成一个光阻层，进行一次刻蚀工艺、灰化工艺、湿法清洗工艺周期，不仅简化了操作步骤、缩短了三维存储器的生产周期、节约了生产成本，而且降低了因光刻不妥而造成结构损坏的风险，并提高了光刻设备的利用率。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (7)

1.一种三维存储器形成方法，其特征在于，包括：
提供衬底，在所述衬底上形成叠层结构和切割线；
在所述叠层结构和所述切割线上形成第一硬掩膜层；
在所述第一硬掩膜层上形成光阻层；
以所述光阻层为掩膜刻蚀所述第一硬掩膜层和所述叠层结构形成第一凹槽，刻蚀所述第一硬掩膜层和所述切割线形成第二凹槽；
在所述第一凹槽和所述第二凹槽中沉积预设厚度的氧化物形成对应的顶层选择栅结构和后栅自对准结构；
在所述后栅自对准结构上自对准形成第二硬掩膜层后，形成沟道孔。
2.根据权利要求1所述的方法，其特征在于，所述在所述叠层结构和所述切割线上形成第一硬掩膜层，具体为：在所述叠层结构和所述切割线上沉积碳形成碳层，并在所述碳层上沉积有机物形成介电质抗反射层，得到第一硬掩膜层。
3.根据权利要求1所述的方法，其特征在于，以所述光阻层为掩膜刻蚀所述第一硬掩膜层和所述叠层结构形成第一凹槽，刻蚀所述第一硬掩膜层和所述切割线形成第二凹槽，具体包括：
对所述光阻层进行第一图形化处理，形成第一开口；
对所述光阻层进行第二图形化处理，形成第二开口，所述第一开口的临界尺寸小于所述第二开口的临界尺寸；
沿所述第一开口蚀所述第一硬掩膜层和所述叠层结构形成第一凹槽，沿所述第二开口刻蚀所述第一硬掩膜层和所述切割线形成第二凹槽。
4.根据权利要求1所述的方法，其特征在于，以所述光阻层为掩膜刻蚀所述第一硬掩膜层和所述叠层结构形成第一凹槽，刻蚀所述第一硬掩膜层和所述切割线形成第二凹槽之后，还包括：通过灰化工艺去除所述第一硬掩膜层及所述第一凹槽和所述第二凹槽中的残留物后，进行湿法清洗。
5.根据权利要求1所述的方法，其特征在于，采用原子层沉积法在所述第一凹槽和所述第二凹槽中沉积预设厚度的氧化物形成对应的顶层选择栅结构和后栅自对准结构，并形成覆盖叠层结构和切割线的氧化物层。
6.根据权利要求1所述的方法，其特征在于，在所述第一凹槽和所述第二凹槽中沉积厚度为600埃的氧化物形成对应的顶层选择栅结构和后栅自对准结构。
7.根据权利要求1所述的方法，其特征在于，
所述第二硬掩膜层，包括：沟道孔插塞硬掩膜层和沟道孔硬掩膜层；
所述在所述后栅自对准结构上自对准形成第二硬掩膜层，具体包括：
在所述后栅自对准结构中自对准沉积氧化物形成第一氧化物层，在所述第一氧化物层上自对准沉积氮化物形成氮化物层，并在所述氮化物层上自对准沉积氧化物形成第二氧化层，得到沟道孔插塞硬掩膜层；
在所述沟道孔插塞硬掩膜层上自对准沉积碳形成碳层，并在所述碳层上沉积有机物形成介电质抗反射层，得到沟道孔硬掩膜层。
CN201711191674.4A 2017-11-24 2017-11-24 三维存储器形成方法 Active CN107994020B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711191674.4A CN107994020B (zh) 2017-11-24 2017-11-24 三维存储器形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711191674.4A CN107994020B (zh) 2017-11-24 2017-11-24 三维存储器形成方法

Publications (2)

Publication Number Publication Date
CN107994020A true CN107994020A (zh) 2018-05-04
CN107994020B CN107994020B (zh) 2019-01-01

Family

ID=62033213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711191674.4A Active CN107994020B (zh) 2017-11-24 2017-11-24 三维存储器形成方法

Country Status (1)

Country Link
CN (1) CN107994020B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584461A (zh) * 2020-05-26 2020-08-25 长江存储科技有限责任公司 一种监控参照标记形成方法及监控参照标记、三维存储器
CN112259547A (zh) * 2020-10-23 2021-01-22 长江存储科技有限责任公司 半导体器件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106653684A (zh) * 2017-03-08 2017-05-10 长江存储科技有限责任公司 三维存储器及其通道孔结构的形成方法
CN106847820A (zh) * 2017-03-07 2017-06-13 长江存储科技有限责任公司 一种三维存储器及其制作方法
CN106876397A (zh) * 2017-03-07 2017-06-20 长江存储科技有限责任公司 三维存储器及其形成方法
CN106941103A (zh) * 2016-01-04 2017-07-11 中芯国际集成电路制造(北京)有限公司 Nand存储器的形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106941103A (zh) * 2016-01-04 2017-07-11 中芯国际集成电路制造(北京)有限公司 Nand存储器的形成方法
CN106847820A (zh) * 2017-03-07 2017-06-13 长江存储科技有限责任公司 一种三维存储器及其制作方法
CN106876397A (zh) * 2017-03-07 2017-06-20 长江存储科技有限责任公司 三维存储器及其形成方法
CN106653684A (zh) * 2017-03-08 2017-05-10 长江存储科技有限责任公司 三维存储器及其通道孔结构的形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584461A (zh) * 2020-05-26 2020-08-25 长江存储科技有限责任公司 一种监控参照标记形成方法及监控参照标记、三维存储器
CN112259547A (zh) * 2020-10-23 2021-01-22 长江存储科技有限责任公司 半导体器件及其制作方法

Also Published As

Publication number Publication date
CN107994020B (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
TWI409852B (zh) 利用自對準雙重圖案製作半導體元件微細結構的方法
US20070111467A1 (en) Method for forming trench using hard mask with high selectivity and isolation method for semiconductor device using the same
CN104157574B (zh) 双重图形化鳍式晶体管的鳍结构线顶端切断方法
US8089153B2 (en) Method for eliminating loading effect using a via plug
CN107994020B (zh) 三维存储器形成方法
JP5879656B2 (ja) ビア孔により接続された導体のネットワークを生成するリソグラフィ方法
CN103346119A (zh) 一种减小铜互连沟槽关键尺寸的方法
CN103337476A (zh) 一种减小铜互连沟槽关键尺寸的方法
US10957550B2 (en) Semiconductor structure and formation method thereof
CN105226003B (zh) 无深度负载效应的浅沟槽隔离结构的制备方法
US7541255B2 (en) Method for manufacturing semiconductor device
KR100798738B1 (ko) 반도체 소자의 미세 패턴 제조 방법
KR20100078947A (ko) 반도체 소자의 제조방법
CN113496875A (zh) 半导体结构及半导体结构的形成方法
KR100319622B1 (ko) 반도체 장치의 분리구조 형성방법
CN111106007B (zh) 一种半导体台面及蚀刻方法
KR100868925B1 (ko) 반도체 소자의 소자분리막 형성방법
TWI803645B (zh) 平面化半導體結構的方法
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
CN114038752A (zh) 一种高压mosfet器件及其制造方法
KR100561513B1 (ko) 반도체 소자의 셸로우 트렌치 소자분리 방법
JP2008016852A (ja) フラッシュメモリ素子の製造方法
KR20080002493A (ko) 반도체 소자의 미세패턴 형성방법
KR20090016935A (ko) 반도체 소자의 패턴 제조 방법
KR20080060549A (ko) 반도체 소자의 트렌치 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant