JP6740472B2 - 超伝導デバイスの製造方法 - Google Patents
超伝導デバイスの製造方法 Download PDFInfo
- Publication number
- JP6740472B2 JP6740472B2 JP2019521826A JP2019521826A JP6740472B2 JP 6740472 B2 JP6740472 B2 JP 6740472B2 JP 2019521826 A JP2019521826 A JP 2019521826A JP 2019521826 A JP2019521826 A JP 2019521826A JP 6740472 B2 JP6740472 B2 JP 6740472B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric
- forming
- base electrode
- niobium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title description 11
- 238000000034 method Methods 0.000 claims description 95
- 239000000463 material Substances 0.000 claims description 79
- 230000008569 process Effects 0.000 claims description 48
- 239000010955 niobium Substances 0.000 claims description 41
- 229910052758 niobium Inorganic materials 0.000 claims description 39
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 39
- 229920002120 photoresistant polymer Polymers 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 31
- 238000000151 deposition Methods 0.000 claims description 22
- 229910052782 aluminium Inorganic materials 0.000 claims description 21
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 21
- 238000002161 passivation Methods 0.000 claims description 19
- 230000004888 barrier function Effects 0.000 claims description 16
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 10
- 230000009977 dual effect Effects 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 description 10
- 239000000126 substance Substances 0.000 description 8
- 230000008021 deposition Effects 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 238000002048 anodisation reaction Methods 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000002887 superconductor Substances 0.000 description 4
- 238000007743 anodising Methods 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- -1 fluorine ions Chemical class 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910017107 AlOx Inorganic materials 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0156—Manufacture or treatment of devices comprising Nb or an alloy of Nb with one or more of the elements of group IVB, e.g. titanium, zirconium or hafnium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/12—Josephson-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
- H10N60/805—Constructional details for Josephson-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
- H10N60/85—Superconducting active materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
以下に、上記実施形態から把握できる技術思想を付記として記載する。
[付記1]
超伝導デバイス相互接続構造を形成する方法であって、
基板を覆う第1の誘電体層を形成するステップと、
前記第1の誘電体層内にニオブベース電極を形成するステップと、前記ニオブベース電極は、前記第1の誘電体層の上面に整列された上面を有し、
前記ベース電極および前記第1の誘電体層の上にアルミニウム層を堆積するステップと、
前記アルミニウム層を酸化して前記アルミニウム層の上面に酸化アルミニウム層を形成するステップと、
前記酸化アルミニウム層の上にニオブ層を形成するステップと、
前記ニオブ層の上に拡散バリア層を形成するステップと、
前記拡散バリア層の上に誘電体ハードマスク層を形成するステップと、
前記誘電体ハードマスク層の上にフォトレジスト材料層を堆積およびパターニングしてジョセフソン接合(JJ)の領域を画定するステップと、
前記誘電体ハードマスク層を部分的にエッチングするステップと、
前記フォトレジスト材料層を除去するステップと、
前記誘電体ハードマスク層を完全にエッチングして、前記ジョセフソン接合によって画定される領域を除くすべての場所の前記誘電体ハードマスク層を除去してハードマスクを形成するステップと、
JJ、前記ベース電極、および前記ハードマスクの上にパッシベーション層を形成して、前記JJおよび前記ベース電極の側面を酸化から保護するステップと、
前記パッシベーション層の上に第2の誘電体層を堆積するステップと、
前記第2の誘電体層を貫通してベース電極に達する第1の接点を形成して、前記第1の接点を前記JJの第1の端部に電気的に接続し、前記第2の誘電体層および前記ハードマスクを貫通して前記JJの第2の端部に達する第2の接点を形成するステップと、
前記第1の接点と重なる第1の導電線と、前記第2の接点と重なる第2の導電線とを形成するステップとを含み、前記第1および第2の導電線は、前記第2の誘電体層の上面と整列された上面を有する、方法。
[付記2]
前記第2の接点が、前記JJの直径よりも小さい直径を有する、付記1に記載の方法。
[付記3]
前記第1の誘電体層および前記第2の誘電体層に用いられる誘電体材料は、摂氏約160℃の温度で誘電体の第1および第2の材料層を形成することができる材料である、付記1に記載の方法。
[付記4]
前記第1および第2の接点ならびに前記第1および第2の導電線はデュアルダマシンプロセスによって形成され、前記ベース電極はシングルダマシンプロセスによって形成される、付記1に記載の方法。
Claims (15)
- 超伝導デバイス構造を形成する方法であって、
基板を覆う第1の誘電体層を形成するステップと、
前記第1の誘電体層内にベース電極を形成するステップと、前記ベース電極は、前記第1の誘電体層の上面と整列された上面を有し、
前記ベース電極上に接合材料スタックを形成するステップと、
前記接合材料スタックの上にハードマスクを形成するステップと、
前記接合材料スタックの一部をエッチング除去して、前記ベース電極の上にジョセフソン接合(JJ)を形成するステップと、
前記ハードマスク、JJ、前記ベース電極、および前記第1の誘電体層の上に第2の誘電体層を堆積するステップと、
前記第2の誘電体層を貫通して前記ベース電極に達する第1の接点を形成して、前記第1の接点を前記JJの第1の端部に電気的に接続するステップと、
前記第2の誘電体層および前記ハードマスクを貫通する第2の接点を形成して、前記第2の接点を前記JJの第2の端部に電気的に接続するステップとを含む方法。 - 前記JJが、前記ベース電極とニオブ層との間に配置されたアルミニウム/酸化アルミニウム層から形成される、請求項1に記載の方法。
- 前記ベース電極がニオブから形成される、請求項2に記載の方法。
- 前記第2の接点が、前記JJの直径よりも小さい直径を有する、請求項1に記載の方法。
- 前記第1の誘電体層および前記第2の誘電体層に用いられる誘電体材料は、摂氏約160℃の温度で誘電体の第1および第2の材料層を形成することができる材料である、請求項1に記載の方法。
- 前記第1の接点と重なる第1の導電線と、前記第2の接点と重なる第2の導電線とを形成するステップをさらに含み、前記第1および第2の導電線は、前記第2の誘電体層の上面と整列された上面を有する、請求項1に記載の方法。
- 前記第1および第2の接点ならびに前記第1および第2の導電線がデュアルダマシンプロセスによって形成される、請求項6に記載の方法。
- 前記ベース電極がシングルダマシンプロセスによって形成される、請求項1に記載の方法。
- 前記JJの形成が、
前記ベース電極および前記第1の誘電体層の上にアルミニウム層を堆積すること、
前記アルミニウム層を酸化して前記アルミニウム層の上面上に酸化アルミニウム層を形成すること、
前記酸化アルミニウム層の上にニオブ層を形成すること、
前記ニオブ層の上に拡散バリア層を形成すること、
前記拡散バリア層の上に誘電体ハードマスク層を形成すること、
前記誘電体ハードマスク層の上にフォトレジスト材料層を堆積してパターニングして、ジョセフソン接合の領域を画定すること、
前記誘電体ハードマスク層を部分的にエッチングすること、
前記フォトレジスト材料層を除去すること、
前記誘電体ハードマスク層を完全にエッチングして、前記ジョセフソン接合によって画定される領域上を除くすべての場所の前記誘電体ハードマスク層を除去して前記ハードマスクを形成すること、
前記ニオブ層、前記酸化アルミニウム層、および前記アルミニウム層をエッチングして、前記ニオブ層、前記酸化アルミニウム層、および前記アルミニウム層の一部を除去してJJを形成することを含む、請求項1に記載の方法。 - 第2の誘電体層を堆積する前に、前記JJおよび前記ベース電極の上にパッシベーション層を形成することをさらに含む、請求項9に記載の方法。
- 超伝導デバイス構造を形成する方法であって、
基板を覆う第1の誘電体層を形成するステップと、
前記第1の誘電体層内にニオブベース電極を形成するステップと、前記ニオブベース電極は、前記第1の誘電体層の上面に整列された上面を有し、
前記ニオブベース電極および前記第1の誘電体層の上にアルミニウム層を堆積するステップと、
前記アルミニウム層を酸化して前記アルミニウム層の上面に酸化アルミニウム層を形成するステップと、
前記酸化アルミニウム層の上にニオブ層を形成するステップと、
前記ニオブ層の上に誘電体ハードマスク層を形成するステップと、
前記誘電体ハードマスク層をエッチングして、ジョセフソン接合を画定する領域を除くすべての場所の前記誘電体ハードマスク層を除去してハードマスクを形成するステップと、
JJ、前記ニオブベース電極、および前記ハードマスクの上に第2の誘電体層を堆積するステップと、
前記JJ、前記ニオブベース電極、および前記ハードマスクの上にパッシベーション層を形成して、前記JJおよび前記ニオブベース電極の側面を酸化から保護するステップと、
前記第2の誘電体層を貫通して前記ニオブベース電極に達する第1の接点を形成して、前記第1の接点を前記JJの第1の端部に電気的に接続し、前記第2の誘電体層および前記ハードマスクを貫通する第2の接点を形成して、前記第2の接点を前記JJの第2の端部に電気的に接続するステップと、
前記第1の接点と重なる第1の導電線と、前記第2の接点と重なる第2の導電線とを形成するステップとを含み、前記第1および第2の導電線は、前記第2の誘電体層の上面と整列された上面を有する、方法。 - 前記第2の接点は、前記JJの直径よりも小さい直径を有する、請求項11に記載の方法。
- 前記第1の誘電体層および前記第2の誘電体層に使用される誘電体材料は、摂氏約16
0℃の温度で誘電体の第1および第2の材料層を形成することができる材料である、請求項11に記載の方法。 - 前記第1および第2の接点ならびに前記第1および第2の導電線はデュアルダマシンプロセスによって形成され、前記ニオブベース電極はシングルダマシンプロセスによって形成される、請求項11に記載の方法。
- 前記誘電体ハードマスク層の上にフォトレジスト材料層を堆積およびパターニングして前記ジョセフソン接合の領域を画定するステップと、
前記誘電体ハードマスク層を部分的にエッチングするステップと、
前記フォトレジスト材料層を除去するステップとをさらに含み、
前記誘電体ハードマスク層をエッチングすることは、前記誘電体ハードマスク層を完全にエッチングして、前記ジョセフソン接合によって画定される領域を除くすべての場所の前記誘電体ハードマスク層を除去して、ハードマスクを形成することを含む、請求項11に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/351,755 US10608159B2 (en) | 2016-11-15 | 2016-11-15 | Method of making a superconductor device |
US15/351,755 | 2016-11-15 | ||
PCT/US2017/058494 WO2018093544A1 (en) | 2016-11-15 | 2017-10-26 | Method of making a josephson junction based superconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019536261A JP2019536261A (ja) | 2019-12-12 |
JP6740472B2 true JP6740472B2 (ja) | 2020-08-12 |
Family
ID=60263160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019521826A Active JP6740472B2 (ja) | 2016-11-15 | 2017-10-26 | 超伝導デバイスの製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US10608159B2 (ja) |
EP (1) | EP3542404B1 (ja) |
JP (1) | JP6740472B2 (ja) |
KR (1) | KR102158755B1 (ja) |
AU (1) | AU2017360504B2 (ja) |
CA (1) | CA3039216C (ja) |
WO (1) | WO2018093544A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10936756B2 (en) * | 2017-01-20 | 2021-03-02 | Northrop Grumman Systems Corporation | Methodology for forming a resistive element in a superconducting structure |
US10243132B1 (en) | 2018-03-23 | 2019-03-26 | International Business Machines Corporation | Vertical josephson junction superconducting device |
US10672971B2 (en) * | 2018-03-23 | 2020-06-02 | International Business Machines Corporation | Vertical transmon qubit device with microstrip waveguides |
US10256392B1 (en) | 2018-03-23 | 2019-04-09 | International Business Machines Corporation | Vertical transmon qubit device |
US11309479B2 (en) * | 2019-12-06 | 2022-04-19 | International Business Machines Corporation | Computing devices containing magnetic Josephson Junctions with embedded magnetic field control element |
CN111933787B (zh) * | 2020-08-20 | 2022-09-06 | 中国科学院上海微系统与信息技术研究所 | 超导连接通道及其制备方法 |
FR3114444B1 (fr) * | 2020-09-21 | 2022-09-30 | Commissariat Energie Atomique | Puce à routage bifonctionnel et procédé de fabrication associé |
US20220123195A1 (en) * | 2020-10-15 | 2022-04-21 | International Business Machines Corporation | Sacrificial material facilitating protection of a substrate in a qubit device |
US11882771B2 (en) * | 2021-10-18 | 2024-01-23 | International Business Machines Corporation | Smooth metal layers in Josephson junction devices |
US20230210022A1 (en) * | 2021-12-23 | 2023-06-29 | IMEC USA NANOELECTRONICS DESIGN CENTER, Inc. | Fabrication Stack for High Integration Density Superconducting Digital Circuits |
Family Cites Families (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6281075A (ja) | 1985-10-04 | 1987-04-14 | Fujitsu Ltd | ジヨセフソン集積回路の製造方法 |
JPS63205972A (ja) | 1987-02-23 | 1988-08-25 | Agency Of Ind Science & Technol | 超伝導回路装置とその製造方法 |
US4960751A (en) | 1987-04-01 | 1990-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Electric circuit having superconducting multilayered structure and manufacturing method for same |
JPS6464274A (en) | 1987-09-03 | 1989-03-10 | Agency Ind Science Techn | Tunnel type josephson junction |
JPH03190289A (ja) * | 1989-12-20 | 1991-08-20 | Fujitsu Ltd | ジョセフソン接合素子及びその製造方法 |
US5055158A (en) | 1990-09-25 | 1991-10-08 | International Business Machines Corporation | Planarization of Josephson integrated circuit |
JPH06334231A (ja) * | 1993-05-24 | 1994-12-02 | Sharp Corp | ジョセフソン接合素子及びその製造方法 |
JP3147666B2 (ja) | 1994-07-21 | 2001-03-19 | 株式会社村田製作所 | 積層電子部品およびその製造方法 |
US5818071A (en) | 1995-02-02 | 1998-10-06 | Dow Corning Corporation | Silicon carbide metal diffusion barrier layer |
KR100283858B1 (ko) * | 1998-10-22 | 2001-04-02 | 정명세 | 초전도 소자 제조방법 |
US6184477B1 (en) | 1998-12-02 | 2001-02-06 | Kyocera Corporation | Multi-layer circuit substrate having orthogonal grid ground and power planes |
JP3419348B2 (ja) | 1999-06-28 | 2003-06-23 | 日本電気株式会社 | 集積回路素子接続用ケーブルおよびその製造方法 |
KR20010021278A (ko) | 1999-08-12 | 2001-03-15 | 조셉 제이. 스위니 | 자가 스퍼터링에 사용되는 후방 냉각 가스 |
US6280201B1 (en) | 2000-01-21 | 2001-08-28 | Hewlett-Packard Company | Laminated 90-degree connector |
JP2002043640A (ja) * | 2000-07-31 | 2002-02-08 | Fujitsu Ltd | 超伝導接合素子及びその製造方法 |
US6378757B1 (en) | 2001-01-31 | 2002-04-30 | Agilent Technologies, Inc. | Method for edge mounting flex media to a rigid PC board |
JP2002299705A (ja) * | 2001-03-29 | 2002-10-11 | Yamaguchi Technology Licensing Organization Ltd | 微小面積トンネル接合の作製方法 |
US6482656B1 (en) | 2001-06-04 | 2002-11-19 | Advanced Micro Devices, Inc. | Method of electrochemical formation of high Tc superconducting damascene interconnect for integrated circuit |
WO2003079429A1 (en) | 2002-03-15 | 2003-09-25 | Renesas Technology Corp. | Production method for semiconductor integrated circuit device |
JP4584144B2 (ja) | 2003-01-22 | 2010-11-17 | 日本電気株式会社 | 回路基板装置及び配線基板間接続方法 |
JP2004232054A (ja) | 2003-01-31 | 2004-08-19 | Sony Corp | スパッタ装置及びスパッタ方法 |
US8241701B2 (en) | 2005-08-31 | 2012-08-14 | Lam Research Corporation | Processes and systems for engineering a barrier surface for copper deposition |
US7060508B2 (en) * | 2003-02-12 | 2006-06-13 | Northrop Grumman Corporation | Self-aligned junction passivation for superconductor integrated circuit |
JP4810074B2 (ja) * | 2003-06-27 | 2011-11-09 | 株式会社日立製作所 | 超電導デバイス用多層配線の製造方法 |
US7278855B2 (en) | 2004-02-09 | 2007-10-09 | Silicon Pipe, Inc | High speed, direct path, stair-step, electronic connectors with improved signal integrity characteristics and methods for their manufacture |
US20070184656A1 (en) | 2004-11-08 | 2007-08-09 | Tel Epion Inc. | GCIB Cluster Tool Apparatus and Method of Operation |
KR100643853B1 (ko) | 2005-06-04 | 2006-11-14 | 삼성전자주식회사 | 반도체 소자의 다마신 배선 형성 방법 및 이에 의해 제조된반도체 소자 |
JP4967354B2 (ja) | 2006-01-31 | 2012-07-04 | 東京エレクトロン株式会社 | シード膜の成膜方法、プラズマ成膜装置及び記憶媒体 |
US20080311711A1 (en) | 2007-06-13 | 2008-12-18 | Roland Hampp | Gapfill for metal contacts |
JP2012519379A (ja) | 2009-02-27 | 2012-08-23 | ディー−ウェイブ システムズ,インコーポレイテッド | 超伝導集積回路を製造するためのシステムおよび方法 |
JP2011164068A (ja) | 2010-02-15 | 2011-08-25 | Nippon Telegr & Teleph Corp <Ntt> | 超伝導光検出素子 |
US9780764B2 (en) | 2010-04-05 | 2017-10-03 | Northrop Grumman Systems Corporation | Phase quantum bit |
US9768371B2 (en) | 2012-03-08 | 2017-09-19 | D-Wave Systems Inc. | Systems and methods for fabrication of superconducting integrated circuits |
US10921180B2 (en) | 2015-10-16 | 2021-02-16 | Raytheon Bbn Technologies Corp. | Methods and apparatus for improved sensor vibration cancellation |
US9653398B1 (en) | 2015-12-08 | 2017-05-16 | Northrop Grumman Systems Corporation | Non-oxide based dielectrics for superconductor devices |
US9780285B1 (en) * | 2016-08-16 | 2017-10-03 | Northrop Grumman Systems Corporation | Superconductor device interconnect structure |
US10312141B2 (en) | 2016-08-16 | 2019-06-04 | Northrop Grumman Systems Corporation | Preclean methodology for superconductor interconnect fabrication |
-
2016
- 2016-11-15 US US15/351,755 patent/US10608159B2/en active Active
-
2017
- 2017-10-26 KR KR1020197011415A patent/KR102158755B1/ko active IP Right Grant
- 2017-10-26 WO PCT/US2017/058494 patent/WO2018093544A1/en unknown
- 2017-10-26 CA CA3039216A patent/CA3039216C/en active Active
- 2017-10-26 EP EP17794636.5A patent/EP3542404B1/en active Active
- 2017-10-26 AU AU2017360504A patent/AU2017360504B2/en active Active
- 2017-10-26 JP JP2019521826A patent/JP6740472B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
AU2017360504A1 (en) | 2019-04-18 |
KR102158755B1 (ko) | 2020-09-23 |
CA3039216C (en) | 2021-05-25 |
EP3542404A1 (en) | 2019-09-25 |
EP3542404B1 (en) | 2021-04-14 |
US20180138389A1 (en) | 2018-05-17 |
AU2017360504B2 (en) | 2020-04-16 |
KR20190052108A (ko) | 2019-05-15 |
WO2018093544A1 (en) | 2018-05-24 |
CA3039216A1 (en) | 2018-05-24 |
JP2019536261A (ja) | 2019-12-12 |
US10608159B2 (en) | 2020-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6740472B2 (ja) | 超伝導デバイスの製造方法 | |
JP6686230B2 (ja) | 超伝導デバイスの相互接続 | |
CA3033343C (en) | Superconductor device interconnect structure | |
JP6633754B2 (ja) | 超電導デバイス用の非酸化物系誘電体 | |
JP6739637B2 (ja) | 超伝導体相互接続構造を形成する方法 | |
JP6692995B2 (ja) | 超伝導配線構造体において抵抗素子を形成するための方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190423 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200317 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200601 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200701 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200722 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6740472 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |