CN108767081B - 倒装发光二极管及其制作方法 - Google Patents
倒装发光二极管及其制作方法 Download PDFInfo
- Publication number
- CN108767081B CN108767081B CN201810183224.9A CN201810183224A CN108767081B CN 108767081 B CN108767081 B CN 108767081B CN 201810183224 A CN201810183224 A CN 201810183224A CN 108767081 B CN108767081 B CN 108767081B
- Authority
- CN
- China
- Prior art keywords
- chip
- type semiconductor
- semiconductor layer
- flip
- emitting diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 52
- 239000002184 metal Substances 0.000 claims abstract description 24
- 238000007788 roughening Methods 0.000 claims abstract description 12
- 230000001681 protective effect Effects 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 229910052594 sapphire Inorganic materials 0.000 claims description 4
- 239000010980 sapphire Substances 0.000 claims description 4
- 238000003466 welding Methods 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 2
- 238000005566 electron beam evaporation Methods 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims description 2
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 2
- 238000004806 packaging method and process Methods 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims description 2
- 239000012780 transparent material Substances 0.000 claims description 2
- 239000002904 solvent Substances 0.000 abstract description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 4
- 238000000206 photolithography Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
本发明公开一种倒装发光二极管及其制作方法,其结构自上而下包含:透明衬底、透明键合层、外延结构、第一和第二金属电极,所述外延结构包含一p型半导体层、有源层、n型半导体层,其中n型半导体层及有源层的一部分被蚀刻,露出p型半导体层的一部分,所述第一和第二金属电极分别设置于所述n型半导体层及p型半导体层之上,所述p型半导体层与透明键合层接触的面经图形化粗化处理,其中芯片边缘未粗化,形成保护框。本发明增强了键合强度,避免粗化面与透明键合层之间的空洞吸入溶剂或水汽,提高芯片的可靠性。
Description
技术领域
本发明涉及一种具有图形化粗化面的倒装发光二极管及其制作方法,属于半导体光电子器件与技术领域。
背景技术
倒装发光二极管,如AlGaInP发光二极管采用透明键合技术将外延层转移至透明衬底,为提高发光效率,通常需要将透明键合层一侧的外延表面进行粗化处理,由于AlGaInP发光二极管通常为随机粗化,其粗化形状、尺寸不规则,因此在透明键合层沉积时,会在粗化面与键合层之间产生空洞,如附图1所示,芯片在切割分离后该界面空洞直接裸露,在芯片制程中或老化实验中,溶剂或水汽可能经空洞侵入键合层内部,导致键合层附着力下降甚至脱落,影响芯片可靠性。
发明内容
为了解决上述技术问题,根据本发明的第一方面,提出一种具有图形化粗化面的倒装发光二极管,其结构自上而下包含:透明衬底、透明键合层、外延结构、第一和第二金属电极,所述外延结构包含一p型半导体层、有源层、n型半导体层,其中n型半导体层及有源层的一部分被蚀刻,露出p型半导体层的一部分,所述第一和第二金属电极分别设置于所述n型半导体层及p型半导体层之上,所述p型半导体层与透明键合层接触的面经图形化粗化处理,其中芯片边缘未粗化。
根据本发明的第二方面,还提供一种具有图形化粗化面的倒装发光二极管的制作方法,其步骤包括:提供一倒装发光二极管外延结构,在所述倒装发光二极管外延结构表面进行图形化粗化处理,其含有部分未粗化区域,在所述粗化处理后的外延结构表面沉积透明键合层,对所述透明键合层进行抛光处理,将上述处理过后的倒装AlGaInP外延结构键合转移至透明衬底,对应所述粗化处理的图形依次形成第一和第二金属电极,经切割形成独立的倒装发光二极管芯片,芯片边缘未粗化,形成保护框。
所述透明衬底为蓝宝石、玻璃等透明材料。
所述第一和第二金属电极分别于n型半导体层与p型半导体层形成欧姆接触,同时作为封装焊接电极。
所述p型半导体层与透明键合层接触的面经粗化处理,粗化前采用光刻工艺形成保护图形,芯片边缘一圈被保护,将不被粗化,未粗化部分自芯片边缘向内缩,宽度为10-50微米。
所述透明键合层采用电子束蒸镀、磁控溅射等方法沉积于所述的p型半导体层粗化面,经抛光处理后形成平坦面。
位于所述第二金属电极上方的p型半导体层未进行粗化。
所述的粗化为随机粗化。
所述未粗化区域依据发光二极管芯片尺寸及形状形成位于芯片边缘的边框。
与现有技术相比,本发明的优点包括且不限于,通过形成图形化粗化面,芯片边缘一圈未粗化,为平坦面,形成保护框,避免溶剂或水汽侵入,有效提高芯片的可靠性,同时,键合层脱落通常由芯片外围向内扩展,保护框为平坦面,增强了键合强度。
附图说明
图1示意了常规倒装AlGaInP发光二极管。
图2至图8示意了本发明提供的具有图形化粗化面的倒装AlGaInP发光二极管的制作过程,其中:
图2为倒装AlGaInP发光二极管外延结构;
图3和4为采用光刻、粗化腐蚀等制程在p型半导体层表面形成图形化粗化,芯片边缘一圈未粗化,其中图3为截面图,图4为俯视图;
图5为在上述粗化面沉积透明键合层并抛光;
图6为将上述结构与透明衬底键合在一起;
图7为去除用于外延结构生长的衬底;
图8为通过蚀刻、光刻、蒸镀等系列制程完成n型半导体层及有源层的蚀刻,并形成第一和第二金属电极;
图9为另一实施例,第二金属电极下方的p型半导体层也未进行粗化,提高该部分的键合强度和抗焊接应力能力。
图示说明:000:生长衬底;001:p型半导体层;0011:保护框;0012:粗化面;002:有源层;003:n型半导体层;004:透明键合层;005:透明衬底;006:第一金属电极;007:第二金属电极。
具体实施方式
下面结合实施例对本发明作进一步描述,但不应以此限制本发明的保护范围。
实施例一:
(1)如图2所示,提供一倒装AlGaInP发光二极管外延结构,其从下至上依次包括:外延生长衬底000、p型半导体层001、有源层002和n型半导体层003;
(2)如图3及图4所示,通过光刻、粗化处理等制程,在p型半导体层001表面形成粗化面0012和保护框0011,本实施例中,保护框0011为环绕在芯片边缘一圈的矩形框,其宽度为10-50微米,优选30微米;
(3)如图5所示,在上述结构的粗化面002及保护框0012表面蒸镀透明键合层004,本实施例中,所述透明键合层004材料为二氧化硅,厚度为2微米;所述透明键合层004在沉积后经抛光处理,形成平坦面;
(4)如图6所示,将上述结构键合至透明衬底005,本实施例中,透明衬底005为蓝宝石;
(5)如图7所示,去除外延结构生长用的生长衬底;
(6)如图8所示,采用光刻、蚀刻工艺蚀刻掉n型半导体层003及有源层002的一部分,露出其下的p型半导体层001;采用光刻、蒸镀、剥离等工艺分别在n型半导体层003及p型半导体层001上形成第一金属电极006及第二金属电极007。
本实施例在芯片边缘形成平坦的保护框0011,有效地避免溶剂或水汽经透明键合层004与粗化面0012之间的空洞侵入内部,提高芯片的可靠性。
实施例二:
(1)如图2所示,提供一倒装AlGaInP发光二极管外延结构,其从下至上依次包括:外延生长衬底000、p型半导体层001、有源层002和n型半导体层003;
(2)如图3及图4所示,通过光刻、粗化处理等制程,在p型半导体层001表面形成粗化面0012和保护框0011,本实施例中,保护框0011为环绕在芯片边缘一圈的矩形框,其宽度为10-50微米,优选30微米,与实施例一不同的是,本实施例中,保护框0011还包括将要设置的第二金属电极007上方的区域,其与所述的矩形框连接为一体(如图9所示);
(3)如图5所示,在上述结构的粗化面002及保护框0012表面蒸镀透明键合层004,本实施例中,所述透明键合层004材料为二氧化硅,厚度为2微米,所述透明键合层004在沉积后经抛光处理,形成平坦面;
(4)如图6所示,将上述结构键合至透明衬底005,本实施例中,透明衬底005为蓝宝石;
(5)如图7所示,去除外延结构生长用的衬底;
(6)如图8所示,采用光刻、蚀刻工艺蚀刻掉n型半导体层003及有源层002的一部分,露出其下的p型半导体层001;采用光刻、蒸镀、剥离等工艺分别在n型半导体层003及p型半导体层001上形成第一金属电极006及第二金属电极007。
本实施例中,如图9所示,位于第二金属电极007上方的p型半导体层001同样未进行粗化,一方面提高该区域键合强度,避免粗化面与透明键合层之间的空洞吸入溶剂或水汽,另一方面提高该区域键合界面的抗焊接应力能力,提高芯片的可靠性。
以上实施例仅供说明本发明之用,而非对本发明的限制,有关技术领域的技术人员,在不脱离本发明的精神和范围的情况下,还可以做出各种变换或变化。因此,所有等同的技术方案也应该属于本发明的范畴,应由各权利要求限定。
Claims (10)
1.倒装发光二极管,其结构自上而下包含:透明衬底、透明键合层、外延结构、第一和第二金属电极,所述外延结构包含一p型半导体层、有源层、n型半导体层,其中n型半导体层及有源层的一部分被蚀刻,露出p型半导体层的一部分,所述第一和第二金属电极分别设置于所述n型半导体层及p型半导体层之上,所述p型半导体层与透明键合层接触的面经图形化粗化处理,其中芯片边缘未粗化。
2.根据权利要求1所述的倒装发光二极管,其特征在于:所述透明衬底为蓝宝石或玻璃透明材料。
3.根据权利要求1所述的倒装发光二极管,其特征在于:所述第一和第二金属电极分别于n型半导体层与p型半导体层形成欧姆接触,同时作为封装焊接电极。
4.根据权利要求1所述的倒装发光二极管,其特征在于:所述p型半导体层与透明键合层接触的面经粗化处理,粗化前采用光刻工艺形成保护图形,芯片边缘一圈被保护,将不被粗化,未粗化部分自芯片边缘向内缩。
5.根据权利要求1所述的倒装发光二极管,其特征在于:所述芯片边缘未粗化的部分自芯片边缘向内缩的宽度为10-50微米。
6.根据权利要求1所述的倒装发光二极管,其特征在于:所述透明键合层采用电子束蒸镀或磁控溅射方法沉积于所述的p型半导体层粗化面,经抛光处理后形成平坦面。
7.根据权利要求1所述的倒装发光二极管,其特征在于:位于所述第二金属电极上方的p型半导体层未进行粗化。
8.倒装发光二极管的制作方法,其步骤包括:提供一倒装发光二极管外延结构,在所述倒装发光二极管外延结构表面进行图形化粗化处理,其含有部分未粗化区域,在所述粗化处理后的外延结构表面沉积透明键合层,对所述透明键合层进行抛光处理,将上述处理过后的倒装外延结构键合转移至透明衬底,对应所述粗化处理的图形依次形成第一和第二金属电极,经切割形成独立的倒装发光二极管芯片,芯片边缘未粗化,形成保护框。
9.根据权利要求8所述的倒装发光二极管的制作方法,其特征在于:所述的粗化为随机粗化。
10.根据权利要求8所述的倒装发光二极管的制作方法,其特征在于:所述未粗化区域依据发光二极管芯片尺寸及形状形成位于芯片边缘的边框。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810183224.9A CN108767081B (zh) | 2018-03-06 | 2018-03-06 | 倒装发光二极管及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810183224.9A CN108767081B (zh) | 2018-03-06 | 2018-03-06 | 倒装发光二极管及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108767081A CN108767081A (zh) | 2018-11-06 |
CN108767081B true CN108767081B (zh) | 2020-01-24 |
Family
ID=63980118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810183224.9A Active CN108767081B (zh) | 2018-03-06 | 2018-03-06 | 倒装发光二极管及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108767081B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110350060B (zh) * | 2019-05-22 | 2020-10-09 | 华灿光电(苏州)有限公司 | 发光二极管芯片及其制作方法 |
CN110571318B (zh) * | 2019-08-29 | 2021-04-16 | 天津三安光电有限公司 | 倒装发光元件 |
CN114388672B (zh) * | 2021-11-30 | 2023-06-09 | 华灿光电(浙江)有限公司 | 微型发光二极管芯片及其制备方法 |
CN117410401B (zh) * | 2023-12-15 | 2024-02-23 | 江西兆驰半导体有限公司 | 一种led芯片及其制备方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101449005B1 (ko) * | 2007-11-26 | 2014-10-08 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
CN106025028B (zh) * | 2016-05-20 | 2018-06-26 | 天津三安光电有限公司 | 倒装发光二极管芯片及其制作方法 |
-
2018
- 2018-03-06 CN CN201810183224.9A patent/CN108767081B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN108767081A (zh) | 2018-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108767081B (zh) | 倒装发光二极管及其制作方法 | |
CN102386295B (zh) | 发光元件 | |
US8242530B2 (en) | Light emitting device and method for fabricating the same | |
CN102361052B (zh) | 具有垂直拓扑的发光二极管及其制造方法 | |
KR100610632B1 (ko) | 수직 구조 발광 다이오드 제조 방법 | |
JP5032017B2 (ja) | 半導体発光素子及びその製造方法並びに半導体発光装置 | |
TWI387128B (zh) | 發光元件及其製造方法 | |
US20040113167A1 (en) | Electromagnetic radiation emitting semiconductor chip and procedure for its production | |
KR100878326B1 (ko) | 칩스케일 패키징 발광소자 및 그의 제조방법 | |
KR20140068798A (ko) | 발광다이오드의 제조방법 | |
KR101103963B1 (ko) | 발광소자 및 그 제조방법 | |
US8008098B2 (en) | Light emitting device and method of manufacturing the same | |
KR102530758B1 (ko) | 반도체 발광소자 패키지 | |
JP4449919B2 (ja) | 発光装置の製造方法 | |
WO2015141166A1 (ja) | 半導体発光装置とその製造方法 | |
US9159871B2 (en) | Light-emitting device having a reflective structure and a metal mesa and the manufacturing method thereof | |
CN113036017B (zh) | 倒装发光元件 | |
KR100887758B1 (ko) | 플립칩 방식의 수직형 발광 소자 및 그 제조 방법 | |
US9048381B1 (en) | Method for fabricating light-emitting diode device | |
CN104201264A (zh) | 一种具有高可靠性电极的红外发光二极管制作方法 | |
US20170069792A1 (en) | Semiconductor light emitting device | |
EP2228837B1 (en) | Light emitting device, fabrication method thereof, and light emitting apparatus | |
KR102291797B1 (ko) | 고체 발광 디바이스 및 고체 발광 디바이스를 제조하는 방법 | |
CN216288493U (zh) | 发光二极管 | |
EP3462489B1 (en) | Mesa shaped micro light emitting diode with bottom n-contact |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |