CN216288493U - 发光二极管 - Google Patents
发光二极管 Download PDFInfo
- Publication number
- CN216288493U CN216288493U CN202122403315.9U CN202122403315U CN216288493U CN 216288493 U CN216288493 U CN 216288493U CN 202122403315 U CN202122403315 U CN 202122403315U CN 216288493 U CN216288493 U CN 216288493U
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- dielectric
- substrate
- led
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
公开了一种发光二极管,发光二极管包括:衬底;外延层,位于衬底的第一表面;第一介质层,位于衬底的第二表面且位于衬底的周围区域;第二介质层,位于衬底的第二表面且位于衬底的中心区域,第二介质层表面无图形化,第一介质层的第一表面与衬底的第二表面接触,第一介质层的第二表面凹凸起伏。本申请在衬底的第二表面的周围区域设置第一介质层以及在衬底的第二表面的中心区域设置第二介质层,第二介质层表面无图形化,第一介质层图形化,使得发光二极管的周围区域的全反射相对于中心区域的全反射有明显减小,发光二极管出光面的周围区域与中心区域的出光形貌不同,改善了发光二极管的出光形貌和光提取效率。
Description
技术领域
本实用新型属于半导体器件技术领域,更具体地,涉及一种发光二极管。
背景技术
LED(light-emitting diode,发光二极管)是一种常用的发光器件,通过电子与空穴复合释放能量发光。发光二极管既可作为采用白光封装方式应用于大尺寸显示屏、智能手机、车用面板以及笔记本电脑等产品的背光源,也可以采取红绿蓝(RGB)三色LED芯片组合方式实现高显指显示。发光二极管作为背光源时,可采用CSP(Chip Scale Package,芯片级封装)技术或SMD(Surface Mounted Devices,表面贴装器件)技术封装形式,其发光形貌接近朗伯(Lambertion)分布特征,光提取效率和光分布均未达到最佳的效果。
目前可以通过改进封装形式将发光二极管的出光形貌调控为蝠翼(Bat wing)形状,进而改善发光二极管的光空间分布,同时提升了发光二极管的光提取效率。然而上述新的蝠翼(Bat wing)形状封装技术会导致发光二极管的轴向亮度存在较大幅度的衰减,且需要设计新的封装结构,需要对封装模式及其量产机台进行改造或升级换代,势必会增加封装工艺的复杂度和制造成本。
实用新型内容
本实用新型的目的在于提供一种发光二极管,以改善发光二极管的出光形貌和光提取效率。
根据本申请提供的发光二极管,包括:
衬底,包括彼此相对的第一表面和第二表面;
外延层,位于所述衬底的第一表面;
第一介质层,位于所述衬底的第二表面且位于所述衬底的周围区域;
第二介质层,位于所述衬底的第二表面且位于所述衬底的中心区域,
其中,所述第二介质层表面无图形化,所述第一介质层的第一表面与所述衬底的第二表面接触,所述第一介质层的第二表面凹凸起伏。
可选地,所述第一介质层包括凸起部和沿所述第一介质层的第二表面向所述衬底延伸的凹陷区,所述凹陷区的深度小于所述凸起部的厚度。
可选地,所述凹陷区的深度均相同或至少两个所述凹陷区的深度不同。
可选地,所述凸起部阵列排布或者所述凹陷区阵列排布。
可选地,所述凸起部的横截面为圆形、矩形、正方形、正多边形中的至少一种,或者所述凹陷区的横截面为圆形、矩形、正方形、正多边形中的至少一种。
可选地,所述第一介质层和所述第二介质层为单层结构层,所述第一介质层和所述第二介质层的折射率相同。
可选地,所述第一介质层和所述第二介质层为叠层结构层,所述第一介质层中的各层介质层与所述第二介质层中相对应的各层介质层的折射率均相同。
可选地,所述第一介质层和所述第二介质层为叠层结构层,位于同一层的所述第一介质层中的介质层的折射率高于在所述第二介质层中相对应层的介质层的折射率。
可选地,所述第二介质层为单层结构层,所述第一介质层为叠层结构层,所述第一介质层中最靠近空气的介质层的折射率低于所述第二介质层的折射率。
可选地,所述第一介质层中的凹陷区延伸至相同介质层中或至少两个凹陷区延伸至不同的介质层中。
可选地,所述周围区域围绕所述中心区域且与所述中心区域连通。
可选地,所述第一介质层包括二氧化硅层、氮氧化硅层、氟化镁层、氮化硼层、氮化铝层中的至少一层,所述第二介质层包括二氧化硅层、氮氧化硅层、氟化镁层、氮化硼层、氮化铝层中的至少一层。
可选地,所述外延层包括依次堆叠于所述衬底第一表面上的缓冲层、第一半导体层、发光层、电子阻挡层以及第二半导体层。
可选地,还包括:
第二欧姆接触层,位于所述第二半导体层表面;
金属阻挡层,位于所述第二欧姆接触层的表面;以及
依次贯穿所述金属阻挡层、所述第二欧姆接触层、所述第二半导体层、所述电子阻挡层、所述发光层且露出所述第一半导体层表面的台阶,所述台阶位于所述发光二极管的四周。
可选地,还包括:
至少一个通孔,所述通孔依次贯穿所述金属阻挡层、所述第二欧姆接触层、所述第二半导体层、所述电子阻挡层以及所述发光层,并露出所述第一半导体层的表面;
第一欧姆接触层,位于所述通孔中的所述第一半导体层的表面;以及
第三介质层,位于所述通孔的侧壁和部分底壁、所述台阶的侧壁和底壁、以及部分所述金属阻挡层的表面。
可选地,还包括:
第一欧姆接触层,位于所述台阶中的所述第一半导体层的表面;以及
第三介质层,位于所述台阶的侧壁和底壁,还覆盖部分所述金属阻挡层和部分所述第一欧姆接触层的表面。
可选地,还包括:
第一电极,位于部分所述第三介质层的表面并与所述第一欧姆接触层接触;以及
第二电极,位于部分所述第三介质层的表面并与所述金属阻挡层接触;
所述第一电极与所述第二电极不接触。
可选地,所述发光二极管为mini LED芯片或者micro LED芯片。
根据本实用新型实施例的发光二极管,在衬底的第一表面形成外延层,在衬底的第二表面的周围区域设置第一介质层以及在衬底的第二表面的中心区域设置第二介质层,并且第二介质层表面无图形化,第一介质层的第一表面与衬底的第二表面接触,第一介质层的第二表面凹凸起伏。由于第一介质层设置为图形化,第二介质层没有图形化,进而发光二极管的周围区域的全反射相对于中心区域的全反射有明显减小,改善了发光二极管的出光形貌,即发光二极管出光面的周围区域与中心区域的出光形貌不同,进而可以得到满足需要的发光二极管。
更进一步地,发光二极管的第一介质层包括凸起部和沿第一介质层的第二表面向衬底延伸的凹陷区,凹陷区的深度小于凸起部的厚度。其中凹陷区的深度均相同或至少两个所述凹陷区的深度不同。进而使得第一介质层具备不同的折射率以打破镜面界面的全反射,获得相对更好的光出射效果。
更进一步地,第二介质层为单层结构层或者叠层结构层,第一介质层为叠层结构层或者单层结构层,第一介质层和第二介质层各层的折射率相同,或者第一介质层中的各层介质层与衬底的折射率渐变差异比第二介质层中的各层介质层与衬底的折射率渐变差异小,进而发光二极管的周围区域的全反射相对于中心区域的全反射有明显减小,提高了发光二极管周围区域的光提取效率,增大了发光角度。
附图说明
通过以下参照附图对本实用新型实施例的描述,本实用新型的上述以及其他目的、特征和优点将更为清楚,在附图中:
图1示出根据本实用新型第一实施例提供的发光二极管的结构截面图;
图2示出根据本实用新型第一实施例提供的发光二极管中出光结构的平面示意图;
图3a至3h示出根据本实用新型第一实施例的发光二极管在制造过程中不同阶段的截面图;
图4示出根据本实用新型第二实施例提供的发光二极管的结构截面图;
图5a至5h示出根据本实用新型第二实施例的发光二极管在制造过程中不同阶段的截面图。
具体实施方式
以下将参照附图更详细地描述本实用新型的各种实施例。在各个附图中,相同的元件采用相同或类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。
本实用新型可以各种形式呈现,以下将描述其中一些示例。
发光二极管(例如可以是mini LED芯片或者micro LED芯片)是当前热门的显示背光源,然而受到发光二极管出光空间角度分布特性的影响,其轴向光强较其他空间角度更高,且出光角度相对集中较小。本申请中提供的发光二极管的出光形貌和光提取效果得到进一步改善,并且降低了发光二极管封装工艺的技术难度以及成本压力。
图1示出根据本实用新型第一实施例提供的发光二极管的结构截面图。图2示出根据本实用新型第一实施例提供的发光二极管中出光结构的平面示意图。其中,图1为沿图2中AA线的截面。
如图1所示,发光二极管100以倒装通孔结构的GaN基发光二极管为例进行说明,然而本实用新型并不限于此。发光二极管100包括衬底110,衬底110包括相对的第一表面和第二表面,衬底110包括但不限于镜面或微米级/纳米级图形化蓝宝石衬底中的一种,在优选的实施例中,衬底110为微米级图形化蓝宝石衬底。在其他可替代的实施例中,衬底材料还可以是氧化镓、氧化锌、镓酸锂、铝酸锂等。衬底110的厚度为300微米~2毫米。
在衬底110的第二表面的周围区域设置有图形化的第一介质层162,以及在衬底110的第二表面的中心区域设置有未图形化的第二介质层165。图形化的第一介质层162的第一表面与衬底110的第二表面接触,第一介质层162的第二表面凹凸起伏。更进一步地,第一介质层162包括凸起部160和沿第一介质层162的第二表面向衬底110延伸的凹陷区161,凹陷区161的深度小于凸起部162的厚度。第一介质层162的凸起部160的横截面的形状均为圆形,在可替代的实施例中,凸起部160的横截面的形状包括圆形、矩形、正方形、正多边形中的至少一种。凹陷区161的凹陷表面与周围的凸起部160连通。在其他实施例中,第一介质层162的凹陷区161的横截面的形状均为圆形,在可替代的实施例中,凹陷区161的横截面的形状包括圆形、矩形、正方形、正多边形中的至少一种。凸起部160的表面与周围的凹陷区161的表面连通。
当第一介质层162的凸起部160为单层结构层时,第一介质层162中的凹陷区161的深度均相同或至少两个凹陷区161的深度不同。当第一介质层162的凸起部160为包括依次堆叠的多层介质层的叠层结构层时,第一介质层162中的凹陷区161延伸至相同介质层中或至少两个凹陷区161延伸至不同层的介质层中。进而使得周围区域的图形化的第一介质层162具备不同的折射率以打破镜面界面的全反射,获得相对更好的光出射效果。其中,衬底110的第二表面的边缘区域围绕其中心区域且与中心区域连通。第二介质层165例如可以与第一介质层162的材料层相同或者不同。具体地,第一介质层162为叠层结构层,第二介质层165可以是与第一介质层162不同的叠层结构层或者单层结构层。当第二介质层165与第一介质层162在同一层的材料层不同时,其位于同一层的第一介质层162的介质层的折射率高于在第二介质层165中相对应层的介质层的折射率。第二介质层165为单层结构层时,第一介质层162中最靠近空气的介质层的折射率低于第二介质层165的折射率。第二介质层165例如可以与第一介质层162的材料层完全相同,例如第二介质层165与第一介质层162均为折射率相同的单层结构层或者完全相同的叠层结构层。第一介质层162和第二介质层165的折射率均介于衬底与空气之间,第一介质层162和第二介质层165为叠层结构层时各层的折射率从衬底到空气渐变递减。
发光二极管100还包括在衬底110第一表面设置的外延层120,外延层120包括在衬底110的第一表面上依次堆叠的缓冲层121、第一半导体层123、发光层124、电子阻挡层125和第二半导体层126。外延层120包含以GaN/InGaN材料体系组成的往复连续递进式外延层结构中的一种,其优选的实施例是含不同In组分的InGaN结构。其中,第一半导体层123为第一掺杂类型(N型)的氮化镓材料层,发光层124例如为多量子阱(MQW,multiple quantumwell)结构层,电子阻挡层125为第二掺杂类型(P型)的氮化铝镓材料层,第二半导体层126为第二掺杂类型(P型)的氮化镓材料层。其中,MQW多量子阱结构例如由氮化镓材料层/氮化铟镓/氮化铝镓材料所组成。
在第二半导体层126表面还依次设置有具有第二掺杂类型的第二欧姆接触层131和金属阻挡层132。第二欧姆接触层131例如为镍银层,厚度例如为200nm,第二欧姆接触层131同时作为反射镜层。金属阻挡层132例如为钛钨合金层,厚度例如为500nm。外延层结构120还包括台阶和至少一个通孔。至少一个通孔依次贯穿金属阻挡层132、第二欧姆接触层131、第二半导体层126、电子阻挡层125以及发光层124,并露出第一半导体层123的表面;台阶位于外延层结构120的四周,依次贯穿金属阻挡层132、第二欧姆接触层131、第二半导体层126、电子阻挡层125以及发光层124,并露出第一半导体层123的表面,以将相邻的发光二极管100隔开。台阶和通孔是在同一个步骤中刻蚀形成的。通孔中的第一半导体层123表面设置有与之欧姆接触的第一欧姆接触层133,第一欧姆接触层133具有第一掺杂类型,且第一欧姆接触层133与通孔侧壁之间存在间隙。第一欧姆接触层133例如包括铬、铝、钛、铪、钒中的至少一种材料。在通孔和台阶的底壁和侧壁、部分金属阻挡层132的表面还设置有第三介质层140,第三介质层140中具有露出第一欧姆接触层133表面的第一开孔和露出金属阻挡层132表面的第二开孔。发光二极管100还包括第一电极151和第二电极152。第一电极151位于第三介质层140表面,填充第一开孔并与第一欧姆接触层133接触,第二电极152位于第三介质层140表面,填充第二开孔并与金属阻挡层132接触,且第一电极151和第二电极152彼此分隔。
图3a至3h示出根据本实用新型第一实施例的发光二极管在制造过程中不同阶段的截面图,本实施例提供的制造方法是对整片进行晶圆操作的,附图仅仅示出一个芯片单元。
如图3a所示,在衬底110的第一表面上通过外延生长工艺制备外延层120,外延层120的总厚度为5微米~10微米。进一步地,采用金属有机物化学气相沉积工艺在衬底110的第一表面上依次形成缓冲层121、第一半导体层123、发光层124、电子阻挡层125和第二半导体层126。在可替代的实施例中,还可以采用激光辅助分子束外延、激光溅射或氢化物气相外延等工艺形成外延层120。第一半导体层123为第一掺杂类型(N型)的氮化镓材料层,发光层124例如为多量子阱(MQW,multiple quantum well)结构层,电子阻挡层125为第二掺杂类型(P型)的氮化铝镓材料层,第二半导体层126为第二掺杂类型(P型)的氮化镓材料层,其中,沉积的外延层120可以是多晶结构层或单晶结构层。MQW多量子阱结构例如由氮化镓材料层/氮化铟镓/氮化铝镓材料所组成。衬底110包含但不限于镜面或微米级/纳米级图形化蓝宝石衬底中的一种,在优选的实施例中,衬底110为微米级图形化蓝宝石。在其他可替代的实施例中,衬底的材料还可以是氧化镓、氧化锌、镓酸锂、铝酸锂等。衬底110的厚度为300微米~2毫米,衬底110的直径为1英寸~8英寸。其中,外延层120包含以GaN/InGaN材料体系组成的往复连续递进式外延层中的一种,其优选的实施例是含不同In组分的InGaN结构。
接着,例如利用光刻和干法刻蚀工艺在外延层120上形成阵列分布的至少一个通孔171和台阶172。更进一步地,在第二半导体层126表面上进行匀胶、曝光和显影,采用光刻工艺,在第二半导体层126表面上形成对应的图形。接着采用干法刻蚀工艺形成依次贯穿第二半导体层126、电子阻挡层125、发光层124到达第一半导体层123表面的通孔171和台阶172。其中,台阶172位于外延层120的四周边缘,将相邻的发光二极管芯片隔开。
接着,如图3b所示,在通孔171中形成第一欧姆接触层133。更进一步地,例如采用光刻和物理气相沉积技术在通孔171中形成总厚度约为500纳米的第一掺杂类型的第一欧姆接触层133。具体地,将图3a所示的半导体结构放置在氮气环境下,加热到400~700℃,退火约一分钟使得位于通孔171中的第一半导体层123表面的第一欧姆接触层133与第一半导体层123形成良好的欧姆接触。在可替代的实施例中,第一欧姆接触层133可以不采用热退火处理。其中,第一欧姆接触层133与通孔171的侧壁之间存在间隙。第一欧姆接触层133例如包括铬、铝、钛、铪、钒中的至少一种材料。
接着,如图3c所示,在第二半导体层126表面依次形成第二欧姆接触层131和金属阻挡层132。更进一步地,采用光刻、物理气相沉积工艺在如图3b所示的半导体结构中的第二半导体层126表面形成第二掺杂类型的第二欧姆接触层131、以及在第二欧姆接触层131表面形成金属阻挡层132。第二欧姆接触层131例如为厚度约200纳米的银镍层,金属阻挡层132例如为厚度约500纳米的钛钨合金层。在其他实施例中,可以先在外延层120表面依次形成第二欧姆接触层131和金属阻挡层132,之后在此基础上形成通孔171和台阶172、以及在通孔171中形成第一欧姆接触层133。
接着,如图3d所示,在远离衬底110第二表面的半导体结构表面形成第三介质层材料141。更进一步地,例如采用CVD(Chemical Vapor Deposition,化学气相淀积)工艺在整片晶圆远离衬底110第二表面的表面沉积一层厚度例如为1000纳米的第三介质层材料141。第三介质层材料141位于第一半导体层123、第一欧姆接触层133以及金属阻挡层132的表面。换言之,第三介质层材料141覆盖台阶172的侧壁和底壁、填充通孔171内部,以及覆盖第一欧姆接触层133和金属阻挡层132的表面和侧壁。第三介质层材料141包括但不限于氮化硅、氧化硅、氮氧化硅、氮化硼、氮化铝等绝缘介质。
接着,如图3e所示,在第三介质层材料141中形成露出第一欧姆接触层133的第一开孔181和露出部分金属阻挡层132表面的第二开孔182。其中,第一开孔181还将部分第一半导体层123的表面露出。更进一步地,例如采用光刻和干法刻蚀工艺在第三介质层材料141中制备出和第一欧姆接触层133连通的第一开孔181以及和部分金属阻挡层132连通的第二开孔182,进而形成图形化的第三介质层140。
接着,如图3f所示,形成第一电极151和第二电极152。更进一步地,例如采用光刻工艺定义出电极的图形,在图形上制备粘附层(图中未示出)和金属层。其中,填充第一开孔181并与第一欧姆接触层133连接的金属层作为第一电极151,填充第二开孔182并与金属阻挡层132连接的金属层作为第二电极152,且位于第三介质层140表面的第一电极151和第二电极152不接触。其中,粘附层例如为厚度为200纳米的钛金属层,金属层例如为厚度为2微米的金锡合金层。在本步骤中得到倒装通孔结构的发光二极管晶圆。
接着,如图3g所示,将倒装通孔结构的发光二极管晶圆与支撑衬底192粘接。更进一步地,在晶圆中远离衬底110第二表面的表面涂覆粘接层191,也即在暴露的第三介质层140的表面以及第一电极151和第二电极152的表面涂覆粘接层191,接着在粘接层191表面放置支撑衬底192。加热粘接层191之后固化,进而使得支撑衬底192和晶圆粘接在一起。其中,粘接层191为PMMA(polymethyl methacrylate,聚甲基丙烯酸甲酯)材料层。在可替代的实施例中,粘接层191还可以是铟、锡等低熔点金属材料或者高熔点石蜡或者聚二甲基硅氧烷材料(PDMS)或者聚对苯二甲酸乙二醇酯材料(PET)中的一种,粘接层191的厚度为0.5微米~10微米。支撑衬底192可以是硅、铜、钼、钨、钨铜合金、钼铜合金、硅化铝衬底中的一种,支撑衬底192的直径为1英寸~8英寸,支撑衬底192的厚度为100微米~1微米。
接着如图3h所示,在衬底110的第二表面上形成介质材料层901。更进一步地,先将衬底110的第二表面减薄研磨以使衬底110的厚度约为100微米,并对衬底110的第二表面进行CMP(Chemical Mechanical Polishing,化学机械抛光)处理。接着例如采用等离子体增强化学气相沉积法,或者物理气相沉积中的电子束蒸发、离子束辅助蒸发、溅射的一种或多种方案组合的工艺,在衬底110的第二表面上沉积介质材料层901,介质材料层901覆盖衬底110。介质材料层901为单层结构层或者叠层结构层。其中,介质材料层901包括二氧化硅层、氮氧化硅层、氟化镁层、氮化硼层、氮化铝层中的至少一层。介质材料层901的折射率介于衬底110与空气之间。具体地,本实施例中介质材料层901为包括依次堆叠的氮氧化硅层以及二氧化硅层的叠层结构层,其中,介质材料层901中各介质层的折射率从衬底110到空气渐变降低。在可选的实施例中,介质材料层901包括多层折射率渐变的氮氧化硅层。在可选的实施例中,介质材料层901为单层结构层,例如为二氧化硅层、氮氧化硅层、氟化镁层、氮化硼层、氮化铝层中的一种。
接着,如图1和图2所示,采用光刻和干法刻蚀(或湿法刻蚀)工艺得到位于衬底110的第二表面的周围区域的图案化的第一介质层162和位于中心区域的第二介质层165。更进一步地,在介质材料层901表面放置图形化刻蚀掩膜,掩膜由不同的图形搭配形成。采用掩膜沿着介质材料层901表面向下(向着衬底110的第二表面)刻蚀,进而在衬底110的第二表面的周围区域形成图形化的第一介质层162,以及在衬底110的第二表面的中心区域形成未图形化的第二介质层165。图形化的第一介质层162的第一表面与衬底110的第二表面接触,第一介质层162的第二表面凹凸起伏。更进一步地,第一介质层162包括凸起部160和沿第一介质层162的第二表面向衬底110延伸的凹陷区161,凹陷区161的深度小于凸起部162的厚度。第一介质层162的凸起部160的横截面的形状均为圆形,在可替代的实施例中,凸起部160的横截面的形状包括圆形、矩形、正方形、正多边形中的至少一种。凹陷区161的凹陷表面与周围的凸起部160连通。在其他实施例中,第一介质层162的凹陷区161的横截面的形状均为圆形,在可替代的实施例中,凹陷区161的横截面的形状包括圆形、矩形、正方形、正多边形中的至少一种。凸起部160的表面与周围的凹陷区161的表面连通。也即,通过刻蚀介质材料层901在周围区域形成第一介质层162中的凹陷区161,以及在周围区域保留形成第一介质层162中的凸起部160和在中心区域保留形成第二介质层165。第一介质层162的凸起部160和第二介质层165的材料层相同。当介质材料层901为单层结构层时,第一介质层162中的凹陷区161的深度均相同或至少两个凹陷区161的深度不同。当介质材料层901为包括依次堆叠的多层介质层的叠层结构层时,第一介质层162中至少两个凹陷区161延伸至相同介质层或不同层的介质层中。进而使得周围区域的图形化的第一介质层162具备不同的折射率以打破镜面界面的全反射,获得相对更好的光出射效果。其中,介质材料层901的第二表面的边缘区域围绕其中心区域且与中心区域连通。
在其他可替代的实施例中,采用光刻和干法刻蚀(或者湿法刻蚀)形成图形化的第一介质层162时同时去除位于中心区域的介质材料层901。在本实施例中,第一介质层162中保留的凸起部160的材料层与介质材料层901相同,凹陷区161为刻蚀掉部分介质材料层901材料之后的材料层。接着,在衬底110的第二表面的中心区域形成未图形化第二介质层(图中未示出),第二介质层例如可以与第一介质层162的材料层相同或者不同。具体地,本实施例中以第二介质层与介质材料层901材料层不同为例进行说明。第一介质层162为叠层结构层,第二介质层可以是叠层结构层,其位于同一层的第一介质层162中的介质层的折射率高于在第二介质层中相对应层的介质层的折射率。第二介质层可以为单层结构层,第一介质层162中最靠近空气的介质层的折射率低于第二介质层的折射率。
接着如图1所示,将支撑衬底192分离。更进一步地,例如采用加热、激光解键合、有机溶解工艺中的一种将支撑衬底192移除。接着采用激光隐形切割和裂片工艺得到多个发光二极管。
图4示出根据本实用新型第二实施例提供的发光二极管的结构截面图。
如图4所示,发光二极管200以倒装结构的GaN基发光二极管为例进行说明,然而本实用新型并不限于此。发光二极管200包括衬底210,衬底210包括相对的第一表面和第二表面,衬底210包括但不限于镜面或微米级/纳米级图形化蓝宝石衬底中的一种,在优选的实施例中,衬底210为镜面蓝宝石衬底。在其他可替代的实施例中,衬底材料还可以是氧化镓、氧化锌、镓酸锂、铝酸锂等。衬底210的厚度为300微米~2毫米。
在衬底210的第二表面的周围区域设置有图形化的第一介质层262,以及在衬底210的第二表面的中心区域设置有未图形化的第二介质层265。图形化的第一介质层262的第一表面与衬底210的第二表面接触,第一介质层262的第二表面凹凸起伏。更进一步地,第一介质层262包括凸起部260和沿第一介质层262的第二表面向衬底210延伸的凹陷区261,凹陷区261的深度小于凸起部262的厚度。第一介质层262的凸起部260的横截面的形状均为圆形,在可替代的实施例中,凸起部260的横截面的形状包括圆形、矩形、正方形、正多边形中的至少一种。凹陷区261的凹陷表面与周围的凸起部260连通。在其他实施例中,第一介质层262的凹陷区261的横截面的形状均为圆形,在可替代的实施例中,凹陷区261的横截面的形状包括圆形、矩形、正方形、正多边形中的至少一种。凸起部260的表面与周围的凹陷区261的表面连通。
当第一介质层262的凸起部260为单层结构层时,第一介质层262中的凹陷区261的深度均相同或至少两个凹陷区261的深度不同。当第一介质层262的凸起部260为包括依次堆叠的多层介质层的叠层结构层时,第一介质层262中的凹陷区261延伸至相同介质层中或至少两个凹陷区261延伸至不同层的介质层中。进而使得周围区域的图形化的第一介质层262具备不同的折射率以打破镜面界面的全反射,获得相对更好的光出射效果。其中,衬底210的第二表面的边缘区域围绕其中心区域且与中心区域连通。第二介质层265例如可以与第一介质层262的材料层相同或者不同。具体地,第一介质层262为叠层结构层,第二介质层265可以是与第一介质层162不同的叠层结构层或者单层结构层。当第二介质层265与第一介质层262在同一层的材料层不同时,其位于同一层的第一介质层262的介质层的折射率高于在第二介质层265中相对应层的介质层的折射率。第二介质层265为单层结构层时,第一介质层262中最靠近空气的介质层的折射率低于第二介质层265的折射率。第二介质层265例如可以与第一介质层262的材料层完全相同,例如第二介质层265与第一介质层262均为折射率相同的单层结构层或者完全相同的叠层结构层。第一介质层262和第二介质层265的折射率均介于衬底与空气之间,第一介质层262和第二介质层265为叠层结构层时各层的折射率从衬底到空气渐变递减。
发光二极管200还包括在衬底210第一表面设置的外延层220,外延层220包括在衬底210的第一表面上依次堆叠的缓冲层221、第一半导体层223、发光层224、电子阻挡层225和第二半导体层226。外延层220包含以GaN/InGaN材料体系组成的往复连续递进式外延层中的一种,其优选的实施例是含不同In组分的InGaN结构。其中,第一半导体层223为第一掺杂类型(N型)的氮化镓材料层,发光层224例如为多量子阱(MQW,multiple quantum well)结构层,电子阻挡层225为第二掺杂类型(P型)的氮化铝镓材料层,第二半导体层226为第二掺杂类型(P型)的氮化镓材料层。其中,MQW多量子阱结构例如由氮化镓材料层/氮化铟镓/氮化铝镓材料所组成。
在第二半导体层226表面还依次设置有具有第二掺杂类型的第二欧姆接触层231和金属阻挡层232。第二欧姆接触层231例如为镍银层,厚度例如为200nm,第二欧姆接触层231同时作为反射镜层。金属阻挡层232例如为钛铂合金层,厚度例如为600nm。外延层220还包括台阶,台阶位于外延层220的四周,依次贯穿金属阻挡层232、第二欧姆接触层231、第二半导体层226、电子阻挡层225、发光层224,并露出第一半导体层223的表面,以将相邻的发光二极管芯片隔开。在第一半导体层223的表面(台阶的下台阶面)设置有与之金属接触的第一欧姆接触层233,第一欧姆接触层233为第一掺杂类型,第一欧姆接触层233与台阶侧壁之间存在间隙。第一欧姆接触层233例如包括铬、铝、钛、铪、钒中的至少一种材料。在部分金属阻挡层232和第一欧姆接触层233的表面还设置有第三介质层240,第三介质层240还覆盖外延层220、第二欧姆接触层231以及金属阻挡层232的侧壁,第二介质层240中具有露出第一欧姆接触层233表面的第一开孔和露出金属阻挡层232表面的第二开孔。发光二极管200还包括第一电极251和第二电极252。第一电极251位于第三介质层240表面,填充第一开孔并与第一欧姆接触层233接触,第二电极252位于第三介质层240表面,填充第二开孔并与金属阻挡层232接触,且第一电极251和第二电极252彼此分隔。
图5a至5h示出根据本实用新型第二实施例的发光二极管在制造过程中不同阶段的截面图,本实施例提供的制造方法是对整片进行晶圆操作的,附图仅仅示出一个芯片单元。
如图5a所示,在衬底210的第一表面上通过外延生长工艺制备外延层220,外延层220的总厚度为5微米~10微米。进一步地,采用金属有机物化学气相沉积工艺在衬底210的第一表面上依次形成缓冲层221、第一半导体层223、发光层224、电子阻挡层225和第二半导体层226。在可替代的实施例中,还可以采用激光辅助分子束外延、激光溅射、或氢化物气相外延等工艺形成外延层220。其中,第一半导体层223为第一掺杂类型(N型)的氮化镓材料层,发光层224例如为多量子阱(MQW,multiple quantum well)结构层,电子阻挡层225为第二掺杂类型(P型)的氮化铝镓材料层,第二半导体层226为第二掺杂类型(P型)的氮化镓材料层,其中,沉积的外延层可以是多晶结构层或单晶结构层。MQW多量子阱结构例如由氮化镓材料层/氮化铟镓/氮化铝镓材料所组成。衬底210包含但不限于镜面或微米级/纳米级图形化蓝宝石衬底中的一种,在优选的实施例中,衬底210为微米级图形化蓝宝石。在其他可替代的实施例中,衬底的材料还可以是氧化镓、氧化锌、镓酸锂、铝酸锂等。衬底210的厚度为300微米~2毫米,衬底210的直径为1英寸~8英寸。其中,外延层220包含以GaN/InGaN材料体系组成的往复连续递进式外延层中的一种,其优选的实施例是含不同In组分的InGaN结构。
接着,例如利用光刻和干法刻蚀工艺在外延层220上形成台阶271。更进一步地,在第二半导体层226表面上进行匀胶、曝光和显影,采用光刻工艺,在第二半导体层226表面上形成对应的图形。接着采用干法刻蚀工艺形成依次贯穿第二半导体层226、电子阻挡层225、发光层224到达第一半导体层223表面的台阶271。其中,台阶271位于外延层220的四周边缘,将相邻的发光二极管隔开。
接着,如图5b所示,在第一半导体层223的表面(台阶271的下台阶面)形成第一欧姆接触层233。更进一步地,例如采用光刻和物理气相沉积技术在第一半导体层223的表面(台阶的下台阶面)形成总厚度约为800纳米的第一掺杂类型的第一欧姆接触层233。具体地,将图5a所示的半导体结构放置在氮气环境下,加热到400~700℃,退火约一分钟使得位于第一半导体层223表面的第一欧姆接触层233与第一半导体层223形成良好的欧姆接触。在可替代的实施例中,第一欧姆接触层233可以不采用热退火处理。其中,第一欧姆接触层233与台阶271的侧壁之间存在间隙。第一欧姆接触层233例如包括铬、铝、钛、铪、钒中的至少一种材料。
接着,如图5c所示,在第二半导体层226表面依次形成第二欧姆接触层231和金属阻挡层232。更进一步地,采用光刻、物理气相沉积工艺在如图5b所示的半导体结构中的第二半导体层226表面形成第二掺杂类型的第二欧姆接触层231、以及在第二欧姆接触层231表面形成金属阻挡层232。第二欧姆接触层231例如为厚度约200纳米的银包氧化铟锡层,金属阻挡层232例如为厚度约600纳米的钛铂合金层。在其他实施例中,可以先在外延层220表面依次形成第二欧姆接触层231和金属阻挡层232。之后在此基础上形成台阶271、以及在台阶271中形成第一欧姆接触层233。
接着,如图5d所示,在远离衬底210第二表面的半导体结构表面形成第三介质层材料241。更进一步地,例如采用CVD(Chemical Vapor Deposition,化学气相淀积)工艺在整片晶圆远离衬底210第二表面的表面沉积一层厚度例如为1000纳米的第三介质层材料241。第三介质层材料241位于第一半导体层223、第一欧姆接触层233以及金属阻挡层232的表面。换言之,第三介质层材料241覆盖台阶271的侧壁和底壁,以及第一欧姆接触层233和金属阻挡层232的表面。第三介质层材料241包括但不限于氮化硅、氧化硅、氮氧化硅、氮化硼、氮化铝等绝缘介质。
接着,如图5e所示,在第三介质层材料241中形成露出部分第一欧姆接触层233表面的第一开孔282和露出部分金属阻挡层232表面的第二开孔281。更进一步地,例如采用光刻和干法刻蚀工艺在第三介质层材料241中制备出和部分第一欧姆接触层233连通的第一开孔282以及和部分金属阻挡层232连通的第二开孔281进而形成图形化的第三介质层240。
接着,如图5f所示,形成第一电极251和第二电极252。更进一步地,例如采用光刻工艺定义出电极的图形,在图形上制备粘附层(图中未示出)和金属层。其中,填充第一开孔282并与第一欧姆接触层233连接的金属层作为第一电极251,填充第二开孔281并与金属阻挡层232连接的金属层作为第二电极252,且位于第三介质层240表面的第一电极251和第二电极252不接触。其中,粘附层例如为厚度为200纳米的钛金属层,金属层例如为厚度为600纳米的金层和200纳米的锡层的叠层。在本步骤中得到倒装结构的发光二极管晶圆。
接着,如图5g所示,将倒装通孔结构的发光二极管晶圆与支撑衬底292粘接。更进一步地,在晶圆中远离衬底210第二表面的表面涂覆粘接层291,也即在暴露的第三介质层240的表面以及第一电极251和第二电极252的表面涂覆粘接层291,接着在粘接层291表面放置支撑衬底292。加热粘接层291之后固化,进而使得支撑衬底292和晶圆粘接在一起。其中,粘接层291为PMMA(polymethyl methacrylate,聚甲基丙烯酸甲酯)材料层。在可替代的实施例中,粘接层291还可以是铟、锡等低熔点金属材料或者高熔点石蜡或者聚二甲基硅氧烷材料(PDMS)或者聚对苯二甲酸乙二醇酯材料(PET)中的一种,粘接层291的厚度为0.5微米~10微米。支撑衬底292例如为石英衬底。支撑衬底292还可以是硅、铜、钼、钨、钨铜合金、钼铜合金、硅化铝衬底中的一种,支撑衬底192的直径为1英寸~8英寸,支撑衬底192的厚度为100微米~1微米。
接着如图5h所示,在衬底210的第二表面上形成介质材料层902。更进一步地,先将衬底210的第二表面减薄研磨以使衬底210的厚度约为120微米,并对衬底210的第二表面进行CMP(Chemical Mechanical Polishing,化学机械抛光)处理。接着例如采用等离子体增强化学气相沉积法,或者物理气相沉积中的电子束蒸发、离子束辅助蒸发、溅射的一种或多种方案组合的工艺,在衬底210的第二表面上沉积介质材料层902,介质材料层902覆盖衬底210。介质材料层902为单层结构层或者叠层结构层。其中,介质材料层902包括二氧化硅层、氮氧化硅层、氟化镁层、氮化硼层、氮化铝层中的至少一层。介质材料层902的折射率介于衬底210与空气之间。具体地,本实施例中介质材料层902为包括依次堆叠的氮氧化硅层以及二氧化硅层的叠层结构层,其中,介质材料层902中各介质层的折射率从衬底210到空气渐变降低。在可选的实施例中,介质材料层902包括多层折射率渐变的氮氧化硅层。在可选的实施例中,介质材料层902为单层结构层,例如为二氧化硅层、氮氧化硅层、氟化镁层、氮化硼层、氮化铝层中的一种。
接着,如图4所示,采用光刻和干法刻蚀(或湿法刻蚀)工艺得到位于衬底210的第二表面的周围区域的图案化的第一介质层262和位于中心区域的第二介质层265。更进一步地,在介质材料层902表面放置图形化刻蚀掩膜,掩膜由不同的图形搭配形成。采用掩膜沿着介质材料层902表面向下(向着衬底210的第二表面)刻蚀,进而在衬底210的第二表面的周围区域形成图形化的第一介质层262,以及在衬底210的第二表面的中心区域形成未图形化的第二介质层265。图形化的第一介质层262的第一表面与衬底210的第二表面接触,第一介质层262的第二表面凹凸起伏。更进一步地,第一介质层262包括凸起部260和沿第一介质层262的第二表面向衬底210延伸的凹陷区261,凹陷区261的深度小于凸起部262的厚度。第一介质层262的凸起部260的横截面的形状均为圆形,在可替代的实施例中,凸起部260的横截面的形状包括圆形、矩形、正方形、正多边形中的至少一种。凹陷区261的凹陷表面与周围的凸起部260连通。在其他实施例中,第一介质层262的凹陷区261的横截面的形状均为圆形,在可替代的实施例中,凹陷区261的横截面的形状包括圆形、矩形、正方形、正多边形中的至少一种。凸起部260的表面与周围的凹陷区261的表面连通。也即,通过刻蚀介质材料层902在周围区域形成第一介质层262中的凹陷区261,以及在周围区域保留形成第一介质层262中的凸起部260和在中心区域保留形成第二介质层265。第一介质层262和第二介质层265的材料层相同。当介质材料层902为单层结构层时,第一介质层262中的凹陷区261的深度均相同或至少两个凹陷区261的深度不同。当介质材料层902为包括多层介质层的叠层结构层时,第一介质层262中至少两个凹陷区261延伸至相同介质层或不同层的介质层中。进而使得周围区域的图形化的第一介质层262具备不同的折射率以打破镜面界面的全反射,获得相对更好的光出射效果。其中,介质材料层902的第二表面的边缘区域围绕其中心区域且与中心区域连通。
在其他可替代的实施例中,采用光刻和干法刻蚀(或者湿法刻蚀)形成图形化的第一介质层262时同时去除位于中心区域的介质材料层902。在本实施例中,第一介质层262中保留的凸起部260的材料层与介质材料层902相同,凹陷区261为刻蚀掉部分介质材料层902材料之后的材料层。接着,在衬底210的第二表面的中心区域形成未图形化的第二介质层(图中未示出),第二介质层例如可以与第一介质层262的材料层相同或者不同。具体地,本实施例中以第二介质层与第一介质层262不同为例进行说明。第一介质层262为叠层结构层,第二介质层可以是叠层结构层,其位于同一层的第一介质层262中的介质层的折射率高于在第二介质层中相对应层的介质层的折射率。第二介质层可以为单层结构层,第一介质层262中最靠近空气的介质层的折射率低于第二介质层的折射率。
接着如图4所示,将支撑衬底292分离。更进一步地,例如采用加热、激光解键合、有机溶解工艺中的一种将支撑衬底292移除。接着采用激光隐形切割和裂片工艺得到多个发光二极管。
上述示出了在倒装通孔结构和倒装结构基础上设置如上所述的第一介质层和第二介质层的实施方式,但本申请的实施不以此为限。还可以在其他倒装结构以及正装结构和垂直结构的基础上设置如上所述的第一介质层和第二介质层。
依照本实用新型的实施例如上文所述,这些实施例并没有详尽叙述所有的细节,也不限制该实用新型仅为所述的具体实施例。显然,根据以上描述,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本实用新型的原理和实际应用,从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。本实用新型的保护范围应当以本实用新型权利要求所界定的范围为准。
Claims (18)
1.一种发光二极管,其特征在于,包括:
衬底,包括彼此相对的第一表面和第二表面;
外延层,位于所述衬底的第一表面;
第一介质层,位于所述衬底的第二表面且位于所述衬底的周围区域;
第二介质层,位于所述衬底的第二表面且位于所述衬底的中心区域,
其中,所述第二介质层表面无图形化,所述第一介质层的第一表面与所述衬底的第二表面接触,所述第一介质层的第二表面凹凸起伏。
2.根据权利要求1所述的发光二极管,其特征在于,所述第一介质层包括凸起部和沿所述第一介质层的第二表面向所述衬底延伸的凹陷区,所述凹陷区的深度小于所述凸起部的厚度。
3.根据权利要求2所述的发光二极管,其特征在于,所述凹陷区的深度均相同或至少两个所述凹陷区的深度不同。
4.根据权利要求2所述的发光二极管,其特征在于,所述凸起部阵列排布或者所述凹陷区阵列排布。
5.根据权利要求2所述的发光二极管,其特征在于,所述凸起部的横截面为圆形、矩形、正方形、正多边形中的至少一种,或者所述凹陷区的横截面为圆形、矩形、正方形、正多边形中的至少一种。
6.根据权利要求2所述的发光二极管,其特征在于,所述第一介质层和所述第二介质层为单层结构层,所述第一介质层和所述第二介质层的折射率相同。
7.根据权利要求2所述的发光二极管,其特征在于,所述第一介质层和所述第二介质层为叠层结构层,所述第一介质层中的各层介质层与所述第二介质层中相对应的各层介质层的折射率均相同。
8.根据权利要求2所述的发光二极管,其特征在于,所述第一介质层和所述第二介质层为叠层结构层,位于同一层的所述第一介质层中的介质层的折射率高于在所述第二介质层中相对应层的介质层的折射率。
9.根据权利要求2所述的发光二极管,其特征在于,所述第二介质层为单层结构层,所述第一介质层为叠层结构层,所述第一介质层中最靠近空气的介质层的折射率低于所述第二介质层的折射率。
10.根据权利要求7-9任一项所述的发光二极管,其特征在于,所述第一介质层中的凹陷区延伸至相同介质层中或至少两个凹陷区延伸至不同的介质层中。
11.根据权利要求1所述的发光二极管,其特征在于,所述周围区域围绕所述中心区域且与所述中心区域连通。
12.根据权利要求6-9任一项所述的发光二极管,其特征在于,所述第一介质层包括二氧化硅层、氮氧化硅层、氟化镁层、氮化硼层、氮化铝层中的至少一层,所述第二介质层包括二氧化硅层、氮氧化硅层、氟化镁层、氮化硼层、氮化铝层中的至少一层。
13.根据权利要求1所述的发光二极管,其特征在于,所述外延层包括依次堆叠于所述衬底第一表面上的缓冲层、第一半导体层、发光层、电子阻挡层以及第二半导体层。
14.根据权利要求13所述的发光二极管,其特征在于,还包括:
第二欧姆接触层,位于所述第二半导体层表面;
金属阻挡层,位于所述第二欧姆接触层的表面;以及
依次贯穿所述金属阻挡层、所述第二欧姆接触层、所述第二半导体层、所述电子阻挡层、所述发光层且露出所述第一半导体层表面的台阶,所述台阶位于所述发光二极管的四周。
15.根据权利要求14所述的发光二极管,其特征在于,还包括:
至少一个通孔,所述通孔依次贯穿所述金属阻挡层、所述第二欧姆接触层、所述第二半导体层、所述电子阻挡层以及所述发光层,并露出所述第一半导体层的表面;
第一欧姆接触层,位于所述通孔中的所述第一半导体层的表面;以及
第三介质层,位于所述通孔的侧壁和部分底壁、所述台阶的侧壁和底壁、以及部分所述金属阻挡层的表面。
16.根据权利要求14所述的发光二极管,其特征在于,还包括:
第一欧姆接触层,位于所述台阶中的所述第一半导体层的表面;以及
第三介质层,位于所述台阶的侧壁和底壁,还覆盖部分所述金属阻挡层和部分所述第一欧姆接触层的表面。
17.根据权利要求15或16所述的发光二极管,其特征在于,还包括:
第一电极,位于部分所述第三介质层的表面并与所述第一欧姆接触层接触;以及
第二电极,位于部分所述第三介质层的表面并与所述金属阻挡层接触;
所述第一电极与所述第二电极不接触。
18.根据权利要求1所述的发光二极管,其特征在于,所述发光二极管为mini LED芯片或者micro LED芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122403315.9U CN216288493U (zh) | 2021-09-30 | 2021-09-30 | 发光二极管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122403315.9U CN216288493U (zh) | 2021-09-30 | 2021-09-30 | 发光二极管 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216288493U true CN216288493U (zh) | 2022-04-12 |
Family
ID=81067612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202122403315.9U Active CN216288493U (zh) | 2021-09-30 | 2021-09-30 | 发光二极管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216288493U (zh) |
-
2021
- 2021-09-30 CN CN202122403315.9U patent/CN216288493U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101891777B1 (ko) | 유전체 리플렉터를 구비한 발광소자 및 그 제조방법 | |
US8823029B2 (en) | Light emitting device and method of manufacturing the same | |
US7655488B2 (en) | Method for fabricating a plurality of electromagnetic radiation emitting semiconductor chips | |
US7985972B2 (en) | Light emitting device having protrusion and recess structure and method of manufacturing the same | |
US20030222263A1 (en) | High-efficiency light-emitting diodes | |
CN112768484B (zh) | 发光二极管及其制作方法 | |
JP2009032882A (ja) | 半導体発光素子及び半導体発光素子製造方法 | |
TWI816970B (zh) | 發光元件及其製造方法 | |
WO2021087686A1 (zh) | 发光二极管及其制作方法 | |
KR101228130B1 (ko) | 반도체 발광 소자 및 그 제조 방법, 발광장치 | |
CN105009308A (zh) | 用于创建多孔反射接触件的方法和装置 | |
KR100780175B1 (ko) | 발광 다이오드의 제조방법 | |
CN110797443A (zh) | 发光元件 | |
WO2012130115A1 (zh) | 一种倒装发光二极管及其制作方法 | |
EP2232594B1 (en) | Semiconductor light emitting device and method of fabricating the same | |
CN110676355B (zh) | 发光元件的制作方法 | |
CN112750931B (zh) | 微发光二极管、微发光二极管阵列基板及其制作方法 | |
CN205790049U (zh) | 垂直型发光二极管芯片 | |
WO2012040978A1 (zh) | 发光装置及其制造方法 | |
CN216288493U (zh) | 发光二极管 | |
CN216288494U (zh) | 深紫外发光二极管 | |
CN102623582A (zh) | 发光二极管芯片的制作方法 | |
CN110299436B (zh) | 一种倒装发光二极管芯片及其制作方法 | |
CN211017112U (zh) | 一种倒装芯片 | |
TWI846791B (zh) | 發光元件及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |