CN110299436B - 一种倒装发光二极管芯片及其制作方法 - Google Patents

一种倒装发光二极管芯片及其制作方法 Download PDF

Info

Publication number
CN110299436B
CN110299436B CN201910588755.0A CN201910588755A CN110299436B CN 110299436 B CN110299436 B CN 110299436B CN 201910588755 A CN201910588755 A CN 201910588755A CN 110299436 B CN110299436 B CN 110299436B
Authority
CN
China
Prior art keywords
transparent substrate
light
flip
layer
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910588755.0A
Other languages
English (en)
Other versions
CN110299436A (zh
Inventor
邬新根
李俊贤
蔡和勋
刘英策
魏振东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Changelight Co Ltd
Original Assignee
Xiamen Changelight Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Changelight Co Ltd filed Critical Xiamen Changelight Co Ltd
Priority to CN201910588755.0A priority Critical patent/CN110299436B/zh
Publication of CN110299436A publication Critical patent/CN110299436A/zh
Application granted granted Critical
Publication of CN110299436B publication Critical patent/CN110299436B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Abstract

本发明公开了一种倒装发光二极管芯片及其制作方法，其中，在透明衬底的生长表面制备倒装发光结构阵列完毕后，自背表面一侧对透明衬底进行减薄裸露出变质层，使得倒装发光二极管芯片的出光面为粗化表面，改善了透明衬底和空气的折射率影响，进而提高倒装发光二极管芯片的出光效率；同时，本发明提供的变质层在制作倒装发光结构阵列前形成，在透明衬底较厚的情况下进行倒装发光结构阵列的制作，进而减小了制作过程中透明衬底碎裂的几率，并且在对透明衬底进行减薄裸露变质层后，无其他结构制作，而是直接进行裂片工艺，进一步减小了制作过程中透明衬底碎裂的几率，最终提高了制作过程中的生产效率。

Description

一种倒装发光二极管芯片及其制作方法
技术领域
本发明涉及半导体器件技术领域，更为具体地说，涉及一种倒装发光二极管芯片及其制作方法。
背景技术
发光二极管(英文：Light Emitting Diode，简称：LED)作为光电子产业中极具影响力的新产品，具有体积小、使用寿命长、颜色丰富多彩、能耗低、节能环保、安全性高等特点，成为人类照明史上继白炽灯、荧光灯之后的又一次飞跃，正带动传统照明、显示等行业的升级换代，其被广泛应用于照明、显示屏、信号灯、背光源、玩具等领域。
常规的倒装LED芯片从外延片制程单独芯粒后，光从研磨减薄后的透明衬底(如蓝宝石衬底)侧出射，当出射光线入射蓝宝石衬底与空气界面的角度大于全反射临界角的时候，出射光线会发生全反射，光线无法出射。根据蓝宝石的折射率1.6、空气的折射率1.0来计算，全反射临界角为38.6°，即入射角度超过38.6°的光线无法出射，使得现有倒装发光二极管芯片的出光效率较低，其出光效率仅为42.89％。
发明内容
有鉴于此，本发明提供了一种倒装发光二极管芯片及其制作方法，有效解决现有技术存在的技术问题，提高了倒装发光二极管芯片的出光效率，且提高了制作过程中的生产效率。
为实现上述目的，本发明提供的技术方案如下：
一种倒装发光二极管芯片的制作方法，包括：
提供透明衬底，所述透明衬底包括相对的生长表面和背表面；
采用隐形切割技术，在所述透明衬底内、且距离所述生长表面预设距离处整面烧蚀孔洞形成变质层；
在所述生长表面一侧形成倒装发光结构阵列；
自所述背表面一侧对所述透明衬底进行减薄，直至裸露出所述变质层；
沿切割线对所述倒装发光结构阵列和所述透明衬底进行裂片，得到多个倒装发光二极管芯片。
可选的，所述透明衬底的生长表面为抛光面，其中，采用隐形切割技术，在所述透明衬底内、且距离所述生长表面预设距离处整面烧蚀孔洞形成变质层为：
自所述透明衬底的生长表面一侧，采用隐形切割技术，在所述透明衬底内、且距离所述生长表面预设距离处整面烧蚀孔洞形成变质层。
可选的，所述的隐形切割技术中，隐形切割所用的功率为0.2W-1W，包括端点值；
及，隐形切割所用的频率为10KHz-50KHz，包括端点值。
可选的，所述变质层的相邻孔洞之间间隔为1μm-50μm，包括端点值；
及，所述变质层的任意一孔洞在垂直方向宽度为0.5μm-5μm，包括端点值。
可选的，在采用隐形切割技术形成所述变质层后，且在形成所述倒装发光结构阵列之前，还包括：
在所述透明衬底的生长表面进行图形化处理。
可选的，所述预设距离的范围为50μm-300μm，包括端点值。
可选的，在所述生长表面一侧形成倒装发光结构阵列，包括：
在所述生长表面上沉积外延层，所述外延层包括依次叠加的第一类型半导体层、有源层和第二类型半导体层；
在所述第二类型半导体层一侧刻蚀网格沟槽和多个第一电极沟槽，其中，所述网格沟槽将所述外延层分割为多个发光结构而形成发光结构阵列，且每一所述发光结构包括一所述第一电极沟槽，其中，所述发光结构划分为第一区和第二区，所述第一电极沟槽位于所述第一区，所述网格沟槽的底面裸露所述第一类型半导体层或所述透明衬底，所述第一电极槽的底面裸露所述第一类型半导体层；
在所述第一电极沟槽处第一类型半导体层背离所述透明衬底一侧形成第一电极，及在所述第二区的第二类型半导体层背离所述透明衬底一侧形成第二电极，形成所述倒装发光结构阵列。
可选的，在形成所述网格沟槽和所述第一电极沟槽后，且在形成所述第一电极和所述第二电极前，还包括：
在所述发光结构的第二类型半导体层背离所述透明衬底一侧形成透明导电层。
可选的，所述透明衬底为蓝宝石衬底。
相应的，本发明还提供了一种倒装发光二极管芯片，采用上述的倒装发光二极管芯片的制作方法制作而成。
相较于现有技术，本发明提供的技术方案至少具有以下优点：
本发明提供了一种倒装发光二极管芯片及其制作方法，包括：提供透明衬底，所述透明衬底包括相对的生长表面和背表面；采用隐形切割技术，在所述透明衬底内、且距离所述生长表面预设距离处整面烧蚀孔洞形成变质层；在所述生长表面一侧形成倒装发光结构阵列；自所述背表面一侧对所述透明衬底进行减薄，直至裸露出所述变质层；沿切割线对所述倒装发光结构阵列和所述透明衬底进行裂片，得到多个倒装发光二极管芯片。
由上述内容可知，本发明提供的技术方案，在透明衬底的生长表面制备倒装发光结构阵列完毕后，自背表面一侧对透明衬底进行减薄裸露出变质层，使得倒装发光二极管芯片的出光面为粗化表面，改善了透明衬底和空气的折射率影响，进而提高倒装发光二极管芯片的出光效率；同时，本发明提供的变质层在制作倒装发光结构阵列前形成，在透明衬底较厚的情况下进行倒装发光结构阵列的制作，进而减小了制作过程中透明衬底碎裂的几率，并且在对透明衬底进行减薄裸露变质层后，无其他结构制作，而是直接进行裂片工艺，进一步减小了制作过程中透明衬底碎裂的几率，最终提高了制作过程中的生产效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例提供的一种发光二极管芯片的制作方法的流程图；
图2-图6为图1中各步骤相应的结构示意图；
图7为本申请实施例提供的一种倒装发光结构阵列的制作方法的流程图；
图8为本申请实施例提供的另一种倒装发光结构阵列的制作方法的流程图；
图9-图14为图8中各步骤相应的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
正如背景技术所述，常规的倒装LED芯片从外延片制程单独芯粒后，光从研磨减薄后的透明衬底(如蓝宝石衬底)侧出射，当出射光线入射蓝宝石衬底与空气界面的角度大于全反射临界角的时候，出射光线会发生全反射，光线无法出射。根据蓝宝石的折射率1.6、空气的折射率1.0来计算，全反射临界角为38.6°，即入射角度超过38.6°的光线无法出射，使得现有倒装发光二极管芯片的出光效率较低，其出光效率仅为42.89％。
基于此，本申请实施例提供了一种倒装发光二极管芯片及其制作方法，有效解决现有技术存在的技术问题，提高了倒装发光二极管芯片的出光效率，且提高了制作过程中的生产效率。为实现上述目的，本申请实施例提供的技术方案如下，具体结合图1至图14对本申请实施例提供的技术方案进行详细的描述。
参考图1所示，为本申请实施例提供的一种倒装发光二极管芯片的制作方法的流程图，其中，倒装发光二极管的制作方法包括：
S1、提供透明衬底，所述透明衬底包括相对的生长表面和背表面；
S2、采用隐形切割技术，在所述透明衬底内、且距离所述生长表面预设距离处整面烧蚀孔洞形成变质层；
S3、在所述生长表面一侧形成倒装发光结构阵列；
S4、自所述背表面一侧对所述透明衬底进行减薄，直至裸露出所述变质层；
S5、沿切割线对所述倒装发光结构阵列和所述透明衬底进行裂片，得到多个倒装发光二极管芯片。
在本申请一实施例中，本申请提供的所述的隐形切割技术中，隐形切割所用的功率为0.2W-1W，包括端点值，其可以为0.3W、0.5W、0.7W等，对此本申请不做具体限制；
及，隐形切割所用的频率为10KHz-50KHz，包括端点值，通过优化隐形切割时激光的功率和频率的数值范围，保证隐形切割效果高，具体频率可以为14KHz、20KHz、42KHz等，对此本申请不做具体限制。
以及，本申请提供的所述变质层的相邻孔洞之间间隔为1μm-50μm，包括端点值，其可以为2μm、5μm、7μm、15μm、22μm、30μm、40μm等，对此本申请不做具体限制；
及，所述变质层的任意一孔洞在垂直方向(即第一类型半导体层至第二类型半导体层的方向)宽度为0.5μm-5μm，包括端点值，通过孔洞宽度的特殊尺寸设计，进而在减薄至变质层时，保证透明衬底的出光效率达到最优，具体的宽度可以为0.9μm、3μm、4.2μm等，对此本申请不做具体限制。
可以理解的，本申请实施例提供的技术方案，在透明衬底的生长表面制备倒装发光结构阵列完毕后，自背表面一侧对透明衬底进行减薄裸露出变质层，使得倒装发光二极管芯片的出光面为粗化表面，改善了透明衬底和空气的折射率影响，进而提高倒装发光二极管芯片的出光效率；同时，本申请实施例提供的变质层在制作倒装发光结构阵列前形成，在透明衬底较厚的情况下进行倒装发光结构阵列的制作，进而减小了制作过程中透明衬底碎裂的几率，并且在对透明衬底进行减薄裸露变质层后，无其他结构制作，而是直接进行裂片工艺，进一步减小了制作过程中透明衬底碎裂的几率，最终提高了制作过程中的生产效率。
下面结合图2至图6对本申请实施例提供的制作方法进行更像的描述，图2至图6为图1中各步骤相应结构示意图。
如图2所示，对应步骤S1，提供透明衬底100，所述透明衬底100包括相对的生长表面和背表面。
在本申请一实施例中，本申请提供的所述透明衬底可以为蓝宝石衬底，对此本申请不做具体限制，需要根据实际应用进行具体选取。
以及，本申请实施例提供的透明衬底为生长表面单抛透明衬底，即透明衬底的生长表面为抛光面，进而自该单抛的生长表面一侧进行后续制隐形切割等工艺的制作，降低制作成本。
如图3所示，对应步骤S2，采用隐形切割技术，在所述透明衬底内、且距离所述生长表面预设距离处整面烧蚀孔洞形成变质层110。
在本申请一实施例中，本申请提供的所述预设距离的范围可以为100μm-300μm，包括端点值。
其中，本申请实施例提供的所述透明衬底的生长表面为抛光面，其中，采用隐形切割技术，在所述透明衬底内、且距离所述生长表面预设距离处整面烧蚀孔洞形成变质层为：
自所述透明衬底的生长表面一侧，采用隐形切割技术，在所述透明衬底内、且距离所述生长表面预设距离处整面烧蚀孔洞形成变质层，即激光通过透明衬底的生长表面在透明衬底内，距离生长表面预设距离处形成烧蚀孔洞，得到变质层。
可以理解的，本申请实施例提供了透明衬底后，直接在透明衬底上进行变质层的制作，使变质层在制作倒装发光结构阵列前形成，进而能够在透明衬底较厚的情况下进行倒装发光结构阵列的制作，从而减小了制作过程中透明衬底碎裂的几率，提高了制作过程中的生产效率。
进一步的，在透明衬底的生长表面为抛光面，且自生长表面一侧采用隐形切割技术制作变质层时，本申请实施例在采用隐形切割技术形成所述变质层后，且在形成所述倒装发光结构阵列之前，还包括：
在所述透明衬底的生长表面进行图形化处理。
可以理解的，本申请实施例提供的生长表面为抛光面时，只需在生长表面一侧进行隐形切割处理和图形化处理(PSS)，而无需对透明衬底的背表面进行多余结构制作，进而能够进一步降低制作成本；同时，在对生长表面进行图形化处理的同时，能够修复由于激光入射对生长表面造成的晶格损伤，保证倒装发光二极管芯片的性能高。
在本申请一实施例中，本申请提供的图形化处理可以采用湿法刻蚀或干法刻蚀工艺，对此本申请不做具体限制。
如图4所示，对应步骤S3，在所述生长表面一侧形成倒装发光结构阵列220。
如图5所示，对应步骤S4，自所述背表面一侧对所述透明衬底100进行减薄，直至裸露出所述变质层110。
在本申请一实施例中，本申请对透明衬底进行减薄处理时，可以采用研磨减薄工艺，对此本申请不做具体限制。
如图6所示，对应步骤S5，沿切割线对所述倒装发光结构阵列220和所述透明衬底100进行裂片，得到多个倒装发光二极管芯片。
参考图7所示，为本申请实施例提供的一种倒装发光结构阵列的制作方法的流程图，其中，在所述生长表面一侧形成倒装发光结构阵列，包括：
S31、在所述生长表面上沉积外延层，所述外延层包括依次叠加的第一类型半导体层、有源层和第二类型半导体层；
S32、在所述第二类型半导体层一侧刻蚀网格沟槽和多个第一电极沟槽，其中，所述网格沟槽将所述外延层分割为多个发光结构而形成发光结构阵列，且每一所述发光结构包括一所述第一电极沟槽，其中，所述发光结构划分为第一区和第二区，所述第一电极沟槽位于所述第一区，所述网格沟槽的底面裸露所述第一类型半导体层或所述透明衬底，所述第一电极槽的底面裸露所述第一类型半导体层；
S33、在所述第一电极沟槽处第一类型半导体层背离所述透明衬底一侧形成第一电极，及在所述第二区的第二类型半导体层背离所述透明衬底一侧形成第二电极，形成所述倒装发光结构阵列。
进一步的，本申请实施例还可以对倒装发光结构进行优化，进一步提高倒装发光结构的出光效率。在本申请一实施例中，在形成所述网格沟槽和所述第一电极沟槽后，且在形成所述第一电极和所述第二电极前，还包括：
在所述发光结构的第二类型半导体层背离所述透明衬底一侧形成透明导电层。
需要说明的是，本申请实施例提供的透明导电层还可以在形成第二类型半导体层后，且在制作网格沟槽和第一电极沟槽前制作，对此本申请不做具体限制。
以及，在形成所述透明导电层后，且在形成所述第一电极和所述第二电极前，还包括：
在任意一所述发光结构中，在所述第二区处透明导电层背离所述透明衬底一侧、且在所述第一电极沟槽处第一类型半导体层背离所述透明衬底一侧形成电流扩展层。
此外，在形成所述电流扩展层后，且在形成所述第一电极和所述第二电极前，还包括：
在任意一所述发光结构中，在所述发光结构背离所述透明衬底一侧裸露表面上形成反射层，且所述反射层具有第一镂空区和第二镂空区，所述第一镂空区裸露所述电流扩展层位于所述第一电极沟槽处的至少部分，及所述第二镂空区裸露所述电流扩展层位于所述第二区处的至少部分；
其中，所述第一电极通过所述第一镂空区与所述电流扩展层处的第一类型半导体层连通，所述第二电极通过所述第二镂空区与所述电流扩展层处的第二类型半导体层连通。
具体参考图8所示，为本申请实施例提供的另一种倒装发光结构阵列的制作方法的流程图，其中，在所述生长表面一侧形成倒装发光结构阵列，包括：
S311、在所述生长表面上沉积外延层，所述外延层包括依次叠加的第一类型半导体层、有源层和第二类型半导体层；
S312、在所述第二类型半导体层一侧刻蚀网格沟槽和多个第一电极沟槽，其中，所述网格沟槽将所述外延层分割为多个发光结构而形成发光结构阵列，且每一所述发光结构包括一所述第一电极沟槽，其中，所述发光结构划分为第一区和第二区，所述第一电极沟槽位于所述第一区，所述网格沟槽的底面裸露所述第一类型半导体层或所述透明衬底，所述第一电极槽的底面裸露所述第一类型半导体层；
S313、在所述发光结构的第二类型半导体层背离所述透明衬底一侧形成透明导电层；
S314、在任意一所述发光结构中，在所述第二区处透明导电层背离所述透明衬底一侧、且在所述第一电极沟槽处第一类型半导体层背离所述透明衬底一侧形成电流扩展层；
S315、在任意一所述发光结构中，在所述发光结构背离所述透明衬底一侧裸露表面上形成反射层，且所述反射层具有第一镂空区和第二镂空区，所述第一镂空区裸露所述电流扩展层位于所述第一电极沟槽处的至少部分，及所述第二镂空区裸露所述电流扩展层位于所述第二区处的至少部分；
S316、在所述第一电极沟槽处第一类型半导体层背离所述透明衬底一侧形成第一电极，及在所述第二区的第二类型半导体层背离所述透明衬底一侧形成第二电极，形成所述倒装发光结构阵列，其中，所述第一电极通过所述第一镂空区与所述电流扩展层处的第一类型半导体层连通，所述第二电极通过所述第二镂空区与所述电流扩展层处的第二类型半导体层连通。
结合图9至图14对本申请实施例提供的倒装发光结构阵列的制作方法进行更详细的描述，图9至图14为图8中各步骤相应的结构示意图。
如图9所示，对应步骤S311，在所述生长表面上沉积外延，所述外延层包括依次叠加的第一类型半导体层211、有源层212和第二类型半导体层213。
在本申请一实施例中，本申请提供的外延层可以采用沉积工艺形成，沉积工艺可以为金属有机化学气相沉淀工艺、分子束外延工艺、液相外延工艺、气相外延工艺等，对此本申请不做具体限制。
其中，本申请提供的第一类型半导体层可以为N型半导体层，及第二类型半导体层为P型半导体层，半导体层的材质可以为氮化镓，且有源层为多量子阱层。
如图10所示，对应步骤S312，在所述第二类型半导体层213一侧刻蚀网格沟槽221和多个第一电极沟槽222，其中，所述网格沟槽221将所述外延层分割为多个发光结构S而形成发光结构阵列，且每一所述发光结构包括一所述第一电极沟槽222，其中，所述发光结构划分为第一区和第二区，所述第一电极沟槽222位于所述第一区，所述网格沟槽221的底面裸露所述第一类型半导体层211或所述透明衬底100，所述第一电极槽222的底面裸露所述第一类型半导体层211。
在本申请一实施例中，本申请提供的网格沟槽和第一电极沟槽可以采用光刻和干法刻蚀工艺制备而成。
需要说明的是，本申请实施例提供的第一电极沟槽可以为单个沟槽，还可以为多个沟槽的组合，对此本申请不做具体限制，需要根据实际应用中倒装发光二极管芯片的具体结构进行设计，如倒装发光二极管芯片包括叉指电极时，第一电极沟槽可以为多个沟槽的组合；以及，在本申请实施例提供的第一电极沟槽为单个沟槽时，其可以为靠近网格沟槽处的台阶区，对此本申请不做具体限制。
如图11所示，对应步骤S313，在所述发光结构的S第二类型半导体层213背离所述透明衬底100一侧形成透明导电层230。
在本申请一实施例中，本申请提供的透明导电层可以为氧化铟锡层，其用于提高与第二类型半导体层之间的欧姆接触效果。
如图12所示，对应步骤S314，在任意一所述发光结构S中，在所述第二区处透明导电230背离所述透明衬底100一侧、且在所述第一电极沟槽222处第一类型半导体层211背离所述透明衬底100一侧形成电流扩展层240。
在本申请一实施例中，本申请提供的电流扩展层可以为单层结构，还可以多层叠层结构，对此本申请不做具体限制，其中，电流扩展层的每一子层可以为金属层。
进一步的，为了提高倒装发光二极管芯片的出光效率，本申请实施例提供的电流扩展层朝向透明衬底一侧表面为反射面。
如图13所示，对应步骤S315，在任意一所述发光结构S中，在所述发光结构S背离所述透明衬底100一侧裸露表面上形成反射层250，且所述反射层250具有第一镂空区251和第二镂空区252，所述第一镂空区251裸露所述电流扩展层240位于所述第一电极沟槽222处的至少部分，及所述第二镂空区252裸露所述电流扩展层240位于所述第二区处的至少部分。
在本申请一实施例中，本申请提供的反射层可以为分布式布拉格反射镜。
如图14所示，对应步骤S316，在所述第一电极沟槽222处第一类型半导体层211背离所述透明衬底100一侧形成第一电极261，及在所述第二区的第二类型半导体层213背离所述透明衬底100一侧形成第二电极262，形成所述倒装发光结构阵列，其中，所述第一电极261通过所述第一镂空区251与所述电流扩展层240处的第一类型半导体层211连通，所述第二电极262通过所述第二镂空区252与所述电流扩展层240处的第二类型半导体层213连通。
相应的，本申请实施例还提供了一种倒装发光二极管芯片，采用上述任意一实施例提供的倒装发光二极管芯片的制作方法制作而成。
本申请实施例提供了一种倒装发光二极管芯片及其制作方法，包括：提供透明衬底，所述透明衬底包括相对的生长表面和背表面；采用隐形切割技术，在所述透明衬底内、且距离所述生长表面预设距离处整面烧蚀孔洞形成变质层；在所述生长表面一侧形成倒装发光结构阵列；自所述背表面一侧对所述透明衬底进行减薄，直至裸露出所述变质层；沿切割线对所述倒装发光结构阵列和所述透明衬底进行裂片，得到多个倒装发光二极管芯片。
由上述内容可知，本申请实施例提供的技术方案，在透明衬底的生长表面制备倒装发光结构阵列完毕后，自背表面一侧对透明衬底进行减薄裸露出变质层，使得倒装发光二极管芯片的出光面为粗化表面，改善了透明衬底和空气的折射率影响，进而提高倒装发光二极管芯片的出光效率；同时，本申请实施例提供的变质层在制作倒装发光结构阵列前形成，在透明衬底较厚的情况下进行倒装发光结构阵列的制作，进而减小了制作过程中透明衬底碎裂的几率，并且在对透明衬底进行减薄裸露变质层后，无其他结构制作，而是直接进行裂片工艺，进一步减小了制作过程中透明衬底碎裂的几率，最终提高了制作过程中的生产效率。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种倒装发光二极管芯片的制作方法，其特征在于，包括：
提供透明衬底，所述透明衬底包括相对的生长表面和背表面；
采用隐形切割技术，在所述透明衬底内、且距离所述生长表面预设距离处整面烧蚀孔洞形成变质层；
在所述生长表面一侧形成倒装发光结构阵列；
自所述背表面一侧对所述透明衬底进行减薄，直至裸露出所述变质层；
沿切割线对所述倒装发光结构阵列和所述透明衬底进行裂片，得到多个倒装发光二极管芯片，所述倒装发光二极管芯片的出光面为粗化表面。
2.根据权利要求1所述的倒装发光二极管芯片的制作方法，其特征在于，所述透明衬底的生长表面为抛光面，其中，采用隐形切割技术，在所述透明衬底内、且距离所述生长表面预设距离处整面烧蚀孔洞形成变质层为：
自所述透明衬底的生长表面一侧，采用隐形切割技术，在所述透明衬底内、且距离所述生长表面预设距离处整面烧蚀孔洞形成变质层。
3.根据权利要求1所述的倒装发光二极管芯片的制作方法，其特征在于，所述的隐形切割技术中，隐形切割所用的功率为0.2W-1W，包括端点值；
及，隐形切割所用的频率为10KHz-50KHz，包括端点值。
4.根据权利要求1所述的倒装发光二极管芯片的制作方法，其特征在于，所述变质层的相邻孔洞之间间隔为1μm-50μm，包括端点值；
及，所述变质层的任意一孔洞在垂直方向宽度为0.5μm-5μm，包括端点值。
5.根据权利要求2所述的倒装发光二极管芯片的制作方法，其特征在于，在采用隐形切割技术形成所述变质层后，且在形成所述倒装发光结构阵列之前，还包括：
在所述透明衬底的生长表面进行图形化处理。
6.根据权利要求1所述的倒装发光二极管芯片的制作方法，其特征在于，所述预设距离的范围为50μm-300μm，包括端点值。
7.根据权利要求1所述的倒装发光二极管芯片的制作方法，其特征在于，在所述生长表面一侧形成倒装发光结构阵列，包括：
在所述生长表面上沉积外延层，所述外延层包括依次叠加的第一类型半导体层、有源层和第二类型半导体层；
在所述第二类型半导体层一侧刻蚀网格沟槽和多个第一电极沟槽，其中，所述网格沟槽将所述外延层分割为多个发光结构而形成发光结构阵列，且每一所述发光结构包括一所述第一电极沟槽，其中，所述发光结构划分为第一区和第二区，所述第一电极沟槽位于所述第一区，所述网格沟槽的底面裸露所述第一类型半导体层或所述透明衬底，所述第一电极槽的底面裸露所述第一类型半导体层；
在所述第一电极沟槽处第一类型半导体层背离所述透明衬底一侧形成第一电极，及在所述第二区的第二类型半导体层背离所述透明衬底一侧形成第二电极，形成所述倒装发光结构阵列。
8.根据权利要求7所述的倒装发光二极管芯片的制作方法，其特征在于，在形成所述网格沟槽和所述第一电极沟槽后，且在形成所述第一电极和所述第二电极前，还包括：
在所述发光结构的第二类型半导体层背离所述透明衬底一侧形成透明导电层。
9.根据权利要求1所述的倒装发光二极管芯片的制作方法，其特征在于，所述透明衬底为蓝宝石衬底。
10.一种倒装发光二极管芯片，其特征在于，采用权利要求1～9任意一项所述的倒装发光二极管芯片的制作方法制作而成。
CN201910588755.0A 2019-07-02 2019-07-02 一种倒装发光二极管芯片及其制作方法 Active CN110299436B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910588755.0A CN110299436B (zh) 2019-07-02 2019-07-02 一种倒装发光二极管芯片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910588755.0A CN110299436B (zh) 2019-07-02 2019-07-02 一种倒装发光二极管芯片及其制作方法

Publications (2)

Publication Number Publication Date
CN110299436A CN110299436A (zh) 2019-10-01
CN110299436B true CN110299436B (zh) 2020-12-04

Family

ID=68029839

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910588755.0A Active CN110299436B (zh) 2019-07-02 2019-07-02 一种倒装发光二极管芯片及其制作方法

Country Status (1)

Country Link
CN (1) CN110299436B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112786753A (zh) * 2019-11-11 2021-05-11 厦门市三安光电科技有限公司 一种led芯片及制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100993088B1 (ko) * 2008-07-22 2010-11-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
CN102117869B (zh) * 2011-01-21 2013-12-11 厦门市三安光电科技有限公司 一种剥离发光二极管衬底的方法
CN102290505B (zh) * 2011-09-09 2014-04-30 上海蓝光科技有限公司 GaN基发光二极管芯片及其制造方法
CN103378219B (zh) * 2012-04-17 2016-04-27 上海蓝光科技有限公司 一种发光二极管的制造方法
CN102969413B (zh) * 2012-12-17 2016-01-13 中国科学院半导体研究所 激光诱导空气隙发光二极管的制作方法
CN105185744B (zh) * 2015-06-17 2018-05-29 厦门市三安光电科技有限公司 氮化镓基发光二极管芯片及其制备方法

Also Published As

Publication number Publication date
CN110299436A (zh) 2019-10-01

Similar Documents

Publication Publication Date Title
US8049239B2 (en) Light emitting device and method of manufacturing the same
CN108922950B (zh) 一种高亮度倒装led芯片及其制作方法
US20090130787A1 (en) Method for fabricating a plurality of electromagnetic radiation emitting semiconductor chips
KR20140000818A (ko) 유전체 리플렉터를 구비한 발광소자 및 그 제조방법
CN112768484B (zh) 发光二极管及其制作方法
TWI816970B (zh) 發光元件及其製造方法
CN110729322B (zh) 一种垂直型led芯片结构及其制作方法
TW202008615A (zh) 發光元件
CN110660888A (zh) 一种发光二极管及其制作方法
CN102082216B (zh) 一种发光二极管芯片及其制造方法
CN110299436B (zh) 一种倒装发光二极管芯片及其制作方法
CN111164770B (zh) 一种微型发光二极管芯片及其制作方法和显示装置
CN104835891A (zh) 倒装led芯片及其制作方法
CN105374917A (zh) 发光二极管及其制作方法
CN110828625A (zh) 一种倒装芯片及其制作方法
CN111106212A (zh) 垂直结构深紫外发光二极管及其制备方法
CN110767794A (zh) 一种led显示芯片及其制作方法
CN102956775A (zh) 一种发光二极管芯片及其制造方法
CN211017112U (zh) 一种倒装芯片
CN210640270U (zh) 一种led显示芯片
CN204558513U (zh) 倒装led芯片
CN112420891A (zh) 发光二极管芯片及其制作方法
CN216288493U (zh) 发光二极管
CN101257071B (zh) 发光二极管元件及其制作方法
CN212874526U (zh) 倒装led芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant