CN105009308A - 用于创建多孔反射接触件的方法和装置 - Google Patents

用于创建多孔反射接触件的方法和装置 Download PDF

Info

Publication number
CN105009308A
CN105009308A CN201480014149.3A CN201480014149A CN105009308A CN 105009308 A CN105009308 A CN 105009308A CN 201480014149 A CN201480014149 A CN 201480014149A CN 105009308 A CN105009308 A CN 105009308A
Authority
CN
China
Prior art keywords
region
contact
semiconductor
porous
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480014149.3A
Other languages
English (en)
Other versions
CN105009308B (zh
Inventor
J.E.伊普勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lumileds Holding BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN105009308A publication Critical patent/CN105009308A/zh
Application granted granted Critical
Publication of CN105009308B publication Critical patent/CN105009308B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

发光器件包括半导体结构，其具有设置在N型区（103）和P型区（101）之间的发光区（102）。多孔区（103A）设置在发光区（102）与电气连接到N型区（103）和P型区（101）中的一个的接触件（N接触件131）之间。多孔区（102）将光散射离开接触件（131），这可以改进来自器件的光提取。在一些实施例中，多孔区（103A）是N型半导体材料，诸如GaN或GaP。多孔区（103A）可以连接到包括ITO和/或银区的反射接触件。反射接触件与多孔区的结合可以朝向（多个）主发光表面反射漫射光。

Description

用于创建多孔反射接触件的方法和装置
技术领域
本发明涉及半导体发光器件，诸如包括多孔半导体区的发光二极管。
背景技术
包括发光二极管（LED）、谐振腔发光二极管（RCLED）、垂直腔激光二极管（VCSEL）和边缘发射激光器的半导体发光器件是当前可获得的最高效的光源之一。当前在能够跨可见光谱操作的高亮度发光器件的制造中感兴趣的材料系统包括III-V族半导体，特别是还被称为III氮化物材料的镓、铝、铟和氮的二元、三元和四元合金。典型地，通过借由金属有机化学气相沉积（MOCVD）、分子束外延（MBE）或其它外延技术在蓝宝石、碳化硅、III氮化物或其它合适衬底上外延生长具有不同组成和掺杂剂浓度的半导体层的堆叠来制造III氮化物发光器件。堆叠通常包括在衬底之上形成的掺杂有例如Si的一个或多个n型层、在N型区或层之上形成的有源区中的一个或多个发光层、以及在有源区之上形成的掺杂有例如Mg的一个或多个P型区。电气接触件形成在N和P型区上。通常，N型区沉积在衬底上，然后有源区沉积在N型区上，然后P型区沉积在有源区上。层的顺序可以颠倒使得P型区邻近于衬底，尽管这种实践方式并不常见。
LED是包含许多光学损耗机制的非理想器件，所述光学损耗机制不仅在半导体层内，诸如有源区再吸收和自由载流子吸收，而且在其中高反射性的有效欧姆接触件难以实现的半导体-金属界面处。通过全内反射或波导俘获的光线尤其受到这些机制的影响。
LED将典型地具有作为LED的“顶部”的发光表面。与顶表面相对的表面被描述为LED的“底部”。为了高效的光提取，大面积底部反射器的光学损耗必须最小化。底部反射器在许多LED设计中还是电气接触件，这限制可以用作反射器的材料的选择。此外，高效的LED必须包含某种设计元素以增强光从高折射率半导体堆叠到低折射率封装体中并且然后到空气中的提取。在高折射率材料与低折射率材料之间的平面界面处，仅位于逸出锥内的射线将穿过，更高角度的射线被反射回到芯片中。除非这些更高角度的射线通过散射重定向，否则它们将在芯片内“波导”并且以高概率被吸收。如果半导体堆叠相对于LED宽度足够厚，比方说至少0.3:1的高度与宽度比，则可以通过优化芯片的侧壁角度而将光线引导成通过LED的“顶部”和/或侧面逸出。为了实现“高”透明器件结构，外延层可以生长在透明衬底上或者可替换地它们可以生长在吸收衬底上，吸收衬底被移除并且然后利用半导体到半导体工艺将外延层键合到透明窗口衬底。通过第二方法形成的该设计元素的示例是从Phillips Lumileds Lighting商业可获得的众所周知的截头倒金字塔形（TIP）AlInGaP LED。第二设计元素是顶表面的粗糙化或图案化。撞击非平面界面的半导体中的光线具有较大的逸出几率。同样地，散射回到半导体中的光子具有高重定向概率，这减少波导。第三设计元素是埋入半导体内部的散射层。该层的功能主要是随机化光子方向并且减少波导。由于散射导致一些反射，所以在有源区下方具有散射级（level）是特别有效的。如果散射层可以构建到底部反射器中，则可以特别有效。在该情况下，预期到反射率中的一些改进并且散射效果将限制波导并且增强提取。
多孔半导体是可以并入到半导体堆叠中的有效光学散射层。材料由于空气与半导体之间的大折射率差异以及大界面面积而几乎是无损耗且高度散射的。对于如通过引用并入本文的美国专利No. 8,174,025中所描述的AlInGaP LED，多孔GaP区已经与AuGe接触件组合。但是存在进一步改进这种类型的接触件的需要。
发明内容
依照本发明的实施例，发光器件包括具有设置在N型区与P型区之间的发光区的半导体结构。多孔区设置在发光区与电气连接到N型区和P型区中的一个的接触件之间。多孔区将光散射离开吸收接触件，这可以改进来自器件的光提取。在一些实施例中，多孔区是N型半导体材料，诸如GaN或GaP。
如美国专利No. 8,174,025中所讨论的，当与合金化接触件组合时，多孔层的使用在增强AlInGaP LED的效率方面是有效的。观察到增大的lm/W，但是可能存在控制接触件形成过程中的困难，因为GaP材料的孔隙率使得Au和Ge能够在合金化接触件的创建期间迅速扩散到半导体中。过多的扩散增加来自所并入的Au和Ge的光学损耗，并且不充分的扩散导致来自欠合金化（under-alloyed）接触件的正向电压中的增大。另外，AuGe合金的欠佳反射率要求至少10μm的厚多孔层以充分地减少光学损耗，即多孔层必须具有足够的厚度使得大于90%的光不到达接触件。还可能存在该厚多孔层的电气和热学传导率的小但明显的减小。存在通过避免合金化接触件并且避免诸如AuGe之类的光吸收接触件金属来进一步改进这种类型的接触件的需要。利用非合金化接触件以及更高反射率材料，可以使用薄得多的多孔层并且实现更鲁棒的过程。
半导体接触件可以是诸如氧化铟锡（ITO）或氧化铟锌（IZO）之类的透明导电氧化物，并且高反射率材料可以是银或金。诸如钛或镍之类的粘合促进层可以介于透明导电氧化物与反射金属之间。粘合促进层可以像5nm那样薄。一种所提出的接触件利用氧化铟锡（ITO）区和银区与多孔区的组合以利用更鲁棒的过程流创建更具反射性的接触件。在可替换方案中，钛银区可以与多孔区组合。
已经公开了ITO接触件的使用，即通过引用并入本文的美国专利No. 7985,979。ITO接触件也已经在商业上采用，即Epistar HB-ITO LED。依照本发明的实施例，器件晶片中的前述多孔区可以涂敷有ITO层以形成到半导体的欧姆接触件。观察到的是，利用ITO材料形成欧姆接触件所要求的退火温度和时间不会导致接触件材料到半导体层中的向内扩散和大幅合金化，因此不危害半导体和ITO的透明性。
ITO可以与金属组合以形成具有良好反射性质的欧姆接触件。接触件对于发光区所发射的光可以是反射性的。在一个实施例中，厚多孔区可以用作漫反射器，并且ITO和金属接触件缓解退火期间金属到多孔区中的扩散。在另一实施例中，ITO和金属接触件可以充当反射器，并且稍微更薄的多孔区可以充当散射区。设想到散射与反射率之间的任何合适折衷并且其包括在本发明的范围内。
多孔区可以足够厚以提供散射，在大约3-5um处。ITO/Ag接触件可以针对AlInGaP器件中的N型区制作。类似结构可以用于大面积n-GaN反射、散射接触件。
孔隙率可以通过多孔蚀刻期间的电流密度来控制。较高的电流密度创建更为多孔的结构。在光学上，层越为多孔，散射就越大，并且因而实现给定累积散射所需要的层就越薄。具有8微米厚度的10%多孔（蚀刻掉的体积）可以如仅4微米厚的30%多孔层那样有效。原始非多孔层的折射率是散射能力中的另一因素。多孔层在光学上是非多孔原始材料与空气的混合物，其中散射源自半导体和空气的折射率n之间的差异。给定相等的孔隙率，与GaN（n~2.4）的多孔层相比，诸如GaP（n~3.3）之类的较高折射率材料的多孔层将具有较高散射能力。对于给定应用和孔隙率，GaN的较厚层将是所要求的。多孔层可以被视为具有单个值n，其由原始层的折射率与空气的折射率（n~1）的加权平均造成。多孔层的设计应当考虑诸如原始非多孔半导体、多孔半导体、ITO和Ag之类的材料的最终堆叠的光学效果。例如，组合结构的反射率可以通过选择多孔层的厚度和孔隙率进行优化。
多孔过程可以通过诸如氮化硅之类的电介质层来图案化（限制于某些区域）。由电介质材料覆盖的表面区域将不被做成多孔的。表面不需要是平坦的。在多孔性创建过程之前，结构可以被蚀刻到半导体中或者通过其它手段来创建，诸如在随后移除的非平面衬底上生长。
多孔区典型地通过将电气接触件应用到晶片并且将晶片浸没在具有电偏压的腐蚀浴中而在晶片级创建。在一些情况下，晶片的光照可以用于增强该过程。一般而言，在晶片处理期间，移除生长衬底，半导体可以被蚀刻以显露诸如然后被做成多孔的N型半导体接触件区之类的特定区。利用时间和电流密度来控制厚度和孔隙率以提供充足的光散射而不导致通过多孔区的热学和电气传导中的明显减小。在创建多孔区之后，形成ITO/Ag接触件。还设想到具有P型多孔区和ITO/Ag接触件的版本并且其包括在本发明的范围内。还设想到具有P型多孔区和ITO/Ag接触件的版本并且其包括在本发明的范围内。还设想到具有（多个）图案化多孔区和ITO/Ag接触件的版本并且其包括在本发明的范围内。另一实施例是将InGaN LED结构生长在透明导电块状GaN衬底上，致使P型区的一部分是多孔的，处理ITO/Ag接触件，处理具有图案化n接触件的衬底的背侧，并且然后利用斜面刀片锯切晶体以创建成角侧壁。设想到适合用于块状GaN或SiC生长衬底的类似实施例，其中取代背侧接触件；使用倒装芯片工艺来将两个接触件放置在晶片的外延侧上。侧壁将利用斜面锯切创建。
附图说明
在附图中：
图1a-k示出了创建具有反射接触件的LED的步骤的侧视图；
图2示出使用成形器件的具有反射接触件的LED的侧视图；
图3a-g示出了创建具有反射接触件的LED的步骤的侧视图；
图4a-e示出了创建具有反射接触件的LED的步骤的侧视图；以及
图5示出使用成形器件的具有反射接触件的倒装芯片LED的侧视图。
相同参考标号在不同图中的使用指示类似或相同的元件。
具体实施方式
尽管描述了方形管芯形状，但是设想到任何合适的一个或多个管芯形状并且其包括在本发明的范围内。
尽管示出了具有外延层的衬底，但是设想到利用非外延层（例如无定形层）的其它半导体构造并且其包括在本发明的范围内。尽管示出了具有外延层和衬底的晶片，但是设想到诸如安装或键合到基板的晶片的器件的晶片之类的其它配置并且其包括在本发明的范围内。
尽管示例性实施例示出AlInGaP或InGaN LED，但是设想到任何合适的LED配置并且其包括在本发明的范围内。尽管在以下示例中描述的器件一般包括生长在GaAs衬底上的III磷化物半导体层，但是在一些实施例中可以使用III氮化物半导体层。
尽管在一些情况下示出如所形成的垂直薄膜（VTF）LED，但是设想到其它构造，诸如其中顶部上的P接触件和N接触件二者在器件的一侧（器件的底部）上的非薄膜倒装芯片（FC）或薄膜倒装芯片（TFFC）。在其它实施例中，设想到经修改的垂直薄膜（VTF）器件并且其包括在本发明的范围内。
依照本发明的实施例，半导体发光器件包括反射接触件，其包括反射区和/或散射/反射区，诸如多孔半导体区。反射区将来自LED的底表面的光朝向LED的顶表面重定向。散射/反射区随机化从器件发射的光子的方向。典型地，反射区和散射/反射区的组合充当朝向器件的期望发射表面（诸如器件的顶表面）散射光的漫反射器，其中可以发射从器件提取的大部分光。
散射区包括由诸如GaP或其它III-P层、GaN或GaAs之类的非多孔半导体形成的多孔半导体。多孔区一般是电气和热学传导的。多孔区可以由N型区形成，并且在做成多孔之后，N型多孔区可以转换成P型导电性，或者多孔区可以直接从P型区形成。典型地，多孔区布置为均匀层。如之前所描述的，散射量由多孔区的厚度和孔隙率确定。多孔区一般具有0.4和40微米之间的厚度。多孔区可以具有5%和80%之间的孔隙率并且通常具有20%和40%之间的孔隙率。孔隙率在下端受多孔区散射光的能力限制并且在上端受多孔区的电阻率和机械稳定性限制。如之前描述的，合适的孔隙率可以与半导体的类型、多孔区的厚度以及关于所预期的材料堆叠的光学效果有关。
尽管描述引用材料的“区”，但是可以形成材料的其它更具体的配置，诸如配置成层、层的部分的区。设想到这些区布置中的每一个或者任何其它合适的材料配置并且其包括在本发明的范围内。还可以通过创建不均匀并且然后平滑化成水平（平坦）或被掩蔽以移除层的部分的层来形成层。
图1a-1k示出了用于创建器件的示例性方法。尽管在此示出的方法的步骤可以用于产生AlInGaP VTF器件，但是设想到可以使用该方法构造的任何其它合适的器件类型并且其包括在本发明的范围内。尽管以特定顺序示出过程的步骤，但是设想到其它变型，诸如改变过程中退火发生时的点，并且其包括在本发明的范围内。
图1a是LED晶片100的示例性部分的侧视图。晶片100可以通过在生长衬底104上生长AlInGaP外延层120来创建。外延层120可以包含N型区103与P型区101之间的有源区102。P型区101可以对有源区102所发射的光波长是透明的。
尽管图1a-1k示出N型区103连接到生长衬底104，但是设想到颠倒层的顺序使得P型区连接到衬底的其它配置并且其包括在本发明的范围内。
图1b示出了ITO区110形成在P型区101上之后的晶片100。典型地，ITO区110经由蒸发过程和/或溅射过程形成。优选地，ITO区110对于从有源区102发射的光是透明的。尽管指定ITO，但是设想到任何合适的替换物并且其包括在本发明的范围内。
图1c示出了在ITO区110上创建P接触件金属109之后的晶片100。P接触件金属连同ITO区110一起形成P接触件130。典型地，抗蚀剂被图案化以暴露ITO区110的部分，接着涂覆钛和银（TiAg）并且进行剥离步骤以创建P接触件金属109。P接触件金属109可以形成为薄钛层，其后为较厚的银层。如上文所描述的，钛可以充当粘合层。在可替换方案中，Ti和Ag的合金或者以任何顺序的多个层可以用作P接触件金属109。如上文所描述的，可以将诸如镍之类的其它金属用作粘合层。
P接触件109可以更小以最小化通过P型区101对从有源区102发射的光的阻挡。尽管示出单个P接触件金属109，但是设想到任何合适形状和配置的多个P接触件金属并且其包括在本发明的范围内。对于一些过程流，P接触件金属将经受超过400℃的温度并且诸如银和金（Au）之类的稳定金属是优选的。尽管指定TiAg，但是设想到铬/金（Cr/Au）钛/金（TiAu）或者任何其它合适的组合/合金或金属/有机物组合并且其包括在本发明的范围内。
图1d示出了将载体衬底105附接到P接触件金属109和ITO区110之后的晶片100。典型地，载体衬底105利用高温有机键合材料111进行附接。有机键合材料111对于诸如P接触件金属109之类的非均匀表面特征是宽容的。载体衬底105在晶片100的其余处理期间为外延层120提供刚性。
图1e示出了从外延层120移除生长衬底104之后的晶片100。典型地，通过首先碾磨并且和/或研磨以移除材料块并且然后蚀刻以移除材料的最后部分来移除生长衬底104。
图1f示出了N型区103的部分已经转换成多孔区103A之后的晶片100。设想到将任何量的N型区103转换成包括小部分或全部N型区103的多孔区103A并且其包括在本发明的范围内。N型区103可以在如图1f中所示的层中转换或者在横向区段（未示出）中转换，其中N型区103的一些横向区段保持不被转换。同样地，多孔区103A可以在厚度方面变化使得一些区段是厚的并且其它较薄。
图1g示出了在多孔区103A上形成ITO区106之后的晶片100。典型地，经由蒸发过程和/或溅射过程来形成ITO区106。尽管指定ITO，但是设想到任何合适的替换物并且其包括在本发明的范围内。
图1h示出了在ITO区106上创建N接触件金属107以完成N接触件131的形成之后的晶片100。图案化的N接触件金属可以通过从ITO区106的某个部分移除光致抗蚀剂，接着涂覆TiAg以及进行剥离步骤而形成。尽管指定TiAg，但是设想到TiAu、CrAu或任何其它合适的组合/合金或金属/有机物组合并且其包括在本发明的范围内。107可以形成在一些或全部ITO区106之上。设想到由绕过ITO区106的多个区、横向区段和部分形成的N接触件金属并且其包括在本发明的范围内。如上文关于P接触件130所描述的，Ti可以形成为粘合层。在可替换方案中，Ti和Ag的合金或者以任何顺序的多个层可以用作P接触件金属109。
图1i示出匹配衬底108键合到N接触件金属107之后的晶片100。匹配衬底108可以是铝硅（AlSi）或锗（Ge）衬底。典型地，匹配衬底108金属键合到N接触件金属107。Au-Au热压键合或者Pd-In共晶键合是与有机键合材料111的温度限制兼容的两个可能的方法。匹配衬底108提供结构支撑并且与生长衬底104和/或外延层120的热膨胀匹配。
图1j示出了移除载体衬底105并且对接触件进行退火之后的晶片100。载体衬底105可以通过使载体衬底105到P接触件金属109和ITO区110的临时键合断裂而移除。临时键合可以是有机的并且通过大约200℃的提升温度而断裂。
退火过程完成两个接触件之间；P接触件金属109，ITO区110和P型区101之间以及N接触件金属107，ITO区106和多孔区103A之间的机械和电气连接。可以使用各种退火方案（recipe），尽管较低温度要求较长退火时间。例如，持续25分钟的400℃退火或者持续一分钟的700℃退火可能足矣。退火温度应当保持在对于所选接触件金属的可接受范围内。此外，退火可以伴随有压力以改进到匹配衬底的键合强度。
图1k示出了粗糙化ITO区106的一些或全部暴露表面之后的晶片100。晶片100可以沿着单分线112A和112B而单分成单独的器件。
在可替换方案中，在ITO区106的所暴露表面上生长粗糙化层。在又一可替换实施例中，图案化光致抗蚀剂以使ITO区106的表面的一些区域被暴露并且通过开口蚀刻ITO区106，甚至向下到达P型区101。同样地在移除ITO区106的部分之后，可以蚀刻或粗糙化P型区101的部分。
图2示出了利用与图1类似的过程流但是具有非垂直侧壁的本发明的实施例。半导体堆叠包括厚N型区以满足为了有效提取的大于0.3比1的高度比宽度的要求。可以使用以下两个方法中的一个或二者来创建AlInGaP结构中的厚N型区：1）使用氢化物过程生长厚N型外延层，或者2）移除生长衬底并且使用半导体晶片键合附接透明晶片，如针对来自Philips Lumileds Lighting的商用AlInGaP LED典型地所实践的。为了增加来自器件的光提取，完成器件的侧壁231A和231B取向在相对于发光表面（即N型区201的较大表面）的法向的一个角度（或多个角度）处。因而，顶表面230的区域范围大于有源区202的区域范围。斜角不需要作为器件高度的函数而是恒定的（如图2中所示），而是可以根据器件高度连续变化以导致部分或整体凹形或凸形侧壁形状。侧壁取向被优化成使得在有源区的平面中所生成的光线在逸出锥内在几次弹跳内到达器件的顶表面或侧表面。
器件的主要光提取表面是顶表面（在其上形成P接触件209的P型区201的顶表面230）以及器件231A，231B的四个侧表面和未在图2中描绘的两个其它表面。其它形状是可能的，包括具有垂直侧壁的矩形体或者具有向内成角的侧壁的截头金字塔形。可以在P型区201的顶部上以及芯片的侧面上添加随机或周期性表面纹理以增加光提取。在一些实施例中，器件的一个或多个侧壁被做成多孔的和/或具有ITO/TiAg反射器以进一步增加来自顶表面230的光输出。设想到柱状器件、具有三个或多于四个侧壁的器件并且其包括在本发明的范围内。图3a-3g和图4a-4e示出了用于创建倒装芯片（FC）器件的示例性方法。尽管在此示出的方法的步骤可以用于产生AlInGaP或InGaN器件，但是设想到可以使用这些方法构造的任何其它合适的器件类型并且其包括在本发明的范围内。
尽管以特定顺序示出过程的步骤，但是设想到其它变型，诸如改变过程中退火发生时的点，并且其包括在本发明的范围内。
图3a-3g示出了AlInGaP LED的晶片的示例性部分。一些图示出了LED晶片的处理，其它示出了应用到已经从晶片单分的一个LED或LED组的处理。要理解到，即便处理的是一个单分后的LED或LED组，LED的其余部分也将类似地被串行或并行处理。
图3a是AlInGaP LED 300的晶片的示例性部分的侧视图。晶片300可以通过在生长衬底304上生长AlInGaP外延层320而创建。外延层320可以包含N型区303和P型区301之间的有源区302。P型区301可以对有源区302所发射的光波长是透明的。
尽管图3a-3g示出了N型区303连接到生长衬底304，但是设想到颠倒层的顺序使得P型区连接到衬底304的其它配置并且其包括在本发明的范围内。
图3b示出了P型区301的一部分已经被转换成多孔区301A，ITO层310已经附接到多孔区401A之后的晶片300。设想到将任何量的P型区301转换成包括小部分或全部P型区301的多孔区301A并且其包括在本发明的范围内。可以在如图1b中所示的层中或者在横向区段（未示出）中转换P型区301，其中P型区301的一些横向区段保持不被转换。同样地多孔区301A可以在厚度方面变化使得一些区段是厚的并且其它较薄。
接下来，在多孔区301A上形成ITO区310。典型地，ITO区310经由蒸发过程和/或溅射过程形成。尽管指定ITO，但是设想到任何合适的替换物并且其包括在本发明的范围内。
图3c示出了在已经通过将P接触件金属309沉积于ITO区310上而完成P接触件330之后的晶片300。典型地，抗蚀剂被图案化以暴露ITO区310的部分，接着涂覆TiAg并且进行剥离步骤以创建P接触件金属309。TiAg接触件可以通过蒸发过程和/或溅射过程形成。尽管指定TiAg，但是设想到任何合适的金属，诸如TiAu TiAu、CrAu或任何其它合适的组合/合金或金属/有机物组合，并且其包括在本发明的范围内。
如上文关于P接触件130所描述的，Ti可以形成为粘合层。在可替换方案中，Ti和Ag的合金或者以任何顺序的多个层可以用作P接触件金属309。
图3d示出了部分的P接触件金属309、ITO区310、多孔区301A、P型区301和有源区302被回蚀刻以暴露用于附接N接触件316的N型区303的部分之后的晶片300。在一些实施例中，N型区303的部分也可以被蚀刻，从而创建到N型区303中的凹陷。蚀刻可以形成晶片300的P接触件金属ITO区310、多孔区301A、P型区301和有源区302的材料中的空隙。空隙可以采取沟槽、通孔或任何其它合适形状的形式。
在蚀刻之后，可以形成N接触件316。N接触件316可以形成为ITO和TiAg的组合。典型地，图案化抗蚀剂以暴露N型区303的部分，并且经由蒸发过程和/或溅射过程形成ITO。尽管指定ITO，但是设想到任何合适的替换物并且其包括在本发明的范围内。在沉积ITO之后，图案化抗蚀剂以暴露ITO的部分，接着涂覆TiAg并且进行剥离步骤以创建N接触件316。尽管指定TiAg，但是设想到TiAu、CrAu或者任何其它合适的组合/合金或金属/有机物组合并且其包括在本发明的范围内。
如上文关于P接触件130所描述的，Ti可以形成为粘合层。在可替换方案中，Ti和Ag的合金或者以任何顺序的多个层可以用于形成N接触件416。
接下来，将P接触件金属309退火到P型区301。退火过程完成两个接触件之间；P接触件金属309，ITO区310和P型区301之间的机械和电气连接。退火过程还可以将N接触件316退火到N型区303。典型地，退火要求持续20分钟将晶片的温度提升至400℃。
图3e示出了已经从晶片300单分的LED 300A。典型地，在单分之前通过磨料和化学处理的组合从晶片300移除304。在一些实施例中，保留生长衬底的部分304A。生长衬底的部分304A可以是若干微米厚的层。生长衬底的部分304A可以用于电流扩散以及N接触件形成。对于诸如GaAs之类的非透明生长衬底，晶片的背侧可以利用抗蚀剂进行图案化并且生长衬底层304被蚀刻掉以创建用于N接触件形成的电流迹线和垫的网络。在该情况下，用于N接触件的通孔的蚀刻将延伸到层304A。
接下来或者并行地，形成具有金属接触件313A和313B的基板314。金属接触件313A和313B分别对应于N接触件316和P接触件金属309。金属接触件313A和313B可以连接到包含于基板314内和/或其上的电路、组件或通孔，所述基板314包括在基板314的相对侧上的垫。
图3f示出了包括电气和/或机械连接到基板314的LED 300A的经安装的LED 300B。在将LED 300A连接到基板314之后，LED 300A和基板314之间的一些或全部空隙“下填充”有材料315，如本领域中所已知的。为了清楚起见，仅示出基本上围绕N接触件316的下填料。然而，典型的下填料将用于基本上填充LED 300A与基板314之间的所有空隙，包括靠近P接触件金属309的空隙。
图3g示出了在移除生长衬底的部分304A并且粗糙化N型区303的表面之后的经安装的LED 300B。在一个可替换方案中，生长衬底的小部分304A未被移除，在另一可替换方案中，生长衬底的小部分304A被移除，但是N型区303的表面未被粗糙化。典型地，移除生长衬底的部分304A中的大部分，在许多情况下移除90%或更多。
图4a-4e示出了InGaN LED的晶片的示例性部分。一些图示出了LED晶片的处理，其它示出了应用到已经从晶片单分的一个LED或LED组的处理。要理解到，即便所处理的是一个单分后的LED或LED组，LED的其余部分也将被类似地串行或并行处理。
图4a是InGaN LED 400的晶片的示例性部分的侧视图。晶片400可以通过在生长衬底404上生长InGaN外延层420来创建。外延层420可以包含N型区403与P型区401之间的有源区402。P型区401可以对有源区402所发射的光波长是透明的。
尽管图4a-4e示出了N型区403连接到生长衬底404，但是设想到颠倒层的顺序使得P型区连接到衬底404的其它配置并且其包括在本发明的范围内。
图4b示出了P型区401的部分已经转换成多孔区401A并且P接触件430已经附接到多孔区401A之后的晶片400。设想到将任何量的P型区401转换成包括小部分或全部P型区401的多孔区401A并且其包括在本发明的范围内。可以在如图1b中所示的层中或者在横向区段（未示出）中转换P型区401，其中P型区401的一些横向区段保持未被转换。同样地多孔区401A可以在厚度方面变化使得一些区段是厚的并且其它较薄。
接下来，在多孔区401A上形成ITO区410。典型地，ITO区410经由蒸发过程和/或溅射过程形成。尽管指定ITO，但是设想到任何合适的替换物并且其包括在本发明的范围内。
接下来，在ITO区410上创建P接触件金属409以完成P接触件430的形成。典型地，图案化抗蚀剂以暴露ITO区410的部分，接着涂覆钛和银（TiAg）并且进行剥离步骤以创建P接触件金属409。TiAg接触件可以通过蒸发过程和/或溅射过程形成。尽管指定TiAg，但是设想到任何合适的金属，诸如TiAu、CrAu或者任何其它合适的组合/合金或金属/有机物组合，并且其包括在本发明的范围内。
如上文关于P接触件130所描述的，Ti可以形成为粘合层。在可替换方案中，Ti和Ag的合金或者以任何顺序的多个层可以用作P接触件金属109。
在已经创建P接触件金属409之后，将P接触件金属409退火到P型区401。退火过程完成两个接触件之间；P接触件金属409，ITO区410和P型区401之间的机械和电气连接。退火过程还可以将N接触件416退火到N型区403。典型地，退火要求持续20分钟将晶片的温度提升至大约400℃。
图4c示出了部分的P接触件金属409、ITO区410、多孔区401A、P型区401和有源区402被回蚀刻以暴露用于附接N接触件416的N型区403的部分之后的晶片400。典型地，还可以蚀刻N型区403的部分，从而创建到N型区403中的凹陷。蚀刻可以形成晶片400的P接触件金属409、ITO区410、多孔区4301A、P型区401和有源区402的材料中的空隙。空隙的部分可以形成在N型区403的部分中。空隙可以采取沟槽、通孔或任何其它合适形状的形式。
在蚀刻N接触件416之后，可以形成N接触件416。典型地，接触件金属为铝（Al）并且经由蒸发过程和/或溅射过程形成。尽管指定Al，但是设想到TiAg或任何其它合适的组合/合金或金属/有机物组合并且其包括在本发明的范围内。典型地，图案化抗蚀剂连同剥离步骤一起创建N接触件416。如上文关于P接触件130所描述的，Ti可以形成为粘合层。在可替换方案中，Ti和Ag的合金或者以任何顺序的多个层可以用作P接触件金属109。
图4d示出了已经从晶片400单分的LED 400A。典型地，在单分之前从晶片400移除生长衬底404的块。典型地，生长衬底404通过首先碾磨并且和/或研磨而被减薄至小于300微米，留下生长衬底的小部分404A。
接下来或者并行地，形成具有金属接触件413A和413B的基板414。金属接触件413A和413B分别对应于N接触件416和P接触件金属409。金属接触件413A和413B可以连接到包含于基板414内和/或其上的电路、组件或通孔，所述基板414包括基板414的相对侧上的垫。
LED 400A然后电气和/或机械连接到基板414以形成经安装的LED 400B。在将LED 400A连接到基板414之后，LED 400A与基板414之间的一些或全部空隙“下填充”有材料415，如本领域中所已知的。为了清楚起见，仅示出基本上围绕N-416的下填料。然而，典型的下填料将用于基本上填充LED 400A与基板414之间的所有空隙，包括靠近P接触件金属409的空隙，如上文关于图3f所描述的那样。
图4e示出了在移除生长衬底的小部分404A并且粗糙化N型区403的表面之后的经安装的LED 400B。在一种可替换方案中，没有移除生长衬底的小部分404A，在另一可替换方案中，移除生长衬底的小部分404A，但是N型区403的表面未被粗糙化。在另一实施例中，外延生长发生在非平面生长衬底上，并且在移除生长衬底之后，生长衬底的表面凹凸保留在403的表面上。
图5示出了具有与图4类似的过程流但是具有非垂直侧壁的本发明的实施例。半导体堆叠包括厚N型区以满足为了有效提取的大于0.3比1的高度比宽度要求。对于InGaN器件，以下两个方法中的一个或二者可以用于创建厚N型区：1）在诸如块状GaN或SiC之类的透明导电n型衬底上生长外延层，2）使用氢化物过程生长厚N型外延层。针对图2所描述的所有其它设计考虑适用于图5中所示的实施例。
尽管图2和5示出了直接连接到接触件的多孔层，但是设想到附接到非垂直侧壁的附加多孔层并且其包括在本发明的范围内。尽管图5示出了以FC配置的具有厚N区的InGaN形芯片，但是设想到VTF形式的器件并且其包括在本发明的范围内。
本领域技术人员在实践所要求保护的发明时，通过研究附图、公开文本和随附权利要求，可以理解和实现对所公开的实施例的其它变型。在权利要求中，词语“包括”不排除其它元件或步骤，并且不定冠词“一”或“一个”不排除多个。在相互不同的从属权利要求中记载某些措施的仅有事实不指示这些措施的组合不能用于获益。权利要求中的任何参考标记不应解释为限制范围。

Claims (33)

1.一种半导体结构，包括：
包括第一半导体区和第二半导体区的多个半导体区，其中一个半导体区为N型区并且另一个半导体区为P型区；
设置在半导体区之间的发光区；
从其发射提取自半导体结构的光的大部分的第一表面；与第一表面相对的第二表面；
电气连接到一个半导体区的第一接触件，第一接触件包括：
　　第一ITO区；以及
　　金属化区；
设置在第一接触件和发光区之间的第一多孔区；以及
电气连接到一个半导体区的第二接触件；
其中第一接触件和第二接触件连接到不同半导体区。
2.权利要求1的器件，其中部分的第一半导体区和发光层被移除以暴露第二半导体区的第三表面，并且第二接触件设置在第三表面上。
3.权利要求1的器件，还包括设置在第一接触件和第二接触件中的一个上的匹配衬底。
4.权利要求1的器件，还包括生长衬底，其中一个半导体区设置在生长衬底上。
5.权利要求4的器件，其中生长衬底是GaN、SiC或蓝宝石中的一个。
6.权利要求1的器件，还包括设置在半导体结构的第一表面的一部分之上的导电材料。
7.权利要求4的器件，其中设置在生长衬底上的半导体区是第一半导体区，并且第一表面是与第二半导体区相对的生长衬底的表面。
8.权利要求7的器件，其中生长衬底是导电GaN，并且第二接触件形成在第一表面上。
9.权利要求13的器件，其中生长衬底被移除，并且透明窗口半导体已经键合到第二区，半导体结构的第一表面与透明窗口半导体的键合界面相对。
10.权利要求1的器件，其中发光区设置在第一表面和第一多孔区之间。
11.权利要求1的器件，其中第一接触件电气连接到P型区，并且第一多孔区设置在P型区与第一接触件之间。
12.权利要求1的器件，其中第一接触件电气连接到N型区，并且第一多孔区设置在N型区与第一接触件之间。
13.权利要求12的器件，还包括电气连接到P型区的第二接触件。
14.权利要求11的器件，还包括电气连接到N型区的第二接触件。
15.权利要求1的器件，所述器件还包括第二接触件，其中第一和第二接触件中的一个设置在半导体结构的第二表面上，并且第一和第二接触件中的另一个设置在半导体结构中所形成的空隙中。
16.权利要求6的器件，其中导电层是第二ITO区。
17.权利要求16的器件，还包括第二接触件，其包括设置在第二ITO区之上的接触件金属。
18.权利要求2的器件，其中生长衬底保持附接到N型区，并且第一表面是与N区相对的生长衬底的表面。
19.权利要求18的器件，其中生长衬底是导电GaN。
20.权利要求1的器件，其中半导体结构的侧表面基本上垂直于半导体结构的第一表面。
21.权利要求1的器件，其中半导体结构的侧表面斜向于半导体结构的第一表面。
22.权利要求1的器件，其中半导体结构的侧表面是第二多孔区的表面。
23.权利要求1的器件，其中金属化区包括银。
24.权利要求1的器件，其中第一多孔区具有0.4和40微米之间的厚度。
25.权利要求1的器件，其中第一ITO区具有200nm和400nm之间的厚度。
26.权利要求1的器件，其中第一多孔区具有5%和80%之间的孔隙率，其中孔隙率是第一多孔区中的空气的体积百分数。
27.权利要求1的器件，其中第一多孔区具有20%和40%之间的孔隙率，其中孔隙率是第一多孔区中的空气的体积百分数。
28.权利要求1的器件，其中第一多孔区包括合成物AlxInyGazAsαP1-α或者InβGa1-βN的半导体合金，其中0≥x, y, z, α≤1且x+y+z=1，其中0≥β≤0.2。
29.一种器件，包括：
具有第一表面的半导体结构，半导体结构包括
设置在N型区和P型区之间的发光区，以及电气连接到N型区和P型区中的一个的第一接触件：
其中：
　　第一接触件包括第一ITO区和金属化区；
　　第一表面的第一部分是第一多孔区的第一表面；
　　第一表面的第二部分是非多孔区的第一表面；
　　第一表面的第二部分是从其发射提取自半导体结构的大部分光的表面；并且
　　第一接触件设置在第一多孔区上。
30.权利要求29的器件，其中发光层的横向范围对应于第一表面的第二部分。
31.权利要求29的器件，其中多孔区为GaN。
32.权利要求29的器件，还包括设置在第一区下方的金属接触件。
33.权利要求1的器件，其中第一多孔区布置成使得在第一接触件的方向上从发光层发射的所有光在撞击第一接触件之前撞击第一多孔区。
CN201480014149.3A 2013-03-13 2014-03-10 用于创建多孔反射接触件的方法和装置 Active CN105009308B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361779410P 2013-03-13 2013-03-13
US61/779410 2013-03-13
PCT/IB2014/059572 WO2014141028A1 (en) 2013-03-13 2014-03-10 Method and apparatus for creating a porous reflective contact

Publications (2)

Publication Number Publication Date
CN105009308A true CN105009308A (zh) 2015-10-28
CN105009308B CN105009308B (zh) 2019-03-29

Family

ID=50390150

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480014149.3A Active CN105009308B (zh) 2013-03-13 2014-03-10 用于创建多孔反射接触件的方法和装置

Country Status (7)

Country Link
US (1) US20150372192A1 (zh)
EP (1) EP2973755B1 (zh)
JP (2) JP2016513882A (zh)
KR (1) KR102284597B1 (zh)
CN (1) CN105009308B (zh)
TW (1) TWI656662B (zh)
WO (1) WO2014141028A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111149224A (zh) * 2017-09-29 2020-05-12 脸谱科技有限责任公司 具有底部n触点的台面形微型发光二极管

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150372192A1 (en) * 2013-03-13 2015-12-24 Koninklijke Philips N.V. Method and apparatus for creating a porus reflective contact
EP2953176A1 (de) * 2014-06-02 2015-12-09 Swarovski Energy GmbH Beleuchtungsvorrichtung
US10529820B2 (en) * 2014-07-15 2020-01-07 Bae Systems Information And Electronic Systems Integration Inc. Method for gallium nitride on diamond semiconductor wafer production
TWI753106B (zh) * 2017-02-16 2022-01-21 韓商Ｌｇ伊諾特股份有限公司 半導體裝置
US10566267B2 (en) * 2017-10-05 2020-02-18 Texas Instruments Incorporated Die attach surface copper layer with protective layer for microelectronic devices
US10418510B1 (en) 2017-12-22 2019-09-17 Facebook Technologies, Llc Mesa shaped micro light emitting diode with electroless plated N-contact
DE102018111324A1 (de) * 2018-05-11 2019-11-14 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US11444216B2 (en) * 2019-07-15 2022-09-13 Slt Technologies, Inc. Power photodiode structures, methods of making, and methods of use
US11569398B2 (en) 2019-07-15 2023-01-31 SLT Technologies, Inc Power photodiode structures and devices
US11575055B2 (en) 2019-07-15 2023-02-07 SLT Technologies, Inc Methods for coupling of optical fibers to a power photodiode
US20220285584A1 (en) * 2021-03-08 2022-09-08 Applied Materials, Inc. Indium-gallium-nitride light emitting diodes with light reflecting mirrors

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050161696A1 (en) * 2004-01-28 2005-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device and method for fabricating the same
CN101378100A (zh) * 2007-08-29 2009-03-04 台达电子工业股份有限公司 发光二极管装置及其制造方法
CN101510580A (zh) * 2009-03-05 2009-08-19 鹤山丽得电子实业有限公司 一种具有电流阻挡层的发光二极管
CN101752471A (zh) * 2008-12-05 2010-06-23 晶元光电股份有限公司 光电元件
CN101467268B (zh) * 2006-06-09 2012-02-29 飞利浦拉米尔德斯照明设备有限责任公司 包括多孔层的半导体发光器件及其制造方法
WO2012176369A1 (ja) * 2011-06-24 2012-12-27 パナソニック株式会社 窒化ガリウム系半導体発光素子、光源および凹凸構造形成方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3950801B2 (ja) * 2003-01-31 2007-08-01 信越半導体株式会社 発光素子及び発光素子の製造方法
WO2005069388A1 (ja) * 2004-01-20 2005-07-28 Nichia Corporation 半導体発光素子
JP2005244201A (ja) * 2004-01-28 2005-09-08 Matsushita Electric Ind Co Ltd 半導体発光素子及びその製造方法
JP4635458B2 (ja) * 2004-03-11 2011-02-23 日亜化学工業株式会社 半導体発光素子
US7615798B2 (en) * 2004-03-29 2009-11-10 Nichia Corporation Semiconductor light emitting device having an electrode made of a conductive oxide
JP2007266571A (ja) * 2006-02-28 2007-10-11 Mitsubishi Cable Ind Ltd Ｌｅｄチップ、その製造方法および発光装置
CN101395728B (zh) * 2006-03-10 2011-04-13 松下电工株式会社 发光元件及其制造方法
JP5347219B2 (ja) * 2006-10-25 2013-11-20 日亜化学工業株式会社 半導体発光素子
JP2009094107A (ja) * 2007-10-03 2009-04-30 Mitsubishi Chemicals Corp ＧａＮ系ＬＥＤ素子用の電極、および、それを用いたＧａＮ系ＬＥＤ素子
JP2009094108A (ja) * 2007-10-03 2009-04-30 Mitsubishi Chemicals Corp ＧａＮ系ＬＥＤ素子の製造方法
US7985979B2 (en) 2007-12-19 2011-07-26 Koninklijke Philips Electronics, N.V. Semiconductor light emitting device with light extraction structures
KR20100003321A (ko) * 2008-06-24 2010-01-08 삼성전자주식회사 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및발광 장치의 제조 방법
US10147843B2 (en) * 2008-07-24 2018-12-04 Lumileds Llc Semiconductor light emitting device including a window layer and a light-directing structure
KR101004310B1 (ko) * 2008-07-25 2010-12-28 고려대학교 산학협력단 광추출 효율이 향상된 발광 소자 및 그 제조 방법
JP2010062493A (ja) * 2008-09-08 2010-03-18 Stanley Electric Co Ltd 半導体発光素子および半導体発光素子の製造方法
JP2010225945A (ja) * 2009-03-24 2010-10-07 Toshiba Corp 発光素子及びその製造方法
US8450767B2 (en) * 2009-05-08 2013-05-28 Epistar Corporation Light-emitting device
JP5434343B2 (ja) * 2009-07-31 2014-03-05 豊田合成株式会社 Ｉｔｏ電極の形成方法、半導体素子のｉｔｏ電極及びｉｔｏ電極を備えた半導体素子
JP5466479B2 (ja) * 2009-10-27 2014-04-09 スタンレー電気株式会社 半導体素子の製造方法
JP2011096935A (ja) * 2009-10-30 2011-05-12 Fujifilm Corp エピタキシャルウエハ、エピタキシャルウエハの製造方法、発光素子ウエハ、発光素子ウエハの製造方法、及び発光素子
KR101038923B1 (ko) * 2010-02-02 2011-06-03 전북대학교산학협력단 개선된 발광 효율을 갖는 발광 다이오드 및 이의 제조방법
JP5211121B2 (ja) * 2010-08-06 2013-06-12 株式会社東芝 半導体発光素子の製造方法
WO2012067075A1 (ja) * 2010-11-15 2012-05-24 日本電気株式会社 光素子
JP2012119585A (ja) * 2010-12-02 2012-06-21 Showa Denko Kk 発光ダイオード、発光ダイオードランプ及び照明装置
KR101861997B1 (ko) * 2011-10-31 2018-05-29 엘지이노텍 주식회사 발광소자 및 발광소자 제조방법
JP5661660B2 (ja) * 2012-02-07 2015-01-28 株式会社東芝 半導体発光素子
US9209356B2 (en) * 2012-06-08 2015-12-08 Epistar Corporation Light-emitting element including a light-emitting stack with an uneven upper surface
US20150372192A1 (en) * 2013-03-13 2015-12-24 Koninklijke Philips N.V. Method and apparatus for creating a porus reflective contact

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050161696A1 (en) * 2004-01-28 2005-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device and method for fabricating the same
CN101467268B (zh) * 2006-06-09 2012-02-29 飞利浦拉米尔德斯照明设备有限责任公司 包括多孔层的半导体发光器件及其制造方法
CN101378100A (zh) * 2007-08-29 2009-03-04 台达电子工业股份有限公司 发光二极管装置及其制造方法
CN101752471A (zh) * 2008-12-05 2010-06-23 晶元光电股份有限公司 光电元件
CN101510580A (zh) * 2009-03-05 2009-08-19 鹤山丽得电子实业有限公司 一种具有电流阻挡层的发光二极管
WO2012176369A1 (ja) * 2011-06-24 2012-12-27 パナソニック株式会社 窒化ガリウム系半導体発光素子、光源および凹凸構造形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111149224A (zh) * 2017-09-29 2020-05-12 脸谱科技有限责任公司 具有底部n触点的台面形微型发光二极管

Also Published As

Publication number Publication date
KR20150128945A (ko) 2015-11-18
US20150372192A1 (en) 2015-12-24
TWI656662B (zh) 2019-04-11
JP2016513882A (ja) 2016-05-16
KR102284597B1 (ko) 2021-08-04
EP2973755A1 (en) 2016-01-20
TW201501359A (zh) 2015-01-01
EP2973755B1 (en) 2018-12-05
WO2014141028A1 (en) 2014-09-18
JP2019204981A (ja) 2019-11-28
CN105009308B (zh) 2019-03-29
JP6942767B2 (ja) 2021-09-29

Similar Documents

Publication Publication Date Title
CN105009308B (zh) 用于创建多孔反射接触件的方法和装置
KR102606543B1 (ko) 발광 디바이스
CN103828073B (zh) 发光二极管及制造该发光二极管的方法
US8674375B2 (en) Roughened high refractive index layer/LED for high light extraction
US7888694B2 (en) Nitride-based semiconductor light emitting device with light extraction layer formed within
CN101872824A (zh) 侧面具有双反射层的氮化镓基倒装发光二极管及其制备方法
US20060289883A1 (en) Light emitting device having protrusion and recess structure and method of manufacturing same
JP2006108698A (ja) フリップチップ発光デバイス用のコンタクト及び全方向反射ミラー
WO2011030789A1 (ja) 発光装置
TWI816970B (zh) 發光元件及其製造方法
JP2015509663A (ja) 高効率発光ダイオード、及びその製造方法
JP2006128659A (ja) 窒化物系半導体発光素子及びその製造方法
JP2011171327A (ja) 発光素子およびその製造方法、並びに発光装置
CN102130252B (zh) 发光二极管及其制造方法
JP2009032958A (ja) 発光素子及び照明装置
US20140138729A1 (en) High efficiency light emitting diode
TWI786503B (zh) 發光元件及其製造方法
CN100461471C (zh) 高亮度的发光元件及其制造方法
CN219321369U (zh) 一种微型发光元件
TW202310444A (zh) 發光元件及其製造方法
TWI600181B (zh) 發光裝置及其製造方法
CN111971806A (zh) 用于将贵金属连接到氧化物的光学透明粘合层
CN117410414A (zh) 光电半导体元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20180402

Address after: Holland Schiphol

Applicant after: LUMILEDS HOLDING B.V.

Address before: Holland Ian Deho Finn

Applicant before: Koninkl Philips Electronics NV

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant