JP2016513882A - 多孔質の反射性コンタクトを作製する方法及び装置 - Google Patents

多孔質の反射性コンタクトを作製する方法及び装置 Download PDF

Info

Publication number
JP2016513882A
JP2016513882A JP2015562462A JP2015562462A JP2016513882A JP 2016513882 A JP2016513882 A JP 2016513882A JP 2015562462 A JP2015562462 A JP 2015562462A JP 2015562462 A JP2015562462 A JP 2015562462A JP 2016513882 A JP2016513882 A JP 2016513882A
Authority
JP
Japan
Prior art keywords
region
contact
semiconductor
porous
type region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2015562462A
Other languages
English (en)
Inventor
エドワード エプラー,ジョン
エドワード エプラー,ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV filed Critical Koninklijke Philips NV
Publication of JP2016513882A publication Critical patent/JP2016513882A/ja
Priority to JP2019162659A priority Critical patent/JP6942767B2/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

発光デバイスは、N型領域(103)とP型領域(101)との間に配置された発光領域(102)を有する半導体構造を含む。N型領域(103)及びP型領域(101)の一方に電気的に接続されたコンタクト(Nコンタクト131)と発光領域(102)との間に、多孔質領域(103A)が配置される。多孔質領域(103A)は、コンタクト(131)から遠ざかるように光を散乱し、それによりデバイスからの光取り出しが向上され得る。一部の実施形態において、多孔質領域(103A)は、例えばGaN又はGaPなどのN型半導体材料である。多孔質領域(103A)は、ITO及び/又は銀の領域を有する反射性コンタクトに接続され得る。反射性コンタクトは多孔質領域とともに、主たる発光面に向けて拡散光を反射し得る。

Description

本発明は、多孔質半導体領域を含む例えば発光ダイオードなどの半導体発光デバイスに関する。
現在利用可能な最も効率的な光源の中に、発光ダイオード(LED)、共振器型(resonant cavity)発光ダイオード(RCLED)、垂直共振器面発光レーザ(VCSEL)及び端面発光レーザを含む半導体発光デバイスがある。可視スペクトルで動作可能な高輝度発光デバイスの製造において現在関心ある材料系は、III−V族半導体、特に、III族窒化物材料とも呼ばれる、ガリウム、アルミニウム、インジウム、及び窒素の二元、三元、及び四元合金を含む。典型的に、III族窒化物発光デバイスは、有機金属化学気相成長法(MOCVD)、分子線エピタキシー(MBE)又はその他のエピタキシャル技術により、サファイア、炭化シリコン(シリコンカーバイド)、III族窒化物若しくは複合材の基板、又はその他の好適な基板の上に、異なる組成及びドーパント濃度の複数の半導体層のスタック(積層体)をエピタキシャル成長することによって製造される。スタックは、しばしば、基板上に形成された、例えばSiでドープされた1つ以上のn型層と、該1つ以上のN型領域又は層上に形成された活性領域内の1つ以上の発光層と、活性領域上に形成された、例えばMgでドープされた1つ以上のP型領域とを含んでいる。これらN型領域及びP型領域の上に、電気コンタクトが形成される。しばしば、基板上にN型領域が堆積され、次いで、N型領域上に活性領域が堆積され、次いで、活性領域上にP型領域が堆積される。これらの層の順序は、P型領域が基板に隣接するように逆にされることがあるが、その実践は一般的ではない。
LEDは、例えば活性領域での再吸収及び自由キャリア吸収など半導体層の中での光損失機構と、高度に反射性の実効的なオーミックコンタクトを実現することが難しい半導体−金属界面での光損失機構との双方を含んだ、理想的とはいえないデバイスである。全反射又は導波によってトラップされる光線が、これらの機構によって特に影響される。
LEDは典型的に、発光面を当該LEDの“トップ(頂面)”として有することになる。頂面の反対側の表面は、LEDの“ボトム(底面)”として記述される。効率的な光取り出しのためには、大面積のボトムリフレクタの光損失が最小化されなければならない。多くのLED設計におけるボトムリフレクタは電気コンタクトでもあり、このことが、反射器として使用され得る材料の選択を制限している。また、効率的なLEDは、高屈折率の半導体スタックから低屈折率の封止材への、そして空気への、光の取り出しを促進するための何らかの設計要素を含まなければならない。高屈折率材料と低屈折率材料との間の平面状の境界面においては、エスケープコーン(脱出円錐)内にある光線のみが通り抜けることになり、より大きい角度の光線は反射されてチップ内に戻される。より大きい角度のこれら光線が散乱によって向け直されない限り、それらはチップ内で“導波”して高い確率で吸収されることになる。半導体スタックがLED幅に対して十分に厚い場合、例えば、高さ:幅で少なくとも0.3:1の比である場合、チップの側壁角度を最適化することによって、光線はLEDの“トップ”及び/又はサイド(側面)を通って出て行くように導かれ得る。“トール(高背)”透明デバイス構造を達成するために、透明基板上にエピタキシャル層が成長され、あるいはそれに代えて、吸収性の基板上にエピタキシャル層が成長され、該基板が除去され、その後、半導体間(semiconductor-to-semiconductor)プロセスを用いてエピタキシャル層が透明な窓基板に接合され得る。この第2の方法によって形成される設計要素の一例は、フィリップス・ルミレッズ・ライティング社から市販されている周知の切頂反転ピラミッド(truncated inverted pyramid;TIP)型AlInGaP LEDである。第2の設計要素は、頂面の粗面化又はパターニングである。非平面の境界面に突き当たる半導体内の光線は、より大きい脱出チャンスを有する。また、散乱されて半導体内に戻される光子は高い確率で向きを変えられ、それにより導波が抑制される。第3の設計要素は、半導体の内部に埋め込まれる散乱層である。この層の機能は、主として、光子の向きをランダム化して導波を抑制することである。散乱は幾らかの反射をもたらすので、活性領域の下方に散乱階層を持つことが特に効果的である。散乱層がボトムリフレクタ内に構築され得る場合、それは特に効果的となり得る。その場合、反射率における幾らかの向上が期待され、散乱効果が導波を制限して取り出しを高めることになる。
多孔質(ポーラス)半導体は、半導体スタックに組み込まれ得る実効的な散乱層である。その材料は、空気と半導体との間の大きい屈折率差及び大きい界面面積により、ほぼ無損失であり且つ高度に散乱性である。多孔質GaP領域は、米国特許第8174025号(特許文献1)に記載されているように、AlInGaP LEDのAuGeコンタクトと組み合わされてきた。なお、この文献をここに援用する。しかしながら、この種のコンタクトを更に改善する必要がある。
米国特許第8174025号明細書
本発明の実施形態によれば、発光デバイスは、N型領域とP型領域との間に配置された発光領域を有する半導体構造を含む。N型領域及びP型領域の一方に電気的に接続されたコンタクトと発光領域との間に、多孔質領域が配置される。多孔質領域は、吸収性のコンタクトから遠ざかるように光を散乱し、それによりデバイスからの光取り出しが向上され得る。一部の実施形態において、多孔質領域は、例えばGaN又はGaPなどのN型半導体材料である。
米国特許第8174025号(特許文献1)にて議論されているように、多孔質層の使用は、合金化されたコンタクトと組み合わされるとき、AlInGaP LEDの効率を高めるのに効果的である。増大されたlm/Wが観察されているが、GaP材料の多孔性は、合金化されたコンタクトの作製中に半導体材料内へのAu及びGeの迅速な拡散を可能にするので、コンタクト形成プロセスを制御する上での難しさが存在し得る。過大な拡散は、組み込まれたAu及びGeから光損失を増大させ、不十分な拡散は、不十分に合金化されたコンタクトから順電圧の上昇をもたらす。また、AuGe合金の乏しい反射率は、光損失を十分に低減するために少なくとも10μmという厚い多孔質層を必要とし、すなわち、多孔質層は、光の90%超がコンタクトに到達しないように十分な厚さのものでなければならない。また、この厚い多孔質層の電気的及び熱的な伝導率の、小さいながらも有意な低下が存在し得る。合金化コンタクトを回避し、且つ例えばAuGeなどの光吸収性のコンタクトメタルを回避することによって、このタイプのコンタクトを更に改善する必要がある。非合金化コンタクト、及びより高い反射率の材料を用いることで、遥かに薄い多孔質層を使用することができ、よりロバストなプロセスが実現される。
半導体コンタクトは、例えばインジウム錫酸化物(ITO)又はインジウム亜鉛酸化物(IZO)などの透明導電性酸化物とすることができ、高反射率材料は、銀又は金とし得る。透明導電性酸化物と反射性金属との間に、例えばチタン又はニッケルなどからなる密着性促進層が置かれ得る。密着性促進層は、5nmほどの薄さをし得る。1つの提案に係るコンタクトは、よりロバストなプロセスフローを用いて、より反射性のコンタクトを作製するために、インジウム錫酸化物(ITO)領域及び銀領域を多孔質領域と組み合わせて使用する。他の例では、チタン銀領域が多孔質領域と組み合わされ得る。
ITOコンタクトの使用は、米国特許第7985979号に開示されており、それをここに援用する。ITOコンタクトはまた、Epistar社のHB−ITO LEDでも商業的に使用されている。本発明の一実施形態によれば、デバイスウェハ内の上述の多孔質領域が、半導体へのオーミックコンタクトを形成するようにITO層で被覆され得る。観察されたことには、ITO材料でオーミックコンタクトを形成するのに必要なアニールの温度及び時間は、実質的な合金化及び半導体層へのコンタクト材料の内方拡散をもたらさず、故に、半導体及びITOの透明性が損なわれない。
良好な反射特性を有するオーミックコンタクトを形成するために、ITOがメタルと組み合わされ得る。このコンタクトは、発光領域によって放出される光に対して反射性であり得る。一実施形態において、厚い多孔質領域が拡散(ディフューズ)リフレクタとして使用され、ITO及びメタルのコンタクトが、アニール中の多孔質領域へのメタルの拡散を軽減する。他の一実施形態において、ITO及びメタルのコンタクトがリフレクタとして機能し、幾分薄めの多孔質領域が散乱領域として機能し得る。散乱と反射との間の如何なる好適なトレードオフも企図され、本発明の範囲に含まれる。
多孔質領域は、約3−5μmにて、散乱を供するのに十分な厚みであり得る。ITO/Agコンタクトが、AlInGaPデバイスのN型領域に作られ得る。類似の構造が、大面積のn−GaN反射・散乱コンタクトに使用され得る。
気孔率は、ポーラスエッチング中の電流密度によって制御され得る。電流密度が高いほど、いっそう多孔性の構造を作り出す。光学的に、いっそう多孔性の層ほど散乱が大きく、故に、所与の累積的な散乱を達成するのに必要な層が薄くなる。8ミクロン厚さで10%の気孔率(エッチング除去される体積)は、ほんの4ミクロン厚さで30%の気孔率の層と同等に効果的であり得る。元々の非多孔質層の屈折率は、散乱能における別のファクタである。多孔質層は光学的に、非多孔質の原材料と空気との混合物であり、半導体と空気との間の屈折率nの差に由来して散乱性を有する。等しい気孔率を仮定すると、例えばGaP(n〜3.3)などの、より高屈折率の材料の多孔質層は、GaN(n〜2.4)の多孔質層よりも高い散乱能を持つことになる。所与の用途及び気孔率のために、GaNではいっそう厚い層が必要とされることになる。多孔質層は、元々の層の屈折率と空気の屈折率(n〜1)との加重平均から得られる単一のnの値を持つと見なされてもよい。多孔質層の設計は、例えば元々の非多孔質半導体、多孔質半導体、ITO、及びAgなどの材料からなる最終的なスタックの光学効果を考慮すべきである。例えば、この組み合わせ構造の反射率が、多孔質層の厚さ及び気孔率を選定することによって最適化され得る。
多孔質プロセスは、例えば窒化シリコンなどの誘電体層によってパターン化(特定のエリアに制限)され得る。誘電体材料によって覆われる表面のエリアは多孔質にされない。表面は平坦である必要はない。多孔性を作り出すプロセスに先立ち、或る構造が、半導体内にエッチングされ、あるいは、例えばその後に除去される非平面基板上での成長など、その他の手段によって作り出され得る。
多孔質領域は典型的に、ウェハに電気コンタクトを設け、電気的なバイアスを有する腐食性薬品槽内にウェハを浸すことによって、ウェハレベルで作製される。一部の例において、このプロセスを促進するために、ウェハを照明することが用いられてもよい。一般に、ウェハ処理において、成長基板が除去され、例えばN型半導体コンタクト領域などの特定の領域を見せるように半導体がエッチングされ、そして、該領域が多孔質にされる。厚さ及び気孔率は、多孔質領域中での熱的及び電気的な伝導の有意な低下を生じさせることなく、十分な光散乱を提供するよう、時間及び電流密度で制御される。多孔質領域の作製後、ITO/Agコンタクトが形成される。P型多孔質領域とITO/Agとを用いる変形例も企図され、本発明の範囲に含まれる。パターン形成された多孔質領域とITO/Agコンタクトとを用いる変形例も企図され、本発明の範囲に含まれる。他の一実施形態は、InGaN LED構造を透明導電性バルクGaN基板上に成長させ、P型領域の一部を多孔質にし、ITO/Agコンタクトを処理し、パターニングされたnコンタクトを備える基板の裏面を処理し、そして、角度付けられた側壁を作り出すように斜角ブレードで結晶をソーイングするものである。裏面コンタクトに代えて、フリップチッププロセスを用いて双方のコンタクトをウェハのエピタキシャル面に置くという、バルクGaN又はSiC成長基板に好適な同様の実施形態も企図される。側壁は斜角ソーイング作製される。
反射性コンタクトを有するLEDを作製する工程を示す側面図である。 反射性コンタクトを有するLEDを作製する工程を示す側面図である。 反射性コンタクトを有するLEDを作製する工程を示す側面図である。 反射性コンタクトを有するLEDを作製する工程を示す側面図である。 反射性コンタクトを有するLEDを作製する工程を示す側面図である。 反射性コンタクトを有するLEDを作製する工程を示す側面図である。 反射性コンタクトを有するLEDを作製する工程を示す側面図である。 反射性コンタクトを有するLEDを作製する工程を示す側面図である。 反射性コンタクトを有するLEDを作製する工程を示す側面図である。 反射性コンタクトを有するLEDを作製する工程を示す側面図である。 反射性コンタクトを有するLEDを作製する工程を示す側面図である。 整形されたデバイスを用いた反射性コンタクトを有するLEDを示す側面図である。 反射性コンタクトを有するLEDを作製する工程を示す側面図である。 反射性コンタクトを有するLEDを作製する工程を示す側面図である。 反射性コンタクトを有するLEDを作製する工程を示す側面図である。 反射性コンタクトを有するLEDを作製する工程を示す側面図である。 反射性コンタクトを有するLEDを作製する工程を示す側面図である。 反射性コンタクトを有するLEDを作製する工程を示す側面図である。 反射性コンタクトを有するLEDを作製する工程を示す側面図である。 反射性コンタクトを有するLEDを作製する工程を示す側面図である。 反射性コンタクトを有するLEDを作製する工程を示す側面図である。 反射性コンタクトを有するLEDを作製する工程を示す側面図である。 反射性コンタクトを有するLEDを作製する工程を示す側面図である。 反射性コンタクトを有するLEDを作製する工程を示す側面図である。 整形されたデバイスを用いた反射性コンタクトを有するフリップチップLEDを示す側面図である。 相異なる図における同じ参照符号の使用は、同様又は同一の要素を指し示す。
正方形のダイ形状が記述されるが、如何なる好適な1つ以上のダイ形状も企図され、本発明の範囲に含まれる。
エピタキシャル層を有する基板が示されるが、例えばアモルファス層といった非エピタキシャル層を使用する他の半導体構成も企図され、本発明の範囲に含まれる。エピタキシャル層と基板とを有するウェハが示されるが、例えばサブマウントのウェハにマウントあるいは接合されたデバイスのウェハなどの他の構成も企図され、本発明の範囲に含まれる。
例示の実施形態はAlInGaP又はInGaNのLEDを示すが、如何なる好適なLED構成も企図され、本発明の範囲に含まれる。以下の例にて記述されるデバイスは概して、GaAs基板上に成長されたIII族リン化物半導体層を含んでいるが、一部の実施形態において、III族窒化物半導体層が使用されてもよい。
一部の例では、縦型薄膜(vertical thin film:VTF)LEDが形成されるとして示されるが、例えば、Pコンタクト及びNコンタクトの双方がデバイスの片面(デバイスの底面)にある薄膜フリップチップ(TFFC)又は非薄膜のフリップチップ(FC)などの、他の構成が使用されてもよい。他の実施形態において、変更された縦型薄膜(VTF)デバイスが企図され、本発明の範囲に含まれる。
本発明の実施形態によれば、半導体発光デバイスは、例えば多孔質半導体領域などの反射領域及び/又は散乱/反射領域を含んだ反射性コンタクトを含む。反射領域は、LEDの底面からの光をLEDの頂面の方に向け直す。散乱/反射領域は、デバイスから放射される光子の向きをランダム化する。典型的に、反射領域と散乱/反射領域との組み合わせが、例えばデバイスの頂面などのデバイスの所望の放射面に向けて光を散乱する拡散リフレクタとして作用し、この所望の放射面でデバイスから取り出される光の大部分が放射され得る。
散乱領域は、例えばGaP若しくはその他のIII−P層、GaN、又はGaAsなどの非多孔質半導体から形成された多孔質半導体を有する。多孔質領域は概して電気的及び熱的に伝導性である。多孔質領域は、N型領域から形成されて、多孔質にされた後にそのN型多孔質領域がP型導電性に転換されてもよいし、あるいは、多孔質領域は直接的にP型領域から形成されてもよい。典型的に、多孔質領域は、一様な層として構成される。先述のように、散乱の量は、多孔質領域の厚さと気孔率とによって決定される。多孔質領域は概して、0.4ミクロンと40ミクロンとの間の厚さを有する。多孔質領域は、5%と80%との間の気孔率を有することができ、しばしば、20%と40%との間の気孔率を有する。気孔率は、下限で、多孔質領域が光を散乱できることで制限され、上限で、多孔質領域の抵抗率及び機械的安定性によって制限される。先述のように、好適な気孔率は、半導体の種類、多孔質領域の厚さ、及び見込まれる材料スタックに関する光学効果に関係し得る。
ここでの記述は材料の“領域”、材料を参照するが、例えば層内に構成される領域や、層の一部などの、その他のいっそう特定的な構成が形成されてもよい。これらの領域の構成又はその他の好適な材料構成の各々が企図され、本発明の範囲に含まれる。層はまた、平坦でない層を作製することによって形成されて、その後に、平ら(フラット)になるように平滑化されたり、あるいは層の一部を除去するようにマスクされたりしてもよい。
図1a−1kは、デバイスを作製する例示的な方法を示している。ここに示される方法の工程はAlInGaPのVTFデバイスを作り出すために使用され得るが、この方法を用いて構築され得るその他の好適なデバイスタイプも企図され、本発明の範囲に含まれる。このプロセスの工程は特定の順序で示されるが、例えばプロセス内でアニールを行う時点を変更するなど、その他の変形も企図され、本発明の範囲に含まれる。
図1aは、LEDのウェハ100の例示的な一部の側面図である。ウェハ100は、成長基板104上にAlInGaPエピタキシャル層120を成長させることによって作製され得る。エピタキシャル層120は、N型領域103とP型領域101との間に活性領域102を含み得る。P型領域101は、活性領域102によって放出される光の波長に対して透明であり得る。
図1a−1kは、成長基板104に接続されたN型領域103を示しているが、P型領域が基板に接続されるように層の順序を逆にした他の構成も企図され、本発明の範囲に含まれる。
図1bは、P型領域101上にITO領域110が形成された後のウェハ100を示している。典型的に、ITO領域110は、蒸着プロセス及び/又はスパッタリングプロセスによって形成される。好ましくは、ITO領域110は、活性領域102から放出される光に対して透明である。ITOが特定されているが、好適な代替物も企図され、本発明の範囲に含まれる。
図1cは、ITO領域110上にPコンタクトメタル109が作製された後のウェハ100を示している。Pコンタクトメタル109は、ITO領域110とともに、Pコンタクト130を形成する。典型的に、ITO領域110の一部を露出させるようにレジストがパターニングされ、続いて、Pコンタクトメタル109を作り出すようにチタン及び銀(TiAg)の被膜・リフトオフ工程が行われる。Pコンタクトメタル109は、より厚い銀の層に続かれた薄いチタンの層として形成され得る。上述のように、チタンは接着層として作用し得る。他の例では、Pコンタクトメタル109として、Ti及びAgの合金又は何らかの順序の複数層が用いられてもよい。上述のように、例えばニッケルなどの他の金属が接着層として使用されてもよい。
Pコンタクト109は、P型領域101を通って活性領域102から放射された光を遮ることを最小化するよう、より小さくされ得る。単一のPコンタクトメタル109が示されているが、如何なる好適な形状及び構成の複数のPコンタクトメタルも企図され、本発明の範囲に含まれる。一部のプロセスフローでは、Pコンタクトメタルは400℃を超える温度に晒されることになり、例えば銀及び金(Au)などの安定な金属が好ましい。TiAgが特定されているが、クロム/金(Cr/Au)チタン/金(TiAu)若しくはその他の好適な組み合わせ/合金、又はメタル/有機物の組み合わせも企図され、本発明の範囲に含まれる。
図1dは、Pコンタクトメタル109とITO領域110とにキャリア基板105を取り付けた後のウェハ100を示している。典型的に、キャリア基板105は、高温有機接合材料111で取り付けられる。有機接合材料111は、例えばPコンタクトメタル109などの平坦でない表面フィーチャを許容する。キャリア基板105は、ウェハ100の残りの処理においてエピタキシャル層120に剛性を提供する。
図1eは、エピタキシャル層120からの成長基板104の除去後のウェハ100を示している。典型的に、成長基板104は、先ず研削及び/又はラッピングしてその材料の大部分を除去し、次いで、エッチングしてその材料の最後の部分を除去することによって除去される。
図1fは、N型領域103の一部が多孔質領域103Aへと変質された後のウェハ100を示している。任意量のN型領域103をN型領域の小さい部分又は全てを含む多孔質領域103Aへと変質させることも企図され、本発明の範囲に含まれる。N型領域103は、図1fに示されるように1つの層にて変質されることができ、あるいは、N型領域103の一部の横方向区画が変質されないままとして複数の横方向区画にて変質されてもよい(図示せず)。同様に、多孔質領域103Aは、一部の区画が厚くてその他がより薄いように、厚さにおいて変化していてもよい。
図1gは、多孔質領域103A上にITO領域106が形成された後のウェハ100を示している。典型的に、ITO領域106は、蒸着プロセス及び/又はスパッタリングプロセスによって形成される。ITOが特定されているが、好適な代替物も企図され、本発明の範囲に含まれる。
図1hは、ITO領域106上にNコンタクトメタル107が作製されてNコンタクト131の形成が完了された後のウェハ100を示している。ITO領域106の一部からフォトレジストを除去し、続いてTiAgの被膜・リフトオフ工程を行うことによって、パターニングされたNコンタクトメタルが形成されてもよい。TiAgが特定されているが、TiAu、CrAu若しくはその他の好適な組み合わせ/合金、又はメタル/有機物の組み合わせも企図され、本発明の範囲に含まれる。Nコンタクトメタル107は、ITO領域106の一部又は全てを覆って形成され得る。複数の領域、横方向区画、及びITO領域106を迂回する部分、で形成されるNコンタクトメタルも企図され、本発明の範囲に含まれる。Pコンタクト130に関して上述したように、Tiは接着層として形成され得る。他の例では、Nコンタクトメタル107として、Ti及びAgの合金又は何らかの順序の複数層が用いられてもよい。
図1iは、Nコンタクトメタル107に整合(マッチト)基板108が接合された後のウェハ100を示している。整合基板108は、アルミニウムシリコン(AlSi)又はゲルマニウム(Ge)の基板とし得る。典型的に、整合基板108は、Nコンタクトメタル107に接合される金属である。Au−Au熱圧着接合又はPd−In共晶接合は、有機接合材料111の温度制限に適合する2つの取り得る方法である。整合基板108は、構造的な支持を提供するとともに、成長基板104及び/又はエピタキシャル層120の熱膨張をマッチングする。
図1jは、キャリア基板105の除去及びコンタクトのアニールの後のウェハ100を示している。キャリア基板105は、Pコンタクトメタル109及びITO領域110へのキャリア基板105の一時的な結合を破断することによって除去され得る。この一時的な結合は、有機によるものであり、およそ200℃という上昇された温度によって断たれ得る。
アニールプロセスは、Pコンタクトメタル109、ITO領域110とP型領域101との間、及びNコンタクトメタル109、ITO領域106と多孔質領域103Aとの間、の双方のコンタクト間の機械的及び電気的な接続を完成させる。様々なアニールレシピが使用され得るが、温度が低いほど、長いアニール時間を必要とする。例えば、25分間の400℃アニール、又は1分間の700℃アニールで十分であり得る。アニール温度は、選択されたコンタクトメタルにとって許容可能な範囲内に保たれるべきである。さらに、整合基板への結合の強さを向上させるために、アニールは圧力を伴ってもよい。
図1kは、ITO領域110の露出された表面の一部又は全てを粗面化した後のウェハ100を示している。ウェハ100は、個片化ライン112A及び112Bに沿って、個々のデバイスへと個片化され得る。
他の例において、粗面化された層が、ITO領域110の露出表面上に成長される。更なる他の実施形態において、ITO領域110の表面のうちの一部のエリアを露出されたままにするようにフォトレジストがパターニングされ、開口を介して、ITO領域110が更に下方にP型領域101までエッチングされる。同様に、ITO領域110の一部を除去した後に、P型領域101の部分がエッチングあるいは粗面化されてもよい。
図2は、図1と同様のプロセスフローを用いるが、垂直ではない側壁を持つ本発明の一実施形態を示している。この半導体スタックは、効果的な取り出しのための0.3:1より大きい高さ:幅要求を満足するよう、厚いN型領域を含んでいる。AlInGaP構造内に厚いN型領域を作り出すために、以下の2つの方法のうちの一方又は双方が用いられ得る:1)水酸化物プロセスを用いて厚いN型エピタキシャル層を成長させる、又は2)フィリップス・ルミレッズ・ライティング社からの市販のAlInGaP LEDで典型的に実施されるように、成長基板を除去し、半導体ウェハボンディングを用いて透明ウェハを取り付ける。デバイスからの光の取り出しを増大させるため、完成されたデバイスの側壁231A及び231Bが、発光面、すなわち、P型領域201の大きい方の表面の法線に対して或る角度(又は複数の角度)に向けられる。故に、頂面230の面積広がりが、活性領域202のそれより大きい。その傾斜角度は、(図2に示されるように)デバイス高さの関数として一定である必要はなく、部分的あるいは全体的の何れかで凹面状又は凸面状の側壁形状をもたらすようにデバイス高さに従って連続的に変化してもよい。側壁の向きは、活性領域の面内で生成された光線が、数回の跳ね返り以内で、デバイスの頂面又は側面でエスケープコーンの範囲内に落ち着くように最適化される。
デバイスの主な光取り出し表面は、Pコンタクト209が上に形成されるP型領域201の頂面230である頂面と、デバイスの4つの側面(231A、231B、及び図2には描かれていない2つのその他の表面)である。垂直な側壁を有する矩形立体、又は内側に向けて角度付けられた側壁を有する切頂角錐を含め、その他の形状も可能である。P型領域201の頂部上及びチップの側面上のランダム又は周期的な表面テクスチャ加工が追加されて、光取り出しが高められ得る。一部の実施形態において、頂面230からの光出力を更に増大させるよう、デバイスの1つ以上の側壁が、多孔質にされ、且つ/或いはITO/TiAgリフレクタを有する。円筒状のデバイスや、3つ又は5つ以上の側壁を有するデバイスも企図され、本発明の範囲に含まれる。
図3a−3g、及び図4a−4eは、フリップチップ(FC)デバイスを作製する例示的な方法を示している。ここに示される方法の工程はAlInGaP又はInGaNのデバイスを作り出すために使用され得るが、これらの方法を用いて構築され得るその他の好適なデバイスタイプも企図され、本発明の範囲に含まれる。
このプロセスの工程は特定の順序で示されるが、例えばプロセス内でアニールを行う時点を変更するなど、その他の変形も企図され、本発明の範囲に含まれる。
図3a−3gは、AlInGaP LEDのウェハの例示的な一部を示している。これらの図の一部は、LEDのウェハの処理を示し、他の一部は、ウェハから個片化された1つのLED又は一群のLEDに適用される処理を示す。理解されることには、1つの個片化されたLED又は複数のLEDのグループが処理されているが、残りのLEDも順次に又は並行して同様に処理されることになる。
図3aは、AlInGaP LEDのウェハ300の例示的な一部の側面図である。ウェハ300は、成長基板304上にAlInGaPエピタキシャル層320を成長させることによって作製され得る。エピタキシャル層320は、N型領域303とP型領域301との間に活性領域302を含み得る。P型領域301は、活性領域302によって放出される光の波長に対して透明であり得る。
図3a−3gは、成長基板304に接続されたN型領域303を示しているが、P型領域が基板304に接続されるように層の順序を逆にした他の構成も企図され、本発明の範囲に含まれる。
図3bは、P型領域301の一部が多孔質領域301Aへと変質され且つ多孔質領域301AにITO層310が付着された後のウェハ300を示している。任意量のP型領域301をP型領域301の小さい部分又は全てを含む多孔質領域301Aへと変質させることも企図され、本発明の範囲に含まれる。P型領域301は、図1bに示されるように1つの層にて変質されることができ、あるいは、P型領域301の一部の横方向区画が変質されないままとして複数の横方向区画にて変質されてもよい(図示せず)。同様に、多孔質領域301Aは、一部の区画が厚くてその他がより薄いように、厚さにおいて変化していてもよい。
次に、多孔質領域301A上にITO領域310が形成される。典型的に、ITO領域310は、蒸着プロセス及び/又はスパッタリングプロセスによって形成される。ITOが特定されているが、好適な代替物も企図され、本発明の範囲に含まれる。
図3cは、ITO領域310上のPコンタクトメタル309の堆積によってPコンタクト330が完成された後のウェハ300を示している。典型的に、ITO領域310の一部を露出させるようにレジストがパターニングされ、続いて、Pコンタクトメタル309を作り出すようにTiAgの被膜・リフトオフ工程が行われる。TiAgコンタクトは、蒸着プロセス及び/又はスパッタリングプロセスによって形成され得る。TiAgが特定されているが、TiAu、CrAu若しくはその他の好適な組み合わせ/合金などの好適なメタル、又はメタル/有機物の組み合わせも企図され、本発明の範囲に含まれる。
Pコンタクト130に関して上述したように、Tiは接着層として形成され得る。他の例では、Pコンタクトメタル309として、Ti及びAgの合金又は何らかの順序の複数層が用いられてもよい。
図3dは、Pコンタクトメタル309、ITO領域310、多孔質領域301A、P型領域301、及び活性領域302の一部がエッチバックされて、Nコンタクト316の付着のためにN型領域303の一部が露出された後の、ウェハ300を示している。一部の実施形態において、N型領域303の一部もエッチングされて、N型領域303内への窪みが作り出されてもよい。エッチングは、ウェハ300のPコンタクトメタル309、ITO領域310、多孔質領域301A、P型領域301、及び活性領域302の材料内に空隙を形成し得る。空隙は、トレンチ、ビア、又はその他の好適形状の形態を取り得る。
エッチング後、Nコンタクト316が形成され得る。Nコンタクト316は、ITOとTiAgとの組み合わせとして形成され得る。典型的に、N型領域303の一部を露出させるようにレジストがパターニングされ、ITOが蒸着プロセス及び/又はスパッタリングプロセスによって形成される。ITOが特定されているが、好適な代替物も企図され、本発明の範囲に含まれる。ITOの堆積後、ITOの一部を露出させるようにレジストがパターニングされ、続いて、Nコンタクト316を作り出すようにTiAgの被膜・リフトオフ工程が行われる。TiAgが特定されているが、TiAu、CrAu若しくはその他の好適な組み合わせ/合金、又はメタル/有機物の組み合わせも企図され、本発明の範囲に含まれる。
Pコンタクト130に関して上述したように、Tiは接着層として形成され得る。他の例では、Nコンタクト316として、Ti及びAgの合金又は何らかの順序の複数層が用いられてもよい。
次に、Pコンタクトメタル309がP型領域301にアニールされる。このアニールプロセスは、Pコンタクトメタル309、ITO領域310とP型領域301との間の、双方のコンタクト間の機械的及び電気的な接続を完成させる。このアニールプロセスはまた、Nコンタクト316をN型領域303にアニールし得る。典型的に、アニールすることは、20分間ウェハの温度を400℃まで上昇させることを必要とする。
図3eは、ウェハ300から個片化されたLED300Aを示している。典型的に、個片化に先立ち、研磨処理及び化学処理の組み合わせによって成長基板304がウェハ300から除去される。一部の実施形態においては、成長基板の一部304Aが保持される。成長基板の部分304Aは、数ミクロン厚さの層とし得る。成長基板の部分304Aは、電流のスプレッディング(拡散)及びNコンタクト形成のために使用され得る。例えばGaAsなど、透明ではない成長基板の場合、ウェハの裏面がレジストでパターニングされてもよく、そして、Nコンタクト形成のための電流配線及びパッドのネットワークを作り出すように成長基板層304がエッチング除去される。その場合、Nコンタクト用のビアのエッチングは層304Aまで延在し得る。
次に、あるいは並行して、メタルコンタクト313A及び313Bを備えたサブマウント314が形成される。メタルコンタクト313A及び313Bは、それぞれ、Nコンタクト316及びPコンタクトメタル309に対応する。メタルコンタクト313A及び313Bは、サブマウント314の反対側のパッドを含めサブマウント314の中及び/又は上に含まれる回路、コンポーネント又はビアに接続され得る。
図3fは、サブマウント314に電気的且つ/或いは機械的に接続されたLED300Aを含んだ、マウントされたLED300Bを示している。LED300Aをサブマウント314に接続した後、LED300Aとサブマウント314との間の空隙の一部又は全てが、技術的に知られているような材料315で“アンダーフィル”される。明瞭さのため、アンダーフィルは、Nコンタクト316を実質的に取り囲むように示されるのみである。しかしながら、典型的なアンダーフィルは、Pコンタクトメタル309付近の空隙を含め、LED300Aとサブマウント314との間の全ての空隙を実質的に充填するように使用される。
図3gは、成長基板の部分304Aの除去及びN型領域303の表面の粗面化の後の、マウントされたLED300Bを示している。1つの代替例において、成長基板の小さい部分304Aは除去されず、他の一代替例において、成長基板の小さい部分304Aは除去されるが、N型領域303の表面は粗面化されない。典型的に、成長基板の部分304Aのうちの大部分が除去され、多くの場合、90%以上が除去される。
図4a−4eは、InGaN LEDのウェハの例示的な一部を示している。これらの図の一部は、LEDのウェハの処理を示し、他の一部は、ウェハから個片化された1つのLED又は一群のLEDに適用される処理を示す。理解されることには、1つの個片化されたLED又は複数のLEDのグループが処理されているが、残りのLEDも順次に又は並行して同様に処理されることになる。
図4aは、InGaN LEDのウェハ400の例示的な一部の側面図である。ウェハ400は、成長基板404上にInGaNエピタキシャル層420を成長させることによって作製され得る。エピタキシャル層420は、N型領域403とP型領域401との間に活性領域402を含み得る。P型領域401は、活性領域402によって放出される光の波長に対して透明であり得る。
図4a−4eは、成長基板404に接続されたN型領域403を示しているが、P型領域が基板404に接続されるように層の順序を逆にした他の構成も企図され、本発明の範囲に含まれる。
図4bは、P型領域401の一部が多孔質領域401Aへと変質され且つ多孔質領域401AにPコンタクト430が付着された後のウェハ400を示している。任意量のP型領域401をP型領域401の小さい部分又は全てを含む多孔質領域401Aへと変質させることも企図され、本発明の範囲に含まれる。P型領域401は、図1bに示されるように1つの層にて変質されることができ、あるいは、P型領域401の一部の横方向区画が変質されないままとして複数の横方向区画にて変質されてもよい(図示せず)。同様に、多孔質領域401Aは、一部の区画が厚くてその他がより薄いように、厚さにおいて変化していてもよい。
次に、多孔質領域401A上にITO領域410が形成される。典型的に、ITO領域410は、蒸着プロセス及び/又はスパッタリングプロセスによって形成される。ITOが特定されているが、好適な代替物も企図され、本発明の範囲に含まれる。
次に、ITO領域410上にPコンタクトメタル409が作製されて、Pコンタクト430の形成が完了される。典型的に、ITO領域410の一部を露出させるようにレジストがパターニングされ、続いて、Pコンタクトメタル409を作り出すようにチタン及び銀(TiAg)の被膜・リフトオフ工程が行われる。TiAgコンタクトは、蒸着プロセス及び/又はスパッタリングプロセスによって形成され得る。TiAgが特定されているが、例えばTiAu、CrAu若しくはその他の好適な組み合わせ/合金などの好適なメタル、又はメタル/有機物の組み合わせも企図され、本発明の範囲に含まれる。
Pコンタクト130に関して上述したように、Tiは接着層として形成され得る。他の例では、Pコンタクトメタル409として、Ti及びAgの合金又は何らかの順序の複数層が用いられてもよい。
Pコンタクトメタル409が作製された後、Pコンタクトメタル409がP型領域401にアニールされる。このアニールプロセスは、Pコンタクトメタル409、ITO領域410とP型領域401との間の、双方のコンタクト間の機械的及び電気的な接続を完成させる。このアニールプロセスはまた、Nコンタクト416をN型領域403にアニールし得る。典型的に、アニールすることは、20分間ウェハの温度をおよそ400℃まで上昇させることを必要とする。
図4cは、Pコンタクトメタル409、ITO領域410、多孔質領域401A、P型領域401、及び活性領域402の一部がエッチバックされて、Nコンタクト416の付着のためにN型領域403の一部が露出された後の、ウェハ400を示している。典型的に、N型領域403の一部もエッチングされて、N型領域403内への窪みが作り出され得る。エッチングは、ウェハ400のPコンタクトメタル409、ITO領域410、多孔質領域401A、P型領域401、及び活性領域402の材料内に空隙を形成し得る。空隙の一部は、N型領域403の部分内に形成され得る。空隙は、トレンチ、ビア、又はその他の好適形状の形態を取り得る。
エッチング後、Nコンタクト416が形成され得る。典型的に、このコンタクトメタルはアルミニウム(Al)であり、蒸着プロセス及び/又はスパッタリングプロセスによって形成される。Alが特定されているが、TiAg若しくはその他の好適な組み合わせ/合金、又は金属/有機物の組み合わせも企図され、本発明の範囲に含まれる。典型的に、レジストがパターニングされ、それとともにリフトオフ工程が行われて、Nコンタクト416が作製される。Pコンタクト130に関して上述したように、Tiは接着層として形成され得る。他の例では、Pコンタクト109として、Ti及びAgの合金又は何らかの順序の複数層が用いられてもよい。
図4dは、ウェハ400から個片化されたLED400Aを示している。典型的に、個片化に先立ち、成長基板404の大部分がウェハ400から除去される。典型的に、成長基板404は、先ず研磨し、そして且つ/或いはラッピングして、成長基板の小さい部分404Aを残すことによって、300ミクロン未満まで薄化される。
次に、あるいは並行して、メタルコンタクト413A及び413Bを備えたサブマウント414が形成される。メタルコンタクト413A及び413Bは、それぞれ、Nコンタクト416及びPコンタクトメタル409に対応する。メタルコンタクト413A及び413Bは、サブマウント414の反対側のパッドを含めサブマウント414の中及び/又は上に含まれる回路、コンポーネント又はビアに接続され得る。
そして、LED400Aが、サブマウント414に電気的且つ/或いは機械的に接続されて、マウントされたLED400Bが形成される。LED400Aをサブマウント414に接続した後、LED400Aとサブマウント414との間の空隙の一部又は全てが、技術的に知られているような材料415で“アンダーフィル”される。明瞭さのため、アンダーフィルは、Nコンタクト416を実質的に取り囲むように示されるのみである。しかしながら、典型的なアンダーフィルは、図3fに関して上述したように、Pコンタクトメタル409付近の空隙を含め、LED400Aとサブマウント414との間の全ての空隙を実質的に充填するように使用される。
図4eは、成長基板の小さい部分404Aの除去及びN型領域403の表面の粗面化の後の、マウントされたLED400Bを示している。1つの代替例において、成長基板の小さい部分404Aは除去されず、他の一代替例において、成長基板の小さい部分404Aは除去されるが、N型領域403の表面は粗面化されない。他の一実施形態において、平坦でない成長基板上でエピタキシャル成長が行われ、成長基板の除去後に、成長基板の表面起伏が403の表面に残る。
図5は、図4と同様のプロセスフローを用いるが、垂直ではない側壁を持つ本発明の一実施形態を示している。この半導体スタックは、効果的な取り出しのための0.3:1より大きい高さ:幅要求を満足するよう、厚いN型領域を含んでいる。InGaNデバイスでは、厚いN型領域を作り出すために、以下の2つの方法のうちの一方又は双方が用いられ得る:1)例えばバルクGaN又はSiCなどの透明な導電性n型基板上にエピタキシャル層を成長させる、又は2)水酸化物プロセスを用いて厚いN型エピタキシャル層を成長させる。図2に関して説明したその他の設計検討の全てが、図5に示した実施形態にも当てはまる。
図2及び5は、コンタクトに直接的に接続された多孔質層を示しているが、垂直でない側壁に付着された更なる多孔質層も企図され、本発明の範囲に含まれる。図5は、FC構成にて厚いN領域を有するInGaNの整形されたチップを示しているが、VTF形態のデバイスも企図され、本発明の範囲に含まれる。
開示の実施形態へのその他の変形が、図面、本開示及び添付の請求項の検討から、請求項に係る発明を実施する当業者によって理解されて実現され得る。請求項において、用語“有する”はその他の要素又はステップを排除するものではなく、不定冠詞“a”又は“an”は複数であることを排除するものではない。複数の特定の手段が互いに異なる従属請求項に記載されているという単なる事実は、それらの手段の組み合わせが有利に使用され得ないということを指し示すものではない。請求項中の如何なる参照符号も、範囲を限定するものとして解されるべきでない。

Claims (33)

  1. 半導体構造であり、
    複数の半導体領域であり、第1の半導体領域及び第2の半導体領域を有し、前記半導体領域の一方はN型領域であり、前記半導体領域の他方はP型領域である、複数の半導体領域と、
    前記半導体領域の間に配置された発光領域と、
    当該半導体構造から取り出される光のうちの相当部分が放出される第1の表面と、
    前記第1の表面の反対側の第2の表面と、
    を有する半導体構造と、
    前記半導体領域のうちの1つに電気的に接続された第1のコンタクトであり、
    第1のITO領域、及び
    メタル領域
    を有する第1のコンタクトと、
    前記第1のコンタクトと前記発光領域との間に配置された第1の多孔質領域と、
    前記半導体領域のうちの1つに電気的に接続された第2のコンタクトと
    を有し、
    前記第1のコンタクトと前記第2のコンタクトとが、相異なる半導体領域に接続されている、
    デバイス。
  2. 前記第1の半導体領域と前記発光領域との一部が、前記第2の半導体領域の第3の表面を露出させるように除去されており、該第3の表面上に前記第2のコンタクトが配置されている、請求項1に記載のデバイス。
  3. 前記第1のコンタクト及び前記第2のコンタクトの一方上に配置された整合基板、を更に有する請求項1に記載のデバイス。
  4. 当該デバイスは更に成長基板を有し、該成長基板上に前記半導体領域のうちの1つが配置されている、請求項1に記載のデバイス。
  5. 前記成長基板は、GaN、SiC、又はサファイアのうちの1つである、請求項4に記載のデバイス。
  6. 前記半導体構造の前記第1の表面の一部の上に配置された導電層、を更に有する請求項1に記載のデバイス。
  7. 前記成長基板上に配置された前記半導体領域は、前記第1の半導体領域であり、前記第1の表面は、前記第2の半導体領域とは反対側の前記成長基板の表面である、請求項4に記載のデバイス。
  8. 前記成長基板は、導電性のGaNであり、前記第2のコンタクトは前記第1の表面上に形成されている、請求項7に記載のデバイス。
  9. 成長基板が除去されており、透明ウィンドウ半導体が前記第2の半導体領域に接合されており、前記半導体構造の前記第1の表面は、前記透明ウィンドウ半導体の、前記接合された境界面の反対側である、請求項1に記載のデバイス。
  10. 前記発光領域は、前記第1の表面と前記第1の多孔質領域との間に配置されている、請求項1に記載のデバイス。
  11. 前記第1のコンタクトは、前記P型領域に電気的に接続されており、前記第1の多孔質領域は、前記P型領域と前記第1のコンタクトとの間に配置されている、請求項1に記載のデバイス。
  12. 前記第1のコンタクトは、前記N型領域に電気的に接続されており、前記第1の多孔質領域は、前記N型領域と前記第1のコンタクトとの間に配置されている、請求項1に記載のデバイス。
  13. 前記P型領域に電気的に接続された第2のコンタクト、を更に有する請求項12に記載のデバイス。
  14. 前記N型領域に電気的に接続された第2のコンタクト、を更に有する請求項11に記載のデバイス。
  15. 当該デバイスは更に第2のコンタクトを有し、前記第1及び第2のコンタクトの一方は、前記半導体構造の第2の表面上に配置され、前記第1及び第2のコンタクトの他方は、前記半導体構造内に形成された空隙の中に配置されている、請求項1に記載のデバイス。
  16. 前記導電層は第2のITO領域である、請求項6に記載のデバイス。
  17. 前記第2のITO領域の上に配置されたコンタクトメタルを有する第2のコンタクト、を更に有する請求項16に記載のデバイス。
  18. 成長基板が、前記N型領域に付着して残存しており、前記第1の表面は、前記N型領域とは反対側の前記成長基板の表面である、請求項2に記載のデバイス。
  19. 前記成長基板は導電性のGaNである、請求項18に記載のデバイス。
  20. 前記半導体構造の側面が、前記半導体構造の前記第1の表面に対して実質的に垂直である、請求項1に記載のデバイス。
  21. 前記半導体構造の側面が、前記半導体構造の前記第1の表面に対して傾斜している、請求項1に記載のデバイス。
  22. 前記半導体構造の側面が、第2の多孔質領域の表面である、請求項1に記載のデバイス。
  23. 前記メタル領域は銀を有する、請求項1に記載のデバイス。
  24. 前記第1の多孔質領域は、0.4ミクロンと40ミクロンとの間の厚さを有する、請求項1に記載のデバイス。
  25. 前記第1のITO領域は、200nmと400nmとの間の厚さを有する、請求項1に記載のデバイス。
  26. 前記第1の多孔質領域は、5%と80%との間の気孔率を有し、前記気孔率は、第1の多孔質領域における空気の体積百分率である、請求項1に記載のデバイス。
  27. 前記第1の多孔質領域は、20%と40%との間の気孔率を有し、前記気孔率は、第1の多孔質領域における空気の体積百分率である、請求項1に記載のデバイス。
  28. 前記第1の多孔質領域は、0≦x,y,z、α≦1、且つx+y+z=1であるAlInGaAsα1−α、又は0≦β≦0.2であるInβGa1−βNなる組成の半導電性合金を有する、請求項1に記載のデバイス。
  29. 第1の表面を有する半導体構造、を有するデバイスであって、
    前記半導体構造は、N型領域とP型領域との間に配置された発光領域と、前記N型領域及び前記P型領域のうちの一方に電気的に接続された第1のコンタクトとを有し、
    前記第1のコンタクトは、第1のITO領域とメタル領域とを有し、
    前記第1の表面の第1の部分が、第1の多孔質領域の第1の表面であり、
    前記第1の表面の第2の部分が、非多孔質領域の第1の表面であり、
    前記第1の表面の前記第2の部分は、前記半導体構造から取り出される光のうちの大部分が放出される表面であり、且つ
    前記第1のコンタクトは、前記第1の多孔質領域上に配置されている、
    デバイス。
  30. 前記発光領域の横方向の広がりが、前記第1の表面の前記第2の部分に対応する、請求項29に記載のデバイス。
  31. 前記多孔質領域はGaNである、請求項29に記載のデバイス。
  32. 前記第1の領域の下方に配置されたメタルコンタクトを更に有する請求項29に記載のデバイス。
  33. 前記第1の多孔質領域は、前記発光領域から前記第1のコンタクトの方向に放射される全ての光が、前記第1のコンタクトに突き当たる前に前記第1の多孔質領域に突き当たるように配置されている、請求項1に記載のデバイス。
JP2015562462A 2013-03-13 2014-03-10 多孔質の反射性コンタクトを作製する方法及び装置 Ceased JP2016513882A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019162659A JP6942767B2 (ja) 2013-03-13 2019-09-06 多孔質の反射性コンタクトを有するデバイス

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361779410P 2013-03-13 2013-03-13
US61/779,410 2013-03-13
PCT/IB2014/059572 WO2014141028A1 (en) 2013-03-13 2014-03-10 Method and apparatus for creating a porous reflective contact

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019162659A Division JP6942767B2 (ja) 2013-03-13 2019-09-06 多孔質の反射性コンタクトを有するデバイス

Publications (1)

Publication Number Publication Date
JP2016513882A true JP2016513882A (ja) 2016-05-16

Family

ID=50390150

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015562462A Ceased JP2016513882A (ja) 2013-03-13 2014-03-10 多孔質の反射性コンタクトを作製する方法及び装置
JP2019162659A Active JP6942767B2 (ja) 2013-03-13 2019-09-06 多孔質の反射性コンタクトを有するデバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019162659A Active JP6942767B2 (ja) 2013-03-13 2019-09-06 多孔質の反射性コンタクトを有するデバイス

Country Status (7)

Country Link
US (1) US20150372192A1 (ja)
EP (1) EP2973755B1 (ja)
JP (2) JP2016513882A (ja)
KR (1) KR102284597B1 (ja)
CN (1) CN105009308B (ja)
TW (1) TWI656662B (ja)
WO (1) WO2014141028A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019204981A (ja) * 2013-03-13 2019-11-28 ルミレッズ ホールディング ベーフェー 多孔質の反射性コンタクトを有するデバイス

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2953176A1 (de) * 2014-06-02 2015-12-09 Swarovski Energy GmbH Beleuchtungsvorrichtung
US10529820B2 (en) * 2014-07-15 2020-01-07 Bae Systems Information And Electronic Systems Integration Inc. Method for gallium nitride on diamond semiconductor wafer production
TWI753106B (zh) * 2017-02-16 2022-01-21 韓商Lg伊諾特股份有限公司 半導體裝置
US10020422B1 (en) * 2017-09-29 2018-07-10 Oculus Vr, Llc Mesa shaped micro light emitting diode with bottom N-contact
US10566267B2 (en) * 2017-10-05 2020-02-18 Texas Instruments Incorporated Die attach surface copper layer with protective layer for microelectronic devices
US10418510B1 (en) 2017-12-22 2019-09-17 Facebook Technologies, Llc Mesa shaped micro light emitting diode with electroless plated N-contact
DE102018111324A1 (de) 2018-05-11 2019-11-14 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US11569398B2 (en) 2019-07-15 2023-01-31 SLT Technologies, Inc Power photodiode structures and devices
US11575055B2 (en) 2019-07-15 2023-02-07 SLT Technologies, Inc Methods for coupling of optical fibers to a power photodiode
WO2021011705A1 (en) * 2019-07-15 2021-01-21 Slt Technologies, Inc. Power photodiode structures, methods of making, and methods of use
US20220285584A1 (en) * 2021-03-08 2022-09-08 Applied Materials, Inc. Indium-gallium-nitride light emitting diodes with light reflecting mirrors

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235509A (ja) * 2003-01-31 2004-08-19 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
JP2005244201A (ja) * 2004-01-28 2005-09-08 Matsushita Electric Ind Co Ltd 半導体発光素子及びその製造方法
JP2007335879A (ja) * 2006-06-09 2007-12-27 Philips Lumileds Lightng Co Llc 多孔質層を含む半導体発光デバイス
JP2008108905A (ja) * 2006-10-25 2008-05-08 Nichia Chem Ind Ltd 半導体発光素子
JP2009094108A (ja) * 2007-10-03 2009-04-30 Mitsubishi Chemicals Corp GaN系LED素子の製造方法
US20100019269A1 (en) * 2008-07-25 2010-01-28 Tae-Geun Kim Light-emitting device and method of manufacturing the same
JP2011035131A (ja) * 2009-07-31 2011-02-17 Toyoda Gosei Co Ltd Ito電極の形成方法、半導体素子のito電極及びito電極を備えた半導体素子
JP2011096935A (ja) * 2009-10-30 2011-05-12 Fujifilm Corp エピタキシャルウエハ、エピタキシャルウエハの製造方法、発光素子ウエハ、発光素子ウエハの製造方法、及び発光素子
JP2011159956A (ja) * 2010-02-02 2011-08-18 Chonbuk National Univ Industrial Cooperation Foundation 改善された発光効率を有する発光ダイオードおよびその製造方法
JP2011529267A (ja) * 2008-07-24 2011-12-01 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 窓層及び光指向構造を含む半導体発光装置
JP2012119585A (ja) * 2010-12-02 2012-06-21 Showa Denko Kk 発光ダイオード、発光ダイオードランプ及び照明装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1708284B1 (en) * 2004-01-20 2017-03-29 Nichia Corporation Semiconductor light-emitting device
US20050161696A1 (en) * 2004-01-28 2005-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device and method for fabricating the same
JP4635458B2 (ja) * 2004-03-11 2011-02-23 日亜化学工業株式会社 半導体発光素子
US7615798B2 (en) * 2004-03-29 2009-11-10 Nichia Corporation Semiconductor light emitting device having an electrode made of a conductive oxide
JP2007266571A (ja) * 2006-02-28 2007-10-11 Mitsubishi Cable Ind Ltd Ledチップ、その製造方法および発光装置
WO2007105626A1 (ja) * 2006-03-10 2007-09-20 Matsushita Electric Works, Ltd. 発光素子
CN101378100B (zh) * 2007-08-29 2011-08-24 台达电子工业股份有限公司 发光二极管装置及其制造方法
JP2009094107A (ja) * 2007-10-03 2009-04-30 Mitsubishi Chemicals Corp GaN系LED素子用の電極、および、それを用いたGaN系LED素子
US7985979B2 (en) 2007-12-19 2011-07-26 Koninklijke Philips Electronics, N.V. Semiconductor light emitting device with light extraction structures
KR20100003321A (ko) * 2008-06-24 2010-01-08 삼성전자주식회사 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및발광 장치의 제조 방법
JP2010062493A (ja) * 2008-09-08 2010-03-18 Stanley Electric Co Ltd 半導体発光素子および半導体発光素子の製造方法
CN101752471B (zh) * 2008-12-05 2014-03-26 晶元光电股份有限公司 光电元件
CN101510580A (zh) * 2009-03-05 2009-08-19 鹤山丽得电子实业有限公司 一种具有电流阻挡层的发光二极管
JP2010225945A (ja) * 2009-03-24 2010-10-07 Toshiba Corp 発光素子及びその製造方法
US8450767B2 (en) * 2009-05-08 2013-05-28 Epistar Corporation Light-emitting device
JP5466479B2 (ja) * 2009-10-27 2014-04-09 スタンレー電気株式会社 半導体素子の製造方法
JP5211121B2 (ja) * 2010-08-06 2013-06-12 株式会社東芝 半導体発光素子の製造方法
US8648990B2 (en) * 2010-11-15 2014-02-11 Nec Corporation Optical device
JP5200194B2 (ja) * 2011-06-24 2013-05-15 パナソニック株式会社 窒化ガリウム系半導体発光素子、光源および凹凸構造形成方法
KR101861997B1 (ko) * 2011-10-31 2018-05-29 엘지이노텍 주식회사 발광소자 및 발광소자 제조방법
JP5661660B2 (ja) * 2012-02-07 2015-01-28 株式会社東芝 半導体発光素子
US9209356B2 (en) * 2012-06-08 2015-12-08 Epistar Corporation Light-emitting element including a light-emitting stack with an uneven upper surface
EP2973755B1 (en) * 2013-03-13 2018-12-05 Lumileds Holding B.V. Semiconductor structure comprising a porous reflective contact

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235509A (ja) * 2003-01-31 2004-08-19 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
JP2005244201A (ja) * 2004-01-28 2005-09-08 Matsushita Electric Ind Co Ltd 半導体発光素子及びその製造方法
JP2007335879A (ja) * 2006-06-09 2007-12-27 Philips Lumileds Lightng Co Llc 多孔質層を含む半導体発光デバイス
JP2008108905A (ja) * 2006-10-25 2008-05-08 Nichia Chem Ind Ltd 半導体発光素子
JP2009094108A (ja) * 2007-10-03 2009-04-30 Mitsubishi Chemicals Corp GaN系LED素子の製造方法
JP2011529267A (ja) * 2008-07-24 2011-12-01 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 窓層及び光指向構造を含む半導体発光装置
US20100019269A1 (en) * 2008-07-25 2010-01-28 Tae-Geun Kim Light-emitting device and method of manufacturing the same
JP2011035131A (ja) * 2009-07-31 2011-02-17 Toyoda Gosei Co Ltd Ito電極の形成方法、半導体素子のito電極及びito電極を備えた半導体素子
JP2011096935A (ja) * 2009-10-30 2011-05-12 Fujifilm Corp エピタキシャルウエハ、エピタキシャルウエハの製造方法、発光素子ウエハ、発光素子ウエハの製造方法、及び発光素子
JP2011159956A (ja) * 2010-02-02 2011-08-18 Chonbuk National Univ Industrial Cooperation Foundation 改善された発光効率を有する発光ダイオードおよびその製造方法
JP2012119585A (ja) * 2010-12-02 2012-06-21 Showa Denko Kk 発光ダイオード、発光ダイオードランプ及び照明装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019204981A (ja) * 2013-03-13 2019-11-28 ルミレッズ ホールディング ベーフェー 多孔質の反射性コンタクトを有するデバイス

Also Published As

Publication number Publication date
TWI656662B (zh) 2019-04-11
KR20150128945A (ko) 2015-11-18
EP2973755B1 (en) 2018-12-05
US20150372192A1 (en) 2015-12-24
JP2019204981A (ja) 2019-11-28
KR102284597B1 (ko) 2021-08-04
WO2014141028A1 (en) 2014-09-18
CN105009308A (zh) 2015-10-28
EP2973755A1 (en) 2016-01-20
TW201501359A (zh) 2015-01-01
JP6942767B2 (ja) 2021-09-29
CN105009308B (zh) 2019-03-29

Similar Documents

Publication Publication Date Title
JP6942767B2 (ja) 多孔質の反射性コンタクトを有するデバイス
JP5468203B2 (ja) 第3族窒化物デバイスを製造する方法およびその方法を使用して製造されたデバイス
US6794684B2 (en) Reflective ohmic contacts for silicon carbide including a layer consisting essentially of nickel, methods of fabricating same, and light emitting devices including the same
JP4907842B2 (ja) 平面全方位リフレクタを有する発光ダイオード
US9559252B2 (en) Substrate removal process for high light extraction LEDs
TWI575773B (zh) 半導體發光裝置的接點
JP5623074B2 (ja) 光電子半導体部品
US20080197369A1 (en) Double flip semiconductor device and method for fabrication
JP2011505699A (ja) 光出力が高められた窒化ガリウム系薄型発光ダイオード
US9941454B2 (en) Light emitting device on a mount with a reflective layer
JP2008141015A (ja) 発光ダイオード素子
JP2009004625A (ja) 半導体発光装置
JP2008053602A (ja) 半導体素子及びその製造方法
JP2013251496A (ja) 発光素子及びその製造方法
US20240250218A1 (en) Optically transparent adhesion layer to connect noble metals to oxides
JP5318353B2 (ja) GaN系LED素子および発光装置
JP2012178453A (ja) GaN系LED素子
JP2011517084A (ja) 半導体発光装置に関する反射的コンタクト部
JP2013207108A (ja) 発光ダイオード素子およびその製造方法
CN111971806A (zh) 用于将贵金属连接到氧化物的光学透明粘合层

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181002

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181226

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190401

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190709

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190807

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20191126