JP2011035131A - Ito電極の形成方法、半導体素子のito電極及びito電極を備えた半導体素子 - Google Patents

Ito電極の形成方法、半導体素子のito電極及びito電極を備えた半導体素子 Download PDF

Info

Publication number
JP2011035131A
JP2011035131A JP2009179432A JP2009179432A JP2011035131A JP 2011035131 A JP2011035131 A JP 2011035131A JP 2009179432 A JP2009179432 A JP 2009179432A JP 2009179432 A JP2009179432 A JP 2009179432A JP 2011035131 A JP2011035131 A JP 2011035131A
Authority
JP
Japan
Prior art keywords
ito
electrode
ito electrode
forming
sec
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009179432A
Other languages
English (en)
Other versions
JP5434343B2 (ja
Inventor
Shingo Toya
真悟 戸谷
Naoki Nakajo
直樹 中條
Takuji Shirai
卓司 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2009179432A priority Critical patent/JP5434343B2/ja
Publication of JP2011035131A publication Critical patent/JP2011035131A/ja
Application granted granted Critical
Publication of JP5434343B2 publication Critical patent/JP5434343B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

【課題】ITO電極の抵抗をさらに低くすることのできるITO電極の形成方法、及びこれにより形成された半導体素子のITO電極、並びにこのITO電極を備えた半導体素子を提供する。
【解決手段】半導体素子1における酸化インジウムスズ(ITO)の電極50の形成方法において、電極50を、成膜レートにつき1Å/sec以上5Å/sec以下とし、酸素圧力につき0.005Pa以上0.02Pa以下として、電子線蒸着法により形成した後、所定温度で焼成し、良質なITO電極50を得た。
【選択図】図1

Description

本発明は、ITO電極の形成方法、半導体素子のITO電極及びITO電極を備えた半導体素子に関する。
従来、III族窒化物半導体等のLED(Light Emitting Diode)のp電極には、酸化インジウムスズ(ITO)が使用されており、ITOの成膜にはスパッタ法、電子線蒸着法等が用いられる。スパッタ法を用いる場合は、半導体へのダメージを考慮しなくてはならない。
電子線蒸着法を用いて形成されるITOは、焼成によりアモルファス構造から多結晶構造となり、表面に凹凸が存在して光取り出しに有利である。しかしながら、柱状に結晶成長するため、結晶粒界が存在して抵抗が高くなる。特許文献1には、酸素の存在する雰囲気下でITOを形成することにより、電極の抵抗を低くすることが提案されている。
特開2006−108164号公報
特許文献1では、ITO電極の抵抗を低くすることに成功しているが、ITO電極のさらなる低抵抗化が望まれている。
本発明は、前記事情に鑑みてなされたものであり、その目的とするところは、ITO電極の抵抗をさらに低くすることのできるITO電極の形成方法、及びこれにより形成された半導体素子のITO電極、並びにこのITO電極を備えた半導体素子を提供することにある。
上記目的を達成するため、本発明によれば、半導体素子における酸化インジウムスズ(ITO)の電極の形成方法において、前記電極を、成膜レートにつき1Å/sec以上5Å/sec以下とし、酸素圧力につき0.005Pa以上0.02Pa以下として、電子線蒸着法により形成した後、所定温度で焼成するITO電極の形成方法が提供される。
上記ITO電極の形成方法において、前記半導体素子は、III族窒化物化合物半導体からなるようにすることができる。
また、上記目的を達成するため、本発明によれば、上記ITO電極の形成方法で形成され、結晶中の粒界が存在しない半導体素子のITO電極が提供される。
また、上記目的を達成するため、本発明によれば、上記ITO電極を備えた半導体素子が提供される。
本発明によれば、ITO電極の抵抗をさらに低くすることができる。
図1は、本発明の一実施形態を示す発光素子の断面図である。 図2は、発光素子の製造工程の一例を示し、(a)はサファイア基板にIII族窒化物化合物半導体を積層させた状態を示し、(b)はn−GaN層の表面を露出させるためにエッチングを施しp−GaN層上にITO電極を形成した状態を示す。 図3は、発光素子の製造工程の一例を示し、(a)はITO電極にパッド電極を形成した状態を示している。(b)はn−GaN層にn側パッド電極を形成した状態を示している。 図4は、ITOの結晶状態を示す説明図である。 図5は、従来のITOの結晶状態を示す説明図である。 図6は、変形例を示す発光素子の断面図である。 図7は、成膜レートを2.5Å/sec、酸素圧力を0.005Paとして形成されたITO電極のSEM写真である。 図8は、成膜レートを2.5Å/sec、酸素圧力を0.025Paとして形成されたITO電極のSEM写真である。 図9は、成膜レートを2.5Å/sec、酸素圧力を0.003Paとして形成されたITO電極のSEM写真である。 図10は、成膜レートを5Å/sec、酸素圧力を0.01Paとして形成されたITO電極のSEM写真である。 図11は、成膜レートを0.5Å/sec、酸素圧力を0.01Paとして形成されたITO電極のSEM写真である。 図12は、成膜レートを10Å/sec、酸素圧力を0.01Paとして形成されたITO電極のSEM写真である。 図13は、ITO電極の[222]方向におけるXRC法試験により得られたグラフである。
図1から図4は本発明の一実施形態を示し、図1は発光素子の断面図である。
発光素子1は、青色領域の波長の光を発するフェイスアップ型の発光ダイオード(LED)である。図1に示すように、発光素子1は、サファイア基板10と、n−GaN層20と、n−GaN層20上に設けられる発光層30と、発光層30の上に設けられるp−GaN層40と、を備えている。n−GaN層20、発光層30及びp−GaN層40は、III族窒化物化合物半導体からなる層である。尚、サファイア基板10とn−GaN層20との間にバッファ層やノンドープGaN層を設けてもよい。また、n−GaN層20はサファイア基板10側のn型コンタクト層と発光層30側のn型クラッド層を含んで構成することができ、p−GaN層40は発光層30側のp型クラッド層とp型クラッド層の上に形成されるp型コンタクト層とを含んで構成することができる。
III族窒化物化合物半導体は、AlGaIn1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)にて表される2元系、3元系若しくは4元系の半導体とすることができる。これらのIII族元素の一部は、B、Tl等で置き換えても良く、また、Nの一部をP、As、Sb、Biで置き換えても良い。III族窒化物化合物半導体からなる層は、例えば、有機金属化学気相成長法(Metal Organic Chemical Vapor Deposition : MOCVD)、分子線エピタキシー法(Molecular Beam Epitaxy : MBE)、ハライド気相エピタキシー法(Halide Vapor Phase Epitaxy : HVPE)等によって形成される。
本実施形態においては、n−GaN層20はSiをn型不純物とし、p−GaN層40はMgをp型不純物としている。ここで、n型不純物として、Ge、Se、Te、C等を用いてもよいし、p型不純物として、Zn、Be、Ca、Sr、Ba等を用いてもよい。
また、発光層30は、InGa1−xN/GaNから形成される多重量子井戸構造を有している。多重量子井戸構造は、少なくともインジウム(In)を含むIII族窒化物系化合物半導体AlGaIn1−x−yN(0≦x<1、0<y≦1)からなる井戸層を含むようにするとよい。例えば、発光層30は、アンドープのGaIn1−yN(0<y≦1)からなる井戸層と、井戸層よりもバンドギャップの大きいアンドープのGaNからなる障壁層により構成することができる。尚、発光層30の量子井戸構造は多重量子井戸構造でなく単一量子井戸の構造であってもよい。
また、発光素子1のp−GaN層40の上には、ITOからなるp側コンタクト電極50が設けられる。さらに、ITO電極としてのp側コンタクト電極50の上には、ワイヤボンディングのために、部分的にp側パッド電極60が設けられる。p側パッド電極60は、拡散電極としてのp側コンタクト電極50とオーミック接触するように、最下層には、Ni、Ti、Cr、Rh、Al等の金属が用いられる。
また、発光素子1のn−GaN層20の上には、ワイヤボンディングのために、部分的にn側パッド電極70が設けられる。p側パッド電極60は、n−GaN層20とオーミック接触するように、最下層には、V、Ni、Ti、W等の金属が用いられる。
本実施形態においては、発光素子1は、n−GaN層20からp側パッド電極60の側面を覆う保護膜80を有している。保護膜80は、例えばSiOにより形成することができるが、SiNであってもよいし、さらにはTiO、Al、Ta等の金属酸化物やポリイミド等の電気絶縁性を有する樹脂材料から形成することもできる。
図2及び図3は、発光素子の製造工程の一例を示す。図2(a)はサファイア基板にIII族窒化物化合物半導体を積層させた状態を示し、図2(b)はn−GaN層の表面を露出させるためにエッチングを施しp−GaN層上にITO電極を形成した状態を示している。
まず、図2(a)に示すように、サファイア基板10を準備し、このサファイア基板10の上に、n−GaN層20、発光層30及びp−GaN層40をこの順にエピタキシャル成長してエピタキシャル成長基板を形成する。続いて、フォトレジストによるマスクをp−GaN層40上にフォトリソグラフィー技術を用いて形成し、p−GaN層40からn−GaN層20の一部までエッチングした後マスクを除去する。これにより、図2(b)に示すように、n−GaN層20からp−GaN層40までの複数の化合物半導体層から構成されるメサ部分が形成される。
この後、図2(b)に示すように、p−GaN40の上に、全体的にITOからなるp側コンタクト電極50を形成する。ITO電極の形成は、酸化スズと酸化インジウムの混合物をターゲットとした電子線蒸着法により行われる。ITOの組成は任意であるが、酸化スズを5%以上15%以下とすることができる。また、電子線蒸着法によるITOの形成は、成膜レートを1Å/sec以上で5Å/sec以下とし、酸素圧力を0.005Pa以上で0.02Pa以下として行われる。この条件でITOを形成することにより、ITOのシート抵抗を低くするとともに、ITOの透過率を大きくすることができる。尚、ITOの膜厚は任意であるが、例えば、10nm以上10μm以下とすることができる。この後、ITOの焼成を所定の条件で行う。焼成条件は任意であるが、温度は200℃以上1000℃以下とすることができ、窒素雰囲気、真空雰囲気等で行うことができる。
図3(a)は、ITO電極にパッド電極を形成した状態を示している。
次いで、図3(a)に示すように、真空蒸着法及びフォトリソグラフィー技術を用いて、p側パッド電極60をp側コンタクト電極50の予め定められた領域に形成する。尚、p側コンタクト電極50の上にp側パッド電極60の熱処理前の材料を設けておき、p側パッド電極60に熱処理を施すようにしてもよい。
図3(b)は、n−GaN層にn側パッド電極を形成した状態を示している。
続いて、図3(b)に示すように、真空蒸着法及びフォトリソグラフィー技術を用いて、n側パッド電極70をn−GaN層20の予め定められた領域に形成する。尚、n−GaN層20の上にn側パッド電極70の熱処理前の材料を設けておき、n側パッド電極70に熱処理を施すようにしてもよい。
そして、図1に示すように、n−GaN層20、発光層30、p−GaN層40、p側コンタクト電極50及びp側パッド電極60を覆う保護膜80を、真空蒸着法により形成する。尚、保護膜80は、化学気相成長法(Chemical Vapor Deposition : CVD)により形成することもできる。
以上のように製造される発光素子1のp側コンタクト電極50は、電子線蒸着中の酸素圧力を0.02Pa以下とするとともに成膜レートを1Å/sec以上としているので、ITOの核成長時の酸化被膜を薄くすることができる。これに加え、成膜レートを5Å/sec以下としてITOを密に形成することにより、図4に示すように結晶の粒界が存在しないものとすることができる。ここで、図4は、ITOの結晶状態を示す説明図である。これにより、シート抵抗を小さくすることができる。すなわち、図5に示す従来のITOのように、柱状の結晶の粒界が形成されるようなことはない。
また、酸素圧力を0.005Pa以上としているので、結晶内に酸素欠損を生じることはなく、良質のITOを得ることができる。従って、酸素欠損がひずみとなって、透過率が低下したり抵抗が高くなることはない。さらにまた、ITOを焼成することにより、ITOの晶質を安定させることができる。
また、本実施形態の発光素子1によれば、p側コンタクト電極50の品質が良好となり、p側コンタクト電極50側からの光取り出し性能を損なうことなく、順方向電圧を低くすることができる。
尚、前記実施形態においては、n−GaN層20の上にn側パッド電極70を形成したものを示したが、例えば図6に示すように、n−GaN層20の上にn側コンタクト電極90を形成しておき、n側コンタクト電極90上にn側パッド電極70を形成するようにしてもよい。この場合、n側コンタクト電極90にITOを用いてもよく、例えばp側コンタクト電極50と同工程で製造することができる。これにより、ITO電極としてのn側コンタクト電極90においても、p側コンタクト電極50と同様に、透過率を高くして抵抗を低くすることができる。
また、前記実施形態においては、p側電極及びn側電極にボンディングワイヤが接続されるフェイスアップ型のLEDに本発明を適用した例を示したが、フリップチップ型のLEDにも適用可能なことはいうまでもない。さらには、レーザーリフトオフによりサファイア基板を剥離して導電性の支持基板が接合される上下導通型のLEDにも適用可能である。また、半導体素子がIII族窒化物化合物半導体からなるものを示したが他の半導体を用いてもよいし、LED以外のレーザダイオード(LD)等の発光素子であってもよい。また、発光素子1のサイズも任意である。
以上、本発明の実施形態を説明したが、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の全ての組合せが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
(実施例)
前記実施形態におけるITOのシート抵抗の低減及び光透過性の効果を確認するため、複数の発光素子の試料体を作製して実験を行った。
各試料体は、サファイア基板上に、MOCVD法によってバッファ層、n−GaN層、発光層、p−GaN層を順に積層して作製した。原料ガスには、Ga源としてTMG(トリメチルガリウム)、Al源としてTMA(トリメチルアルミニウム)、In源としてTMI(トリメチルインジウム)、N源としてアンモニア、n型ドーパントであるSi源としてシラン、p型ドーパントであるMg源としてCpMg(ビスシクロペンタジエニルマグネシウム)を用いた。
この後、p−GaN層上には厚さ300nmのITOからなるp側コンタクト電極を形成した。そして、n側パッド電極を形成する領域以外にマスクを形成し、n−GaN層が露出するまでドライエッチングし、マスクを除去した。また、p側コンタクト電極上には、厚さ40nmのNiからなるNi層と、厚さ1.5μmのAuからなるAu層と、厚さ10nmのAlからなるAl層とをこの順に積層させてp側パッド電極を形成した。さらに、n型コンタクト層の露出部分には、厚さ17.5nmのVからなるV層と、厚さ1.5μmのAlからなるAl層をこの順に積層させてn側パッド電極を形成した。そして、p側コンタクト電極、p側パッド電極及びn側パッド電極を加熱処理した後、SiOからなる保護膜を形成した。尚、発光素子のサイズは、1mm角とした。
p側コンタクト電極の形成にあたっては、酸化スズと酸化インジウムの混合物(酸化スズ5%)をターゲットとして、電子線蒸着法によりITOを300nmの厚さまで成膜した。ITOを蒸着する際に、試料体ごとに成膜レートと酸素圧力を変化させた。ここで、蒸着装置の内部は、予め、5×10−4Pa以下で350℃の状態に保持しておき、必要に応じて酸素を装置内部に導入した。ITOを成膜した後、15Pa以下の真空で700℃にて5分間の焼成を行った。そして、フォトレジストにより電極を形成しない領域を窓としてマスクを形成し、エッチング液によりITOをエッチングしてフォトレジストを除去した。
以上のように作製された発光素子のp側コンタクト電極について、それぞれシート抵抗と透過率を測定した。透過率については波長460nmの光を用いて測定した。成膜レートを2.5Å/secとして形成されたITOのシート抵抗と透過率を表1に示す。尚、透過率はサファイアを100%とした場合の相対値である。
表1に示すように、酸素圧力が0.005Pa以上0.02Pa以下ではシート抵抗が低く且つ透過率が高く、ITOが良質であることが示されている。本実施例では、シート抵抗が8.0Ω/□未満で、透過率が90%以上となっている。ここで、酸素圧力が0.005Paの状態のSEM写真を図7に示す。図7に示すように、ITOには粒界が形成されていない。
これに対し、酸素圧力を0.025Paとするとシート抵抗が臨界的に高くなる。ここで、酸素圧力が0.025Paの状態のSEM写真を図8に示す。図8に示すように、ITOに粒界が形成されている。
また、酸素圧力を0.003Paとするとシート抵抗が臨界的に高くなるとともに、透過率が臨界的に低くなる。ここで、酸素圧力が0.003Paの状態のSEM写真を図9に示す。図9に示すように、酸素欠損によりITO結晶が異常成長している。
次に、酸素圧力を0.01Paとして形成されたITOのシート抵抗と透過率を表2に示す。
表2に示すように、成膜レートが1Å/sec以上5Å/sec以下ではシート抵抗が低く且つ透過率が高く、ITOが良質であることが示されている。ここで、成膜レートが5Å/secの状態のSEM写真を図10に示す。図10に示すように、ITOには粒界が形成されていない。
これに対し、成膜レートを0.5Å/secとするとシート抵抗が臨界的に高くなる。ここで、成膜レートが0.5Å/secの状態のSEM写真を図11に示す。図11に示すように、ITOに粒界が形成されている。
また、成膜レートを10Å/secとするとシート抵抗が臨界的に高くなるとともに、透過率が臨界的に低くなる。ここで、成膜レートが10Å/secの状態のSEM写真を図12に示す。図12に示すように、成膜レートが高いため、ITOの結晶が密に形成されていない。
表1及び表2以外の条件でもITOを作製し、これら条件のシート抵抗と透過率を表3に示す。
表3では、いずれも、酸素圧力が0.005Pa以上0.02Pa以下で、成膜レートが1Å/sec以上5Å/sec以下であり、シート抵抗と透過率が良好な値となっている。
また、成膜レートを5Å/secとし酸素圧力を0.03Paとした試料体と、成膜レートを2.5Å/secとし酸素圧力を0.01Paとした試料体につき、XRC(X-ray Rocking Curve)法試験により結晶性の評価を行った。図13に示すように、ITOの[222]方向における評価にて、酸素圧力を0.03Paとした試料体では半値幅(FWHM)が1480秒であるのに対し、酸素圧力を0.01Paとした試料体では半値幅(FWHM)が3890秒であった。これにより、酸素圧力を0.01Paとした場合には、半値幅が大きくなっていることから、指向性が弱くなり、粒界がなくなっていると理解される。
また、酸素圧力を0.01Paとした試料体では、順方向電圧が3.15Vで光パワー測定値が264mWであった。これに対し、酸素圧力を0.03Paとした試料体では、順方向電圧が3.20Vで光パワー測定値が264mWであった。これにより、光取り出し効率に影響なく、ITOの抵抗が低くなっていることが理解される。
1 発光素子
10 サファイア基板
20 n−GaN層
30 発光層
40 p−GaN層
50 p側コンタクト電極
60 p側パッド電極
70 n側パッド電極
80 保護膜
90 n側コンタクト電極

Claims (4)

  1. 半導体素子における酸化インジウムスズ(ITO)の電極の形成方法において、
    前記電極を、成膜レートにつき1Å/sec以上5Å/sec以下とし、酸素圧力につき0.005Pa以上0.02Pa以下として、電子線蒸着法により形成した後、所定温度で焼成するITO電極の形成方法。
  2. 前記半導体素子は、III族窒化物化合物半導体からなる請求項1に記載のITO電極の形成方法。。
  3. 請求項1又は2に記載されたITO電極の形成方法で形成され、結晶中の粒界が存在しない半導体素子のITO電極。
  4. 請求項3に記載されたITO電極を備えた半導体素子。
JP2009179432A 2009-07-31 2009-07-31 Ito電極の形成方法、半導体素子のito電極及びito電極を備えた半導体素子 Active JP5434343B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009179432A JP5434343B2 (ja) 2009-07-31 2009-07-31 Ito電極の形成方法、半導体素子のito電極及びito電極を備えた半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009179432A JP5434343B2 (ja) 2009-07-31 2009-07-31 Ito電極の形成方法、半導体素子のito電極及びito電極を備えた半導体素子

Publications (2)

Publication Number Publication Date
JP2011035131A true JP2011035131A (ja) 2011-02-17
JP5434343B2 JP5434343B2 (ja) 2014-03-05

Family

ID=43763916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009179432A Active JP5434343B2 (ja) 2009-07-31 2009-07-31 Ito電極の形成方法、半導体素子のito電極及びito電極を備えた半導体素子

Country Status (1)

Country Link
JP (1) JP5434343B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011105597A1 (en) 2010-02-23 2011-09-01 Fujifilm Corporation Back sheet for solar cell, method for producing the same, and solar cell module
JP2016513882A (ja) * 2013-03-13 2016-05-16 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 多孔質の反射性コンタクトを作製する方法及び装置
JP2018046301A (ja) * 2017-12-14 2018-03-22 ローム株式会社 発光素子および発光素子パッケージ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000087225A (ja) * 1998-09-14 2000-03-28 Dainippon Printing Co Ltd 真空成膜装置
JP2001143534A (ja) * 1999-11-11 2001-05-25 Natl Inst Of Advanced Industrial Science & Technology Meti 透明導電性膜およびその製造方法
JP2004119525A (ja) * 2002-09-24 2004-04-15 Japan Science & Technology Corp 酸化物半導体pn接合デバイス
JP2006108164A (ja) * 2004-09-30 2006-04-20 Toyoda Gosei Co Ltd 電極形成方法
JP2007281037A (ja) * 2006-04-03 2007-10-25 Dowa Holdings Co Ltd 半導体発光素子及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000087225A (ja) * 1998-09-14 2000-03-28 Dainippon Printing Co Ltd 真空成膜装置
JP2001143534A (ja) * 1999-11-11 2001-05-25 Natl Inst Of Advanced Industrial Science & Technology Meti 透明導電性膜およびその製造方法
JP2004119525A (ja) * 2002-09-24 2004-04-15 Japan Science & Technology Corp 酸化物半導体pn接合デバイス
JP2006108164A (ja) * 2004-09-30 2006-04-20 Toyoda Gosei Co Ltd 電極形成方法
JP2007281037A (ja) * 2006-04-03 2007-10-25 Dowa Holdings Co Ltd 半導体発光素子及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011105597A1 (en) 2010-02-23 2011-09-01 Fujifilm Corporation Back sheet for solar cell, method for producing the same, and solar cell module
JP2016513882A (ja) * 2013-03-13 2016-05-16 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 多孔質の反射性コンタクトを作製する方法及び装置
JP2018046301A (ja) * 2017-12-14 2018-03-22 ローム株式会社 発光素子および発光素子パッケージ

Also Published As

Publication number Publication date
JP5434343B2 (ja) 2014-03-05

Similar Documents

Publication Publication Date Title
JP4940317B2 (ja) 半導体発光素子及びその製造方法
JP3846150B2 (ja) Iii族窒化物系化合物半導体素子および電極形成方法
TWI585995B (zh) 半導體發光元件
US7683379B2 (en) Light emitting element and manufacturing method thereof
TWI437732B (zh) 半導體發光元件
JP5195798B2 (ja) 半導体発光素子の製造方法
JP5113120B2 (ja) 半導体装置の製造方法およびその構造
US9099572B2 (en) Semiconductor light emitting element and method of manufacturing semiconductor light emitting element
JP2006108585A (ja) Iii族窒化物系化合物半導体発光素子
CN102077370B (zh) Iii族氮化物基化合物半导体发光器件及其制造方法
JP2023510977A (ja) 赤色led及び製造方法
US20080248639A1 (en) Method for forming electrode for group III nitride based compound semiconductor and method for manufacturing p-type group III nitride based compound semiconductor
JP2008294188A (ja) 半導体発光素子及びその製造方法
WO2011162332A1 (ja) 半導体発光素子の製造方法、半導体発光素子、電子機器及び機械装置
US8124989B2 (en) Light optoelectronic device and forming method thereof
TW202221938A (zh) Led及製造方法
JP5166594B1 (ja) 半導体発光素子
JP3580169B2 (ja) 窒化物半導体素子
US20130056747A1 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP2010040692A (ja) 窒化物系半導体素子及びその製造方法
JP5327778B2 (ja) 半導体素子およびその製造方法
JP5434343B2 (ja) Ito電極の形成方法、半導体素子のito電極及びito電極を備えた半導体素子
JP2011159801A (ja) 半導体発光素子及びその製造方法、並びにランプ
JP2011187862A (ja) Iii族窒化物半導体発光素子の製造方法
JP2007324546A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、及び窒化ガリウム系化合物半導体発光素子、並びにランプ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131125

R150 Certificate of patent or registration of utility model

Ref document number: 5434343

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150