JP2011159956A - 改善された発光効率を有する発光ダイオードおよびその製造方法 - Google Patents

改善された発光効率を有する発光ダイオードおよびその製造方法 Download PDF

Info

Publication number
JP2011159956A
JP2011159956A JP2010239302A JP2010239302A JP2011159956A JP 2011159956 A JP2011159956 A JP 2011159956A JP 2010239302 A JP2010239302 A JP 2010239302A JP 2010239302 A JP2010239302 A JP 2010239302A JP 2011159956 A JP2011159956 A JP 2011159956A
Authority
JP
Japan
Prior art keywords
layer
type semiconductor
semiconductor layer
metal layer
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010239302A
Other languages
English (en)
Inventor
In Hwan Lee
インファン イ
Lee Woon Jang
イウン ジャン
Jin Woo Ju
ジンウ ジュ
Junghoon Choi
ジョンフン チェ
Jae Woo Park
ジェウ パク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industry Academic Cooperation Foundation of Chonbuk National University
Original Assignee
Industry Academic Cooperation Foundation of Chonbuk National University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industry Academic Cooperation Foundation of Chonbuk National University filed Critical Industry Academic Cooperation Foundation of Chonbuk National University
Publication of JP2011159956A publication Critical patent/JP2011159956A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

【課題】本発明は減少した結晶欠陥を示すだけでなく、表面プラズモン現象を利用することにより、優れた発光効率を実現することができる発光ダイオードおよびその製造方法を提供する。
【解決手段】本発明に係る発光ダイオードの製造方法は、ａ）基板上に第１導電型半導体層を提供するステップ；ｂ）前記第１導電型半導体層の上面を乾式または湿式エッチング処理を施して多孔性領域を形成するステップ；ｃ）前記多孔性領域が形成された第１導電型半導体層上に金属層を形成するステップ；ｄ）前記金属層上に第１導電型半導体層を再成長させるステップ；ｅ）前記再成長された第１導電型半導体層上に活性層を形成するステップ；およびｆ）前記活性層上に第２導電型半導体層を形成するステップ；を含む。
【選択図】図２

Description

本発明は、減少した結晶欠陥（例えば、貫通転位（ｔｈｒｅａｄｉｎｇ ｄｉｓｌｏｃａｔｉｏｎｓ））を示すだけでなく、表面プラズモン現象を利用することにより、優れた発光効率を実現することができる発光ダイオードおよびその製造方法に関する。
図１は、一般的な平面形（ｐｌａｎａｒ）ＬＥＤ１０の層構造を概略的に示す断面図である。図面によれば、ＬＥＤは、下方から基板（ｓｕｂｓｔｒａｔｅ；１）、ｎ−型半導体層２、活性層３、およびｐ−型半導体層４の順に構成される。前記ｐ−型半導体層４の上部にはｐ−電極５が形成される一方、ｎ−型半導体層２の露出面上にはｎ−電極６が形成されている。しかし、代表的なＧａＮ系ＬＥＤを製造するための薄膜成長においては、格子定数が整合した物質の不足が重要な問題点のうちの１つとして指摘されてきた。このため、現在、ホモエピタキシャル成長された（ｈｏｍｏｅｐｉｔａｘｉａｌｌｙ ｇｒｏｗｎ）ＧａＮ薄膜は、ＧａＮフィルムと異種の基板との間の格子および熱膨張係数の不整合に起因する高密度欠陥（例えば、貫通転位、その他のポイント欠陥など）の問題を有している。今までは、ｃ−面サファイアが格子不整合（約１６％）にもかかわらず、安価で相対的に良質のエピタキシャル層を形成することができるので基板として広く用いられている。
不整合に起因する貫通転位を低減するためにバッファ層または緩衝層を基板上に形成する技術が広く知られているが、これも多くの欠陥の発生を避けられない。他の方案として、ＥＬＯＧ（ｅｐｉｔａｘｉａｌｌｙ ｌａｔｅｒａｌｌｙ ｏｖｅｒｇｒｏｗｔｈ）のような技術が提案されている。しかし、隣接するパターン領域が互いに付着されるためには、約１０μｍの相対的に厚いＧａＮの過剰成長がなされなければならず、工程費用が増加する短所がある。
これと関連し、多孔性半導体を用いて低い貫通転位の問題を解決しようとする試みがなされており、初期物質の決定構造を有している多孔性半導体を格子不整合物質のホモエピタキシャル成長用テンプレートとして用いることによって貫通転位を低減させる技術である。例えば、Ｈａｒｔｏｎｏ ｅｔ ａｌ．は、ナノ多孔性のＧａＮテンプレートを用いることによって低い欠陥密度を有するＧａＮ層を形成することができ（Ｐｈｙｓ．Ｓｔａｔｕｓ Ｓｏｌｉｄｉ Ｂ ２４４，１７９３（２００７））、アニーリングされた多孔性ＧａＮテンプレート上に後続的に成長されたＧａＮ層の場合、貫通転位密度において約６０％減少した特性を示すものとして報告した（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．９０，１７１９１７（２００７））。さらには、同研究者らは、相異なるチャンバー温度において、ナノ多孔性ＧａＮ上にＧａＮバッファ層の後続再成長の影響および後続再成長されたＧａＮフィルムにおける貫通転位が減少するメカニズムを提示した（Ｐｈｙｓ．Ｓｔａｔｕｓ Ｓｏｌｉｄｉ Ｃ ６，Ｎｏ．Ｓ２，Ｓ６９９−Ｓ７０２（２００９））。
一方、最近では、光と金属との間の相互作用による表面プラズモン（ｓｕｒｆａｃｅ ｐｌａｓｍｏｎ）を利用して内部量子効率を改善しようとする試みもなされている。表面プラズモンは金属薄膜の表面から生じる電子の集団的振動（ｃｏｌｌｅｃｔｉｖｅ ｃｈａｒｇｅ ｄｅｎｓｉｔｙ ｏｓｃｉｌｌａｔｉｏｎ）であり、金属と誘電体（空気または半導体など）の境界、すなわち２つの物質の境界面である非常に小さい領域に限定され、その境界面に沿って進行される表面電磁波である。
このように発生された表面電磁波は金属の種類によって共鳴を発生させるエネルギが異なり、ＬＥＤの内部に存在する活性層と十分に近く、表面電磁波のエネルギがマッチング（ｍａｔｃｈｉｎｇ）される時にエネルギカップリングが発生する。この時、活性層から発生する発光再結合エネルギだけでなく、非発光再結合エネルギまでエネルギカップリングが生じて表面プラズモンによって発光するので内部量子効率が増加するのである。一般的に、ＵＶ発光領域においてはＰｄとＡｌ、可視光領域においてはＡｇ、Ｐｔ、Ｃｕ、Ａｕなどのような金属が主に用いられている。
このように、金属に存在する自由電子の集団振動によって形成される表面プラズモンと活性層との間の相互結合を通じてＬＥＤの内部に存在するキャリアの再結合速度を向上させるが、効果的な活性層−表面プラズモン結合のためには、基板上にｎ型ＧａＮ層（またはｐ型ＧａＮ層）および活性層（多重量子井戸構造）を順次形成した後、通常、金属層が特定厚さ（典型的には、約５０ｎｍ未満）のｐ−型ＧａＮ層（またはｎ−型ＧａＮ層）と共に活性層の表面に付着される。
しかし、従来技術（韓国特許公開第２００８−７４４７４号、韓国特許第９１５５０２号）は、表面プラズモン共鳴効果によってＬＥＤ素子の内部量子効率を一定レベルに改善することができるものの、依然として貫通転位のような層欠陥による内部量子効率の低下問題を解決していないという点で技術的限界を有する。
以上のように、既に知られた先行技術は、内部量子効率を向上させる目的で、表面プラズモンを用いる方案および貫通転位などの欠陥を減少させる方案のうちのいずれか１つだけを採択しているだけであって、これらの全てを同時に実現する技術として見ることはできない。
本発明者らは、上述した従来技術の問題点を効果的に改善するために持続的に研究した。その結果、導電型半導体層、特に基板上に形成された導電型半導体層の上面に多孔性（好ましくは、ナノスケールの多孔性）を付与し、前記多孔性領域に金属層を形成した後にアニーリングによって不連続的にパターン化した後、導電型半導体層を再成長させる場合には再成長層の欠陥密度が顕著に減少し、これと共に再成長された導電型半導体層の厚さを適切に調節する場合、金属層による表面プラズモン共鳴効果が得られて内部量子効率も顕著に改善されることを発見した。
さらに、表面プラズモンによる発光効率の向上効果を得るために、活性層の上部に位置する導電型半導体層（特に、ｐ−型半導体層）の厚さを過度に低いレベルに制限する先行技術の限界も克服できることを発見した。
また、本発明者らは、活性層の下部に形成された金属層が表面プラズモン共鳴効果だけでなく、金属層を活性層の下部に配置することによって反射機能による追加的な発光効率の改善効果まで得ることができるということを確認した。
したがって、本発明によれば、層欠陥減少による内部量子効率の増加と表面プラズモンによる内部量子効率の改善を同時に達成できるＬＥＤおよびその製造方法が提供される。
本発明の一具体例によれば、ａ）第１導電型半導体層を提供するステップ；ｂ）前記第１導電型半導体層の上面を乾式または湿式エッチング処理を施して多孔性領域を形成するステップ；ｃ）前記多孔性領域が形成された第１導電型半導体層上に金属層を形成するステップ；ｄ）前記金属層上に第１導電型半導体層を再成長させるステップ；ｅ）前記再成長された第１導電型半導体層上に活性層を形成するステップ；およびｆ）前記活性層上に第２導電型半導体層を形成するステップ；を含み、前記ステップｄ）において、前記第１導電型半導体層は前記金属層がアニーリングによって多孔性領域に不連続的にパターン化された状態で再成長され、また、前記再成長された第１導電型半導体層は前記パターン化された金属層と前記活性層との間の表面プラズマ共鳴を発生させる厚さで形成されることを特徴とする発光ダイオードの製造方法が提供される。
本発明に係る発光ダイオード（ＬＥＤ）およびその製造方法は、ＬＥＤ構造内において、層欠陥減少および表面プラズモン共鳴を同時に実現することにより、従来技術の内部量子効率の改善における技術的限界を効果的に克服できる長所を有し、さらには、金属層による追加的な反射または散乱効果まで得ることができるため、全体的な発光効率を改善できる長所を有する。また、今後の広範囲な商用化が期待される。
一般的な平面形（ｐｌａｎａｒ）ＬＥＤの層構造を概略的に示す断面図である。 本発明の一具体例によるナノロッドＬＥＤを製造する工程を順次示す図である。 本発明による具体例において使用可能なＰＥＣエッチング装置の概略的な構成を示す図である。 本発明の一具体例により、第２導電型半導体層の形成ステップ後に電極を形成する過程を概略的に示す図である。 本発明の他の具体例により、第２導電型半導体層の形成ステップ後に電極を形成する過程を概略的に示す図である。 実施例１のエッチング工程１によるＰＥＣエッチング処理によってウェハーサンプルのｎ−型ＧａＮ層の表面にナノロッドを含む多孔性を示す走査電子顕微鏡（ＳＥＭ）写真である。 実施例１のエッチング工程２によるＰＥＣエッチング工程中の時間に応じたｎ−型ＧａＮ層の表面変化を順次示すＳＥＭ写真である。 実施例１によるＬＥＤ製作工程の再成長ステップ中に伴うアニーリングによるサンプル表面の状態を示すＳＥＭ写真である。 実施例１によるＬＥＤ製作工程の再成長ステップを経たサンプルの表面状態を電子顕微鏡で観察した写真である。 実施例１により製作されたＬＥＤの表面状態を光学顕微鏡（倍率：×１００）で観察した写真である。 比較例によるＬＥＤ製作工程の再成長ステップを経たサンプルの表面状態を電子顕微鏡で観察した写真である。 実施例２により、実施例１および対照群のＬＥＤの各々に対するＥＬ評価時の電気的特性を示すＩ−Ｖ ｃｕｒｖｅである。 実施例２により、実施例１および対照群のＬＥＤの各々に対するＥＬ特性を示すＬ−Ｉ ｃｕｒｖｅである。 実施例２により、実施例１および比較例のＬＥＤの各々に対するＰＬスペクトルである。 実施例３により、実施例１および対照群のＬＥＤの各々の欠陥密度測定過程における表面状態を示すＳＥＭ写真である。
本明細書において、「第１導電型半導体」および「第２導電型半導体」の各々は「ｎ−型」または「ｐ−型」を意味し、互いに逆の導電特性を有する。したがって、第１導電型半導体がｎ−型半導体である場合には第２導電型半導体がｐ−型半導体に該当し、その逆も可能である。より典型的には、前記第１導電型半導体はｎ−型半導体であり、前記第２導電型半導体はｐ−型半導体である。
本明細書において、「金属層」は下部基底層上に金属が一定の厚さを有しつつ連続的な層形態で形成された場合を意味するだけでなく、下部基底層上に不連続的なパターン、例えば、規則的または不規則的に分布したドット（ｄｏｔ）、ドットが連結された島（ｉｓｌａｎｄ）またはこれらが共存するパターンで形成された場合を意味することもできる。これに対する正確な意味は、以下で説明する具体的な状況（ｃｏｎｔｅｘｔ）に適した意味で理解することができる。
図２は、本発明の一具体例によるＬＥＤ製造工程を順次示す図である。
先ず、図２（ａ）に示すように、基板１０１上に下方から第１導電型半導体層１０２を形成する。この時、前記基板１０１と第１導電型半導体層１０２との間の格子定数不整合を緩和し、２次元成長を誘導するために選択的に緩衝層（ｂｕｆｆｅｒ ｌａｙｅｒ；１０３）がその間に形成されてもよい。すなわち、緩衝層１０３上に半導体層を成長させる場合、異種基板上に直接成長させる場合に比べて界面エネルギが減少するので高密度の核生成が可能となり、また、側面成長（ｌａｔｅｒａｌ ｇｒｏｗｔｈ）の促進によって平面成長を促進する長所があるので格子不整合をある程度緩和させることができる。
基板１０１は当業界でＬＥＤ製造用として知られた基板、典型的には半導体単結晶成長用基板であって、例えば、サファイア、シリコンカーバイド（ＳｉＣ）、ガリウムヒ素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、ＭｇＡｌ２Ｏ４ ＭｇＯ、ＬｉＡｌＯ２、ＬｉＧａＯ２などから選択することができ、より典型的にはサファイア基板を用いることができる。例えば、第１導電型半導体層および緩衝層がＧａＮ系である時、基板としてＧａＮ系を用いる場合にはホモエピタキシー（ｈｏｍｏｅｐｉｔａｘｙ）がなされる一方、サファイアを用いる場合にはヘテロエピタキシー（ｈｅｔｅｒｏｅｐｉｔａｘｙ）がなされる。
前記第１導電型半導体、そして後述する活性層および第２導電型半導体は、特に制限されず、当業界でＬＥＤ製造用として知られた様々な半導体物質（ＩＩＩ−Ｖ、ＩＩ−ＶＩなど）、例えば、ＧａＮ、ＡｌＮ、ＩｎＰ、ＩｎＳ、ＧａＡｓ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＺｎＯ、ＡｌｘＧａ１−ｘＮ、ＩｎｘＧａ１−ｘＮ、ＩｎｘＧａ１−ｘＡｓ、ＺｎｘＣｄ１−ｘＳなどを用いることができ、これらを単独または組み合わせて用いることができる（前記において、０＜ｘ＜１）。
第１導電型半導体層１０２は約１〜３０μｍ、より好ましくは約１〜５μｍの範囲の厚さで形成することができる。また、選択的に形成可能な緩衝層またはバッファ層１０３の厚さは、好ましくは低温（ＬＴ）ＧａＮの場合、約３００ｎｍ以下の範囲であってもよく、ＬＴ ＧａＮ以外の超格子（ｓｕｐｅｒ−ｌａｔｔｉｃｅ）または追加的な層（ｉｎｔｅｒｌａｙｅｒ）が挿入された場合、約４μｍ以下の範囲であってもよい。
その次のステップとして、図２（ｂ）に示すように、第１導電型半導体層１０２の上面に多孔性領域（または表面）を形成する。本発明の好ましい具体例によれば、このような多孔性領域は、エッチング処理、具体的には乾式または湿式エッチング処理によって形成することができる。
これと関連し、湿式エッチング処理として、好ましくは、光電気化学的エッチング（ｐｈｏｔｏ−ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ ｅｔｃｈｉｎｇ；ＰＥＣエッチング）方式を利用することができる。湿式エッチング処理は、数〜数十ｎｍの単位でエッチングし、一定領域にかけて均一な形態を有するようにするのに有利である。以下では、ナノ多孔性を形成するのに好ましい湿式エッチング方式のうちの最も好ましいＰＥＣエッチングを中心に説明する。
先ず、エッチング対象物（またはサンプル）に抵抗性接触を形成し、反対電極として白金（Ｐｔ）電極を用いて２つの電極を連結した後、例えば、薄められた水酸化カリウム（ＫＯＨ）内に化学電池を構成し、紫外線のような光を照射してエッチングを誘導する。この時、水酸化カリウムの他にアンモニア、塩酸、リン酸などをエッチング溶液として用いることができる。
図３は、本発明による具体例において使用可能なＰＥＣエッチング装置の概略的な構成を示す図である。図面を参考にし、ＧａＮ系サンプルをＰＥＣエッチングする原理を概略的に説明すれば次の通りである。
ＧａＮ表面に紫外線を照射すれば正孔が生成され、このような正孔が表面側に移動する。この時、電解質内のＯＨ−基がＧａＮと反応してＧａ２Ｏ３に転換される。電子正孔対（ｐａｉｒ）が半導体のバンドギャップエネルギ（Ｅｇ）以上のエネルギを有するソースから供給される光子（ｐｈｏｔｏｎ）によって生成され、光生成された正孔が半導体表面の酸化反応を促進する一方、過剰の電子は反対電極上において還元反応によって消費される。ＰＥＣエッチングに伴う一連の反応において、水酸化カリウム電解質は触媒として機能するだけでなく、生成されたＧａ２Ｏ３を溶解させる役割をする。このように、電解質内の酸化／還元過程を通じてＧａＮ半導体が湿式エッチングされ、紫外線照射によって余剰正孔が供給されることによって酸化反応が促進されてエッチング速度が増加するのである。
上述した方式により、第１導電型半導体１０２の上側表面をエッチングして多孔性を示すようにする。具体的には、第１導電型半導体の酸化速度は主に光生成された正孔の供給速度に依存する。また、典型的に印加された電圧および紫外線照射はエッチング過程の間に一定に維持されるだけに、第１導電型半導体層の表面に分布する正孔の濃度に応じて相異なるエッチング速度が発生して表面の幾何学的形状（ｍｏｒｐｈｏｌｏｇｙ）に影響を及ぼす。この時、貫通転位のような欠陥は光生成されたキャリア（ｃａｒｒｉｅｒ）のトラップ（ｔｒａｐ）として作用するのでエッチング速度を減少させる。したがって、このようなエッチング速度の偏差（すなわち、不均等なエッチング）によって多孔性特性を示す。また、転位が存在する領域の場合、トラップとして作用して酸化されず、水酸化カリウムのような電解質によってエッチングが抑制されてロッド（ｒｏｄ）形態で存在し得る。
前記で図示したＰＥＣエッチング装置において、紫外線光源（ｌｉｇｈｔ ｓｏｕｒｃｅ）の照射下で、エッチング対象物またはサンプルに銅ワイヤー（ｗｉｒｅ）などを介して（＋）電圧を印加する一方、白金電極またはワイヤーには（−）電圧を印加することができる。この時、電圧範囲は典型的に約０．１〜１５Ｖ以内であり、電解質（例えば、水酸化カリウム）の濃度は典型的に少なくとも約０．００１Ｍであってもよく、場合によっては溶融状態（例えば、溶融ＫＯＨ）で用いることができる。
エッチング時間はエッチング対象物またはサンプルの面積によって異なり、面積が小さいほど所要エッチング時間も減少するだけに、所望する程度の多孔性を考慮してエッチング時間を適切に設定することができる。例えば、１０×１０ｍｍ程度の大きさを有するサンプルの場合、ＧａＮを励起させる約３６５ｎｍ以下の波長帯を有する光源（例えば、キセノンランプ、ＵＶランプなど）の照射下で、約０．０２Ｍの水酸化カリウム（ＫＯＨ）濃度および約２Ｖの印加電圧によって約２０分にかけてＰＥＣエッチングを施すことができる。
また、その後の工程において、再成長、例えば、ＭＯＣＶＤ再成長させることを考慮して直径２インチのサンプルを用いる場合、０．０１Ｍの水酸化カリウム、２Ｖおよび６０分、または０．０４Ｍの水酸化カリウム、２Ｖおよび４０分のようにエッチング工程の条件を変化させながら多孔性を確保することもできる。上述した工程条件（電解質の種類および濃度、光源の強さ、印加電圧、エッチング時間など）は例示的な目的で記載しただけに、本発明が必ずしも前記で言及した具体的な工程条件の範囲に限定されるものではない。
但し、通常的に電解質の濃度、印加電圧、およびエッチング時間が増加するほどエッチング速度も増加する傾向を示す一方、エッチング面積が小さいほどエッチング形態は均一である。また、用いられる光源の強度が増加することによってエッチング速度も増加する傾向を示す。
本明細書において、「多孔性」は表面の不均等なエッチングによって境界が定められる空間（またはポア）が複数形成された形態的特徴（ｍｏｒｐｈｏｌｏｇｙ）、特に好ましくは、このような形態的特徴がナノスケール（例えば、約１，０００ｎｍ以下のサイズ）で把握される「ナノ多孔性（ｎａｎｏ−ｐｏｒｏｕｓ）」を意味する。
前述したように、ＰＥＣエッチングが進行されることにより、第１導電型半導体層１０２の表面中の貫通転位などの欠陥が存在する所にロッド（ナノサイズのロッドまたはナノロッド）が形成される。その結果、第１導電型半導体層（例えば、ｎ−型ＧａＮ層）の表面に複数のナノロッドを含む多孔性領域が形成される。この時、エッチング工程のパラメータを変化させれば（例えば、エッチング時間または濃度を一定レベル以上に増加させる場合）、ロッド形状が順次消失される。
本発明が特定理論によって拘束されるものではないが、ＰＥＣエッチング過程で生じる変化を次のように具体的に説明することができる。
薄膜形態でエッチング（特に、ＰＥＣエッチング）が進行されれば不規則な凹凸表面が形成され、エッチングが続いて進行されることによって欠陥部位においてはエッチングが阻害され、ロッド形状（転位部分であるのでウィスカ（ｗｈｉｓｋｅｒ）とも呼ばれる）が残るようになる。この状態においてもエッチング速度の差によってロッドの間の底部領域は多孔性を有する。但し、外観上ではロッド形状が著しく観察される。エッチングがさらに進行される場合、ロッド構造物の幅が順次小さくなって離れるか消失される。
このように、本明細書においては、エッチング（特に、ＰＥＣエッチング）過程中、相対的に初期に現れるナノロッドが形成されている状態だけでなく、続けられるエッチングによってロッド構造物が消失されている状態の全て「多孔性」の意味に含まれるものとして理解することができる。
エッチングが続いて進行されることによってロッド形状は順次消失されるが、上述したように、依然として不規則なパターンの凸部と凹部（凹凸）によって形成された空間（またはポア）によって多孔性を示す。この場合、ポアの平均サイズ（または平均直径）は約３０〜５００ｎｍ範囲であってもよい。
一方、多孔性領域１０４の厚さは、好ましくは約３０〜１，０００ｎｍ、より好ましくは約５０〜３００ｎｍの範囲である。特に、ナノロッドが形成される場合、好ましくは、ロッドの幅は約５〜４００ｎｍ、より好ましくは１０〜４０ｎｍ、そしてロッドの高さは約３０〜１，０００ｎｍ、より好ましくは５０〜３００ｎｍの範囲であってもよい。
一方、多孔性領域１０４を複数のナノロッドが形成される形態で構成するのがより好ましい。これはナノロッドによってその後の再成長ステップにおける金属層の損失を低めることができ、さらには、後述するように水平成長をより効果的に誘導して（すなわち、ＥＬＯＧ工程のマスクの役割）欠陥密度を減少させることができるためである。さらには、ナノロッドによる表面粗度によって光抽出効率も向上させることができる。このような長所はエッチング進行によってナノロッドが消失されるとしても依然として多孔性特性を有するために得られるが、ナノロッドによってより強化されると見ることができる。
以上ではＰＥＣエッチングを中心に記述したものではあるが、多孔性に関する寸法（ｄｉｍｅｎｓｉｏｎ）、特にナノロッドを備えた多孔性寸法は乾式エッチング処理によって形成された多孔性にも適用されるものとして理解することができる。
上述した多孔性領域形成ステップ後には、図２（ｃ）に示すように多孔性領域（または表面；１０４）上に金属層１０５を形成する。前記金属層１０５としては今後形成される活性層、特に活性層の量子井戸と結合（ｃｏｕｐｌｉｎｇ）して表面プラズモン共鳴を発生するのに好適な金属を用いることができ、表面プラズモンエネルギカップリング効率を考慮し、好ましくは、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、銀（Ａｇ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、クロム（Ｃｒ）またはその組み合わせを用いることができる。また、場合によっては相異なる金属を複数の層で構成することもできる。本発明によれば、金属層の厚さは典型的には約１〜１，０００ｎｍ、より典型的には約５〜２５０ｎｍの範囲に定めることができ、好ましくは、多孔性領域１０４の厚さより低いレベルに定めることができる。
上述したように形成された金属層は、下部に位置する第１導電型半導体層の多孔性領域または表面１０４の幾何学的形態に応じてその形態的特徴が影響を受けるが、これに正確に対応しなくてもよい。
図２（ｄ）に示すように、金属層１０５を形成した後には第１導電型半導体層１０２の材質で追加的な層を形成し、これを第１導電型半導体の再成長層１０６と呼ぶことができる。
このように、第１導電型半導体を金属層１０５の上で再成長させるために、通常のエピ層形成（成長）方式、例えば、有機金属化学蒸着法（ＭＯＣＶＤ）、分子ビーム成長法（ＭＢＥ）、ハイドライド気相成長法（ＨＶＰＥ）を採択することができる。有機金属化学蒸着法（ＭＯＣＶＤ）がより好ましく、これは、他の成長方式に比べ、成長効率が高いだけでなく、その過程でアニーリング（熱処理）を伴うため、再成長ステップに先立って別途にアニーリングするステップを経る必要がないためである。
第１導電型半導体の再成長過程のための有機金属化学蒸着法は、典型的には約６００〜１０５０℃の範囲、より典型的には約８００〜１０００℃のアニーリング（熱処理）過程（典型的には、約１〜５分間）を伴う。この過程において、下面に存在する金属層１０５は溶融し、第１導電型半導体層１０２の多孔性領域１０４において、不連続的なパターン、例えば、規則的または不規則的に分布したドット（ｄｏｔ）、ドットが連結された島（ｉｓｌａｎｄ）またはこれらが共存するパターンを形成することができる。特に、ナノロッドが形成されている多孔性領域または表面の場合にはナノロッドの上面に金属ドットが形成されることができ、ナノロッドの間の底面上に金属層が前記言及したような不連続的なパターンで形成されることができる。このように、金属層がアニーリングによって不連続的なパターンを形成する場合、一種のクラスター（ｃｌｕｓｔｅｒ）として存在するため、前記不連続的な金属パターンの厚さはアニーリング前の金属層の厚さより相当増加し得る。
このような金属層のパターン（規則的または不規則的）は金属層の厚さ、下部に位置する多孔性領域の形態的な特徴などによって影響を受けることができるが、特に金属層の厚さによる影響が大きいと言える。例えば、金属層の厚さが相対的に大きい場合には、ドットが連結された島のパターンを有する反面、金属層の厚さが相対的に小さい場合（例えば、１０ｎｍ未満）には、高温処理時に島形態のパターンが順次減少してドット形態が増加するようになる。
本明細書においては、便宜上、「金属層上に第１導電型半導体の再成長層を形成する」と記載しているが、前記表現はアニーリングによる金属層の不連続的なパターンに応じて再成長層の一部領域の下面が金属層と直接接触しなくてもよいということを含む概念として理解することができる。
不連続的な金属層パターンがその上に分布されている第１導電型半導体層１０２の多孔性領域１０４は、第１導電型半導体の再成長過程において依然として多孔性テンプレート（ｔｅｍｐｌａｔｅ）としての特性を有しているため、垂直成長（ｖｅｒｔｉｃａｌ ｇｒｏｗｔｈ）に比べて水平成長（ｌａｔｅｒａｌ ｇｒｏｗｔｈ）がより著しい。本発明が特定理論に拘束されるものではないが、薄膜に存在する転位はその後の再成長過程にも影響を及ぼして再成長層に転位を発生させる反面、多孔性のように段差が存在すれば上側の成長速度と下側の成長速度が相異なるようになって（ＥＬＯＧの原理と似ている）再成長層内の転位生成が抑制されると判断される。したがって、前記再成長層１０６には欠陥が効果的に減少される。
再成長ステップにおいて、アニーリングを伴わない方式（例えば、ＭＢＥなど）の場合、再成長ステップに先立って別途のアニーリング（熱処理）を行うこともでき、この時、アニーリング条件は、例えば、約６００〜９００℃の温度および約１〜５分である。
再成長される第１導電型半導体層１０６はロッドの間の空間またはポアを満たしながら再成長され、少なくとも多孔性領域１０４を覆う厚さで形成することが好ましい。
本発明の好ましい具体例によれば、前記第１導電型半導体の再成長層１０６は後続的にその上に形成される活性層と下面に位置する金属層との間に表面プラズマ共鳴効果が達成されるのに好適な厚さで形成する。このような表面プラズマ共鳴効果を達成できる第１導電型半導体の再成長層１０６の厚さまたは高さ（多孔性領域内の金属パターンの上面から再成長層上面までの距離）は約１〜３００ｎｍ、より好ましくは約３０〜８０ｎｍの範囲であってもよい。但し、金属の種類を考慮して第１導電型半導体再成長層１０６の厚さを調節することが好ましく、例えば、金属材質がＡｇである場合には約４２〜５０ｎｍ（典型的には約４７ｎｍ）、Ａｌの場合には約７０〜８０ｎｍ（典型的には約７７ｎｍ）、また、Ａｕの場合には約３０〜３５ｎｍ（典型的には約３３ｎｍ）のレベルである。
一方、再成長過程において、初期から過度に高温で処理する場合には下面の金属層が蒸発し得る。利点を考慮し、本発明の好ましい態様によれば、再成長初期（例えば、約１〜３０ｎｍ厚さまで）には約６００〜８５０℃範囲の相対的に低い温度に調節し、その後には約８００〜１０８０℃範囲の温度において再成長させることができる。
上述した再成長ステップを遂行した後、図２（ｅ）に示すように、第１導電型半導体の再成長層１０６の上に活性層１０７を形成する。本発明の好ましい具体例によれば、前記活性層は特にＩｎＧａＮ層またはＡｌＧａＮ層で形成することができ、多重量子井戸（ｍｕｌｔｉ−ｑｕａｎｔｕｍ ｗｅｌｌ、ＭＱＷ）または単一量子井戸のうちのいずれか１つの構造を有することができる。
上述した活性層の構造は例示的に記載したものであって、本発明は特定の活性層の構造に制限されるものではない。より好ましくは、ＧａＮ／ＩｎＧａＮ／ＧａＮの多重量子井戸またはＧａＮ／ＡｌＧａＮ／ＧａＮの多重量子井戸の構造で形成することができる。本発明の好ましい態様によれば、前記活性層１０７は、前述した層形成方式を利用し、単一量子井戸の場合には約２〜４ｎｍ、そして多重量子井戸（例えば、５対の活性層）の場合には約４０〜８０ｎｍの厚さで形成することができる。前記数値の範囲は例示的な意味であって、本発明が必ずしもこれに限定されるものではない。
上記のように形成された活性層１０７、特に量子井戸と第１導電型半導体の再成長層１０６の下側に形成された不連続的にパターン化された金属層１０５の表面プラズモンとの間の共鳴が発生する。
本発明の好ましい具体例によれば、図２（ｆ）に示すように、活性層１０７上に第２導電型半導体層１０８を形成することにより、ＬＥＤ構造にｐ−ｎヘテロ接合（ｈｅｔｅｒｏ−ｊｕｎｃｔｉｏｎ）を提供する。上述した第２導電型半導体層１０８の厚さは、好ましくは約５０〜９００ｎｍ、より好ましくは約８０〜３００ｎｍの範囲で構成することができ、このような第２導電型半導体の厚さ範囲は従来の表面プラズモンＬＥＤとは技術的に差別化される点に該当する。
従来に知られた複数の関連先行技術は、ＬＥＤ構造の上部に金属層を配置するため、活性層と金属層との間に位置するｐ−型半導体層の厚さは表面プラズモン共鳴を発生させるために低いレベル（例えば、５０ｎｍ未満）に限定するしかなく、その結果、半導体層の電気的特性が減少するしかない。その反面、本発明による構成を採択する場合、表面プラズモン共鳴効果と共に第２導電型半導体層１０８を所望の電気的特性を有するように構成することができる。
また、再成長層１０６は欠陥（貫通転位など）が減少した良質の層特性を示すことにより、その上に形成される活性層１０７および第２導電型半導体層１０８も欠陥が顕著に減少するため、表面プラズモン効果と共に内部量子効率の向上に寄与する。さらには、多孔性によるナノ構造の表面粗度は光抽出効率の向上に寄与すると期待される。さらには、金、銀、アルミニウムなどのように固有の反射特性を有する金属を活性層の下部に配置した結果、活性層から下部に放出される光を前記金属層によって上側に反射させることにより、附加的な発光効率の向上効果も得ることができると判断される。
一方、第２導電型半導体層１０８が形成された後には、後述するように様々な態様のＬＥＤ構造を形成することができる。
図４は、本発明の一具体例により、第２導電型半導体層の形成ステップ後に電極を形成する過程を概略的に示す図である。
前記具体例において、図４（ｂ）に示すように、第２導電型半導体層１０８、活性層１０７、第１導電型半導体の再成長層１０６、金属層１０５、および第１導電型半導体層１０２の多孔性領域１０４の一部領域を順次エッチングする。場合によっては、ＰＥＣエッチング処理されていない（すなわち、多孔性領域を除いた）第１導電型半導体層の残余層を一定厚さまでさらにエッチングすることができる。その次、エッチングした面（第１導電型半導体層の面）に第１電極２０２を設け、第２導電型半導体層１０８の上面に第２電極２０３を設ける（図４（ｃ））。この時、第１導電型半導体がｎ−型であり、第２導電型半導体がｐ−型である場合には、第１電極および第２電極は各々ｎ−型電極およびｐ−型電極に相当する。
図５は、本発明の他の具体例により、第２導電型半導体層の形成ステップ後に電極を形成する過程を概略的に示す図である。
前記で図示した具体例によれば、図５（ｂ）に示すように、先ず基板１０１および緩衝層１０３を除去する。その次、前記基板などが除去された第１導電型半導体層の下面に第１電極３０２を付着し、第２導電型半導体層１０８の上面に第２電極３０３を付着する（図５（ｃ））。このために、レーザリフト−オフまたは化学的リフト−オフ方式を利用することができる。
レーザリフト−オフ工程は、基板側からエキシマレーザ（ＫｒＦ、ＡｒＦなど）のような高エネルギ紫外線波長を照射（またはスキャニング）することによって基板とＬＥＤ構造を分離する方式である。例えば、導電型半導体としてＧａＮを用いる場合、前記導電型半導体層の下側部位はレーザを吸収してＧａＮ→Ｇａ＋１／２Ｎ２の反応によって昇華が起こる反面、基板はレーザを通過するので基板の分離が誘導される。
一方、化学的リフト−オフ工程の例として、シュウ酸（ｏｘａｌｉｃ ａｃｉｄ）などの溶液に試片を浸漬した後、試片と白金相対電極との間に約２０〜８０ボルト（Ｖ）レベルの電圧を印加して、前記第１導電型半導体の下側部位と基板１０１を分離する方法が挙げられる。化学的リフト−オフ工程のまた他の例としては、前述したＬＥＤウェハー製作過程において、基板上にＺｎＯまたはＣｒＮのような物質をテンプレート（ｔｅｍｐｌａｔｅ）に導入する方法がある。上述したＺｎＯまたはＣｒＮのような物質は湿式でエッチングし易い特性を有するため、湿式エッチングすることによって基板１０１を分離することができる。
本発明において、第２導電型半導体層１０８に電極（２０３，３０３）を形成する前に電流拡散層を選択的に導入することもできる。
ウェハーサンプルの製作
ＭＯＣＶＤ（製作社：ＶＥＥＣＯ、製品名：Ｄ−１８０）チャンバー内において、約４００μｍ厚さのサファイア基板を１０００℃で水素ガスを用いて前処理（熱処理）した後、５４０℃で低温ＧａＮバッファ層を形成した（厚さ：約３０ｎｍ）。次に、１０５０℃で２μｍ厚さのｎ−型ＧａＮ層を成長させ、直径２インチのウェハーサンプルを製作した。
ＰＥＣエッチング
エッチング工程（１）
前記ウェハーサンプルをチャンバーから取り出し、図３に示されたＰＥＣ装置（自体製作）によってＰＥＣエッチング処理を施した。前記ＰＥＣエッチング工程は下記の表１に記載された工程条件に従って行われた。
図６は、ＰＥＣエッチング処理により、ウェハーサンプルのｎ−型ＧａＮ層の表面にナノロッドを含む多孔性を示す走査電子顕微鏡（ＳＥＭ）写真である。図面によれば、ウェハーサンプルのｎ−型ＧａＮ層の表面に複数のナノロッドが含まれた多孔性領域が形成されていることを確認することができる。
エッチング工程（２）
下記の表２のように工程条件を変更したことを除いては、エッチング工程（１）と同じ方法によりＰＥＣエッチング処理を施した。
図７（ａ）〜図７（ｃ）は、エッチング中、時間に応じたｎ−型ＧａＮ層の表面変化を順次示すＳＥＭ写真である。図面によれば、ＰＥＣエッチングにより、ｎ−型ＧａＮ層の表面は部分的にエッチングされ（図７（ａ））、順次ナノロッド形態を示す（７（ｂ））。エッチングが続いて進行されることによってナノロッドの厚さ（幅）が減少し、その結果、図７（ｃ））のようにロッド形状が消失されていることが分かる。すなわち、電解質濃度を増加させることによってエッチング速度が増加した。
金属層の形成
エッチング工程（１）によってＰＥＣエッチング処理されたウェハーサンプル上にｅ−ｂｅａｍ蒸着機（製造社：コリアバキュームテク（Ｋｏｒｅａ Ｖａｃｕｕｍ Ｔｅｃｈ．，Ｌｔｄ．）、製品名：ＫＶＥ−Ｃ２５０９６）を利用して１０ｎｍ厚さで銀（Ａｇ）を蒸着させた。この時、ナノロッドの高さは約２００ｎｍであった。
ｎ−型ＧａＮの再成長
金属層（Ａｇ）が形成されたサンプルを再びＭＯＣＶＤチャンバーに入れて再成長させた。この時、再成長工程は８００℃で約１５ｎｍ、１０５０℃で約３５ｎｍを目標に遂行し、再成長に先立って８００℃で３分間のアニーリング処理を経るようにした。
ＭＯＣＶＤ内で伴うアニーリングによるサンプル表面の変化状態をＳＥＭによって観察し、その結果を図８に示す。図８の左側写真によれば、ロッドの間の比較的に明るい部分が金属に該当し、一種の島（ｉｓｌａｎｄ）パターンで存在している。また、図８の右側写真によれば、ナノロッド上に金属（Ａｇ）のドットが形成されていることが分かる。この時、アニーリングによって前記金属パターンはクラスターとして約１５０ｎｍ程度の高さを有することが観察された。
上述した工程により、ｎ−型ＧａＮがナノロッドの間の空間を満たし（すなわち、合体（ｍｅｒｇｉｎｇ）しながら側面成長し）、その後、ｃ−軸に再成長して、５０ｎｍの高さ（アニーリングによってクラスター化した金属パターンの上面から再成長層の上面までの距離）を有する層として形成されていることが観察された。
前記再成長されたサンプルの表面を電子顕微鏡で観察した結果を図９に示す。図面によれば、金属（Ａｇ）蒸着後に再成長されたサンプルは滑らかな（ｓｍｏｏｔｈ）表面を有することが確認され、これは、金属が既にナノロッドの間の空間を満たし、ＧａＮが金属の上で再成長しながら迅速に合体（ｍｅｒｇｅ）しているためであると判断される。
活性層およびｐ−型ＧａＮ層の形成
ＭＯＣＶＤチャンバー内において、ｎ−型ＧａＮの再成長層上に約３ｎｍ厚さのＩｎＧａＮ井戸と約７ｎｍ厚さのＧａＮバリアーの５個の対（ｐａｉｒ）からなる多重量子井戸層（活性層）を各々７８０℃および８３０℃で形成し、順次、９９０℃で１５０ｎｍ厚さのｐ−型ＧａＮ層を前記多重量子井戸層上に形成することによってＬＥＤウェハーを製作した。このように製作されたＬＥＤウェハーの表面状態を光学顕微鏡（倍率：×１００）で観察した結果を図１０に示す。図面から、ＬＥＤウェハーが滑らかな表面を有することが分かる。
ＬＥＤの製作
ＩＣＰ−エッチングによってｎ−型ＧａＮ層が露出する時までＬＥＤウェハーを部分的にエッチングした。その次、ｅ−ｂｅａｍ蒸着機（製造社：コリアバキュームテク、製品名：ＫＶＥ−Ｃ２５０９６）を使い、ＬＥＤウェハー上面のｐ−型ＧａＮ層および部分的エッチングによって露出されたｎ−型ＧａＮ層の各々にＣｒ／Ａｕ（２０ｎｍ／１００ｎｍ）電極層を形成した。
比較例
金属層を形成せずに再成長させたことを除いては、実施例と同じ方法によってＬＥＤを製作した。多重量子井戸層の形成に先立ち、再成長層の表面を電子顕微鏡で観察した結果を図１１に示す。図９と比較すると、金属層を形成しない場合には相対的に粗い表面を有することが分かる。これは、ナノロッドの間から発生する再成長に必要な時間が充分ではないので合体が不充分であるためであると判断される。
ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）評価
実施例１により製作されたＬＥＤおよび対照群（ＰＥＣエッチングおよび金属層形成過程を伴わないことを除いては、実施例１と同じ方式により製作されたＬＥＤ）の各々に対するＥＬ評価時の電気的特性を測定し、その結果を図１２のようなＩ−Ｖ ｃｕｒｖｅで示す。図面によれば、ＥＬ測定において、実施例１によるＬＥＤは順方向電圧が４．４Ｖである一方、対照群は４．６Ｖとしてほぼ類似しており、これは、金属層の存在によって電気的特性には特に影響がないことを意味する。
一方、実施例１により製作されたＬＥＤおよび対照群のＥＬ特性を評価し、図１３にＬ−Ｉ ｃｕｒｖｅで示す。図面によれば、２０ｍＡにおいて、実施例１のＬＥＤは対照群のＬＥＤに比べて約１．６倍増加した光出力（ｌｉｇｈｔ ｏｕｔｐｕｔ）を示し、電流が増加することに伴ってその差がより増加する傾向を示した。これは、実施例１の場合、金属層が活性層（多重量子井戸層）の近くに存在して、エネルギカップリングによって発光効率が増加したものと見られる。
ＰＬ（Ｐｈｏｔｏｌｕｍｉｎｅｓｃｅｎｃｅ）評価
実施例１および比較例の各々によって製作されたＬＥＤのＰＬスペクトルを図１４に示す。図面によれば、実施例１の場合、比較例に比べ、ＰＬ強度が約２．６７倍増加することが確認された。また、比較例の場合、実施例に比べて若干短い発光波長を示しており、これは、ＰＥＣエッチング後に再成長された時、完全に合体していない状態で多重量子井戸層が成長され、活性層の発光効率が低く、他の発光形態を示すものと判断される。
本発明により製作されたＬＥＤ内の欠陥減少の有無を確認するために、実施例１により製作されたＬＥＤおよび対照群（ＰＥＣエッチングおよび金属層形成過程を伴わないことを除いては、実施例１と同じ方式によって製作されたＬＥＤ）の各々の欠陥（貫通転位）密度を測定した。
ＬＥＤサンプルの各々を溶融水酸化カリウム（ｍｏｌｔｅｎ ＫＯＨ）に３５０℃で５分間湿式エッチング処理を施した。この時、湿式エッチング中に欠陥部位がエッチングされ、単位面積当たり欠陥の個数を数えて計算した。
前記実験による実施例１および対照群の各々の表面を図１５（ａ）および図１５（ｂ）に示す。測定結果、実施例１の欠陥密度は約５．２×１０５／ｃｍ２である反面、対照群の欠陥密度は約２．６８×１０６／ｃｍ２であった。したがって、本発明により製作されたＬＥＤの場合、欠陥密度が顕著に減少したことが確認された。
本発明の単なる変形乃至変更は全て本発明の領域に属するものであり、本発明の具体的な保護範囲は添付した特許請求の範囲によって明らかになる。
１０１ ・・・基板
１０２ ・・・第１導電型半導体層
１０３ ・・・緩衝層
１０４ ・・・多孔性領域または表面
１０５ ・・・金属層
１０６ ・・・第１導電型半導体の再成長層
１０７ ・・・活性層
１０８ ・・・第２導電型半導体層
２０２、３０２ ・・・第１電極
２０３、３０３ ・・・第２電極

Claims (11)

  1. ａ）基板上に第１導電型半導体層を提供するステップ；
    ｂ）前記第１導電型半導体層の上面を乾式または湿式エッチング処理を施して多孔性領域を形成するステップ；
    ｃ）前記多孔性領域が形成された第１導電型半導体層上に金属層を形成するステップ；
    ｄ）前記金属層上に第１導電型半導体層を再成長させるステップ；
    ｅ）前記再成長された第１導電型半導体層上に活性層を形成するステップ；および
    ｆ）前記活性層上に第２導電型半導体層を形成するステップ；
    を含み、
    前記ステップｄ）において、前記第１導電型半導体層は前記金属層がアニーリングによって多孔性領域に不連続的にパターン化された状態で再成長され、また、前記再成長された第１導電型半導体層は前記パターン化された金属層と前記活性層との間の表面プラズマ共鳴を発生させる厚さで形成されることを特徴とする発光ダイオードの製造方法。
  2. 前記多孔性領域は、湿式エッチングであるＰＥＣエッチングによって形成されることを特徴とする、請求項１に記載の発光ダイオードの製造方法。
  3. 前記多孔性領域の厚さは５０〜３００ｎｍの範囲であることを特徴とする、請求項１に記載の発光ダイオードの製造方法。
  4. 前記多孔性領域は複数のナノロッドを含み、前記ナノロッドの幅は１０〜４０ｎｍ、そして高さは５０〜３００ｎｍの範囲であることを特徴とする、請求項１に記載の発光ダイオードの製造方法。
  5. 前記ステップｃ）において形成される金属層の厚さは５〜２５０ｎｍの範囲であることを特徴とする、請求項１に記載の発光ダイオードの製造方法。
  6. 前記金属層の不連続パターンはアニーリングによって形成され、前記アニーリングはステップｄ）に先立ってまたはステップｄ）過程で行われることを特徴とする、請求項１に記載の発光ダイオードの製造方法。
  7. 前記ｄ）ステップは、有機金属化学蒸着法（ＭＯＣＶＤ）によって行われることを特徴とする、請求項１に記載の発光ダイオードの製造方法。
  8. 前記金属層の不連続的なパターンは、不連続的に分布したドット（ｄｏｔ）、ドットが連結された島（ｉｓｌａｎｄ）またはこれらが共存するパターンであることを特徴とする、請求項１に記載の発光ダイオードの製造方法。
  9. 前記再成長された第１導電型半導体層の厚さは１〜３００ｎｍの範囲であることを特徴とする、請求項１に記載の発光ダイオードの製造方法。
  10. 前記第２導電型半導体層の厚さは８０〜３００ｎｍの範囲であることを特徴とする、請求項１に記載の発光ダイオードの製造方法。
  11. 上面に多孔性領域を有する第１導電型半導体層；
    前記第１導電型半導体層の多孔性領域に形成された、不連続的なパターンの金属層；
    前記不連続的なパターンの金属層上に形成された第１導電型半導体の再成長層；
    前記第１導電型半導体再成長層上に形成された活性層；および
    前記活性層上に形成された第２導電型半導体層；
    を含み、
    前記第１導電型半導体の再成長層は、前記不連続的なパターンの金属層と前記活性層との間の表面プラズマ共鳴を発生させる厚さで形成されることを特徴とする発光ダイオード。
JP2010239302A 2010-02-02 2010-10-26 改善された発光効率を有する発光ダイオードおよびその製造方法 Pending JP2011159956A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100009468A KR101038923B1 (ko) 2010-02-02 2010-02-02 개선된 발광 효율을 갖는 발광 다이오드 및 이의 제조방법
KR10-2010-0009468 2010-02-02

Publications (1)

Publication Number Publication Date
JP2011159956A true JP2011159956A (ja) 2011-08-18

Family

ID=43837319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010239302A Pending JP2011159956A (ja) 2010-02-02 2010-10-26 改善された発光効率を有する発光ダイオードおよびその製造方法

Country Status (5)

Country Link
US (1) US8476088B2 (ja)
EP (1) EP2355179A3 (ja)
JP (1) JP2011159956A (ja)
KR (1) KR101038923B1 (ja)
WO (1) WO2011096626A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103999245A (zh) * 2011-12-14 2014-08-20 首尔伟傲世有限公司 半导体装置及制造半导体装置的方法
JP2016513882A (ja) * 2013-03-13 2016-05-16 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 多孔質の反射性コンタクトを作製する方法及び装置
JP2016207968A (ja) * 2015-04-28 2016-12-08 一般財団法人ファインセラミックスセンター 窒化物系半導体のエッチング方法および窒化物系半導体の結晶欠陥検出方法
JP2018026514A (ja) * 2016-08-01 2018-02-15 日亜化学工業株式会社 ナノロッドの形成方法及び半導体素子の製造方法
KR20200070330A (ko) * 2017-10-17 2020-06-17 루미레즈 엘엘씨 Eqe를 향상시키기 위해 통합된 나노-포토닉 구조들을 갖는 led 방출기들

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012051618A2 (en) * 2010-10-15 2012-04-19 The Regents Of The University Of California Method for producing gallium nitride substrates for electronic and optoelectronic devices
FR2967813B1 (fr) * 2010-11-18 2013-10-04 Soitec Silicon On Insulator Procédé de réalisation d'une structure a couche métallique enterrée
US8802461B2 (en) * 2011-03-22 2014-08-12 Micron Technology, Inc. Vertical light emitting devices with nickel silicide bonding and methods of manufacturing
US8481353B2 (en) * 2011-04-14 2013-07-09 Opto Tech Corporation Method of separating nitride films from the growth substrates by selective photo-enhanced wet oxidation
CN103367585B (zh) * 2012-03-30 2016-04-13 清华大学 发光二极管
CN103367584B (zh) * 2012-03-30 2017-04-05 清华大学 发光二极管及光学元件
CN103367583B (zh) * 2012-03-30 2016-08-17 清华大学 发光二极管
CN103474543B (zh) * 2012-06-07 2016-06-08 清华大学 发光二极管
CN103474520B (zh) * 2012-06-07 2016-04-13 清华大学 发光二极管的制备方法
WO2014007867A1 (en) * 2012-07-02 2014-01-09 The Regents Of The University Of California Semi-transparent, transparent, stacked and top-illuminated organic photovoltaic devices
CN104662678A (zh) * 2012-08-30 2015-05-27 加利福尼亚大学董事会 用于发光二极管的{20-2-1}半极性氮化镓的pec蚀刻
KR101373101B1 (ko) 2012-11-09 2014-03-13 한국광기술원 플라즈몬층을 가지는 반도체소자 제조방법
TWI565094B (zh) * 2012-11-15 2017-01-01 財團法人工業技術研究院 氮化物半導體結構
KR20140095392A (ko) * 2013-01-24 2014-08-01 삼성전자주식회사 질화물 반도체 발광소자
KR102015914B1 (ko) * 2013-05-08 2019-08-29 엘지전자 주식회사 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법
KR102611981B1 (ko) 2017-10-19 2023-12-11 삼성전자주식회사 발광 장치 및 그 제조 방법
US11495428B2 (en) 2019-02-17 2022-11-08 Kla Corporation Plasmonic photocathode emitters at ultraviolet and visible wavelengths
KR20220060049A (ko) * 2020-11-02 2022-05-11 삼성디스플레이 주식회사 발광 소자, 발광 소자의 제조 방법, 및 이를 포함하는 표시 장치
US20220285584A1 (en) * 2021-03-08 2022-09-08 Applied Materials, Inc. Indium-gallium-nitride light emitting diodes with light reflecting mirrors

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7010183B2 (en) * 2002-03-20 2006-03-07 The Regents Of The University Of Colorado Surface plasmon devices
KR100491179B1 (ko) * 2001-11-21 2005-05-24 마츠시타 덴끼 산교 가부시키가이샤 박형 회로기판 및 박형 회로기판의 제조방법
US7710370B2 (en) * 2002-11-21 2010-05-04 Polymer Vision Limited Flexible display device rollable between rolled-up and unrolled states
US20050205883A1 (en) 2004-03-19 2005-09-22 Wierer Jonathan J Jr Photonic crystal light emitting device
US7961431B2 (en) 2004-05-04 2011-06-14 Illinois Tool Works Inc. Additive-free fiber for metal texture of hard disk drives
US7977694B2 (en) * 2006-11-15 2011-07-12 The Regents Of The University Of California High light extraction efficiency light emitting diode (LED) with emitters within structured materials
KR100862516B1 (ko) * 2005-06-02 2008-10-08 삼성전기주식회사 발광 다이오드
US7655566B2 (en) * 2005-07-27 2010-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20070013664A (ko) 2005-07-27 2007-01-31 김종길 6불화규산을 출발 물질로 한 나노세공 실리카 및불소화합물의 제조방법
KR101230617B1 (ko) * 2006-06-30 2013-02-06 서울반도체 주식회사 발광 다이오드 및 이의 제조 방법
KR100915502B1 (ko) * 2007-01-18 2009-09-03 광주과학기술원 표면 플라즈몬을 이용하는 발광 다이오드
KR100899940B1 (ko) * 2007-01-18 2009-05-28 광주과학기술원 실리콘 양자점 발광소자 및 그 제조방법
KR100945989B1 (ko) 2007-02-09 2010-03-09 삼성전기주식회사 표면 플라즈몬 공명을 이용한 반도체 발광 소자
TWI335084B (en) * 2007-05-23 2010-12-21 Univ Nat Taiwan Color photodetector with multi-primary pixels
JP2008300344A (ja) * 2007-06-01 2008-12-11 Ryoichi Miyanaga 色彩変化自在、帯状照明器具
JP2009021481A (ja) * 2007-07-13 2009-01-29 Toshiba Lighting & Technology Corp 発光装置
EP2176891B1 (en) * 2007-07-19 2018-12-26 Lumileds Holding B.V. Vertical led with conductive vias
JP4932632B2 (ja) * 2007-08-06 2012-05-16 真也 石田 フレキシブルｌｅｄモジュールによる表示システム
WO2009038324A2 (en) * 2007-09-18 2009-03-26 Chungbuk National University Industry-Academic Cooperation Foundation Porous pattern semiconductor structure and semiconductor device and manufacturing method thereof
DE102008021403A1 (de) * 2007-09-28 2009-04-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zu dessen Herstellung
TW200933727A (en) * 2007-10-31 2009-08-01 Mitsubishi Chem Corp Etching method and method for manufacturing optical/electronic device using the same
KR101033298B1 (ko) * 2008-04-11 2011-05-09 광주과학기술원 산화아연계 발광 다이오드
US20100117118A1 (en) * 2008-08-07 2010-05-13 Dabiran Amir M High electron mobility heterojunction device
KR101552104B1 (ko) * 2009-01-20 2015-09-14 삼성전자주식회사 반도체 발광소자

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103999245A (zh) * 2011-12-14 2014-08-20 首尔伟傲世有限公司 半导体装置及制造半导体装置的方法
JP2016513882A (ja) * 2013-03-13 2016-05-16 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 多孔質の反射性コンタクトを作製する方法及び装置
JP2016207968A (ja) * 2015-04-28 2016-12-08 一般財団法人ファインセラミックスセンター 窒化物系半導体のエッチング方法および窒化物系半導体の結晶欠陥検出方法
JP2018026514A (ja) * 2016-08-01 2018-02-15 日亜化学工業株式会社 ナノロッドの形成方法及び半導体素子の製造方法
KR20200070330A (ko) * 2017-10-17 2020-06-17 루미레즈 엘엘씨 Eqe를 향상시키기 위해 통합된 나노-포토닉 구조들을 갖는 led 방출기들
JP2020537825A (ja) * 2017-10-17 2020-12-24 ルミレッズ リミテッド ライアビリティ カンパニー 一体化されたナノ・フォトニック構造を有するｅｑｅを増進するｌｅｄエミッタ
KR102395612B1 (ko) 2017-10-17 2022-05-09 루미레즈 엘엘씨 Eqe를 향상시키기 위해 통합된 나노-포토닉 구조들을 갖는 led 방출기들
JP7260536B2 (ja) 2017-10-17 2023-04-18 ルミレッズ リミテッド ライアビリティ カンパニー 光放出デバイス
US11757066B2 (en) 2017-10-17 2023-09-12 Lumileds Llc LED emitters with integrated nano-photonic structures to enhance EQE

Also Published As

Publication number Publication date
KR101038923B1 (ko) 2011-06-03
EP2355179A3 (en) 2013-08-28
WO2011096626A1 (ko) 2011-08-11
EP2355179A2 (en) 2011-08-10
US20110186863A1 (en) 2011-08-04
US8476088B2 (en) 2013-07-02

Similar Documents

Publication Publication Date Title
KR101038923B1 (ko) 개선된 발광 효율을 갖는 발광 다이오드 및 이의 제조방법
US8304756B2 (en) Deep ultraviolet light emitting device and method for fabricating same
KR101227724B1 (ko) 발광소자 및 그 제조방법
TWI445052B (zh) 藉由金屬有機化學氣相沈積（ＭＯＣＶＤ）於多孔性氮化鎵（ＧａＮ）模板上氮化銦鎵（ＩｎＧａＮ）之生長
US8686396B2 (en) Non-polar ultraviolet light emitting device and method for fabricating same
US9070794B2 (en) Method for making light emitting diode
TWI544656B (zh) Semiconductor light emitting element and manufacturing method thereof
US8981414B2 (en) Light emitting diode
US8415654B2 (en) Low resistance ultraviolet light emitting device and method of fabricating the same
US9231157B2 (en) Light emitting diode
EP2423982A2 (en) Light-emitting devices with two-dimensional composition-fluctuation active-region and method for fabricating the same
CN109075226B (zh) Iii族氮化物层叠体及iii族氮化物发光元件
SG183650A1 (en) A photonic device and method of making the same
WO2016082471A1 (zh) 发光二极管及其制作方法
JP4635727B2 (ja) 窒化物半導体発光ダイオード用エピタキシャルウエハの製造方法、窒化物半導体発光ダイオード用エピタキシャルウエハ、及び窒化物半導体発光ダイオード
KR100900471B1 (ko) 질화 갈륨계 화합물 반도체 다층 구조 및 그 제조방법
KR101245509B1 (ko) 다공성 기판의 제조 및 이에 의한 발광다이오드 제조 방법
KR20120073745A (ko) 광효율 및 결정성이 우수한 질화물계 발광소자 및 그 제조 방법
CN110718614A (zh) 一种提高光提取效率的紫外发光二极管芯片及其制作方法
JP2005340762A (ja) Ｉｉｉ族窒化物半導体発光素子
CN111066158B (zh) 发光器件表面粗化的方法与发光器件
KR101154321B1 (ko) 발광다이오드 및 그 제조방법
KR101112118B1 (ko) 자립형 ｉｉｉ족 질화물 기판의 제조방법
Hou et al. GaN-based light emitting diode with embedded SiO 2 pattern for enhanced light extraction
Cabalu et al. Visible light-emitting diodes grown by plasma assisted molecular beam epitaxy on hydride vapor-phase epitaxy GaN templates and the development of dichromatic (Phosphorless) white LEDs