KR101227724B1 - 발광소자 및 그 제조방법 - Google Patents

발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR101227724B1
KR101227724B1 KR1020077005200A KR20077005200A KR101227724B1 KR 101227724 B1 KR101227724 B1 KR 101227724B1 KR 1020077005200 A KR1020077005200 A KR 1020077005200A KR 20077005200 A KR20077005200 A KR 20077005200A KR 101227724 B1 KR101227724 B1 KR 101227724B1
Authority
KR
South Korea
Prior art keywords
columnar
growth
crystal
substrate
columnar crystals
Prior art date
Application number
KR1020077005200A
Other languages
English (en)
Other versions
KR20070046161A (ko
Inventor
아키히코 기쿠치
가쯔미 기시노
Original Assignee
가꼬호징 조찌가꾸잉
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가꼬호징 조찌가꾸잉 filed Critical 가꼬호징 조찌가꾸잉
Publication of KR20070046161A publication Critical patent/KR20070046161A/ko
Application granted granted Critical
Publication of KR101227724B1 publication Critical patent/KR101227724B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/002—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/605—Products containing multiple oriented crystallites, e.g. columnar crystallites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/041—Optical pumping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320225—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth polar orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/341—Structures having reduced dimensionality, e.g. quantum wires
    • H01S5/3412—Structures having reduced dimensionality, e.g. quantum wires quantum box or quantum dash

Abstract

기판 상에 질화물계 또는 산화물계 화합물 반도체의 기둥형상 결정을 형성시키고, 이 기둥형상 결정을 사용하여 반도체소자를 제조하는 방법으로, 상기 기판 표면에 있어서, III족 원자와 질소 또는 II족 원자와 산소 원자의 공급비 및 결정의 성장온도를 제어하여, 기판 표면에 있어서의 가로방향에 대한 결정 성장을 억제하고, 기둥형상 결정을 c축방향으로 이방성을 가지게 하여 성장시키는 것을 특징으로 하는 반도체소자의 제조방법.
Figure R1020077005200
발광소자, 기둥형상 결정, 반도체소자, 이방성

Description

발광소자 및 그 제조방법{Light emitting element and method of manufacturing the same}
본 발명은 질화물계 또는 산화물계 화합물 반도체층의 성장에 있어서, 소정의 밀도로 균일한 기둥형상 결정 성장을 행하고, 이 성장한 기둥형상 결정을 사용한 반도체 디바이스, 예를 들면, 다이오드(diode), 발광 다이오드(light emitting diode) 및 반도체 레이저 등의 반도체소자 및 그 제조방법에 관한 것이다.
본원은 2004년 8월 31일에 출원된 일본국 특허출원 제2004-253267호에 대해 우선권을 주장하고, 그 내용을 여기에 원용한다.
질화물계 화합물 반도체는, 조성영역 전부가 직접 전이형(direct transition)으로(예를 들면, AlN, GaN, InN 및 그들의 혼정(mixed crystals)), 넓은 밴드갭(band gap)을 가지며, 청색 또는 자색의 발광 다이오드의 재료, 즉, 단파장 발광소자 재료로서 알려져 있다.
그러나, 질화물계 화합물 반도체는, 육방정 구조의 결정구조를 가지기 때문에, 종래의 III-V족 화합물 반도체와 같이 격자정합하는 기판 결정(lattice-matched substrate crystal)이 존재하지 않아, 통상, 육방정 구조를 갖는 사파이어 기판면(또는 SiC 및 Si도 사용된다)에 성장시키고 있다.
그러나, 사파이어 기판의 (0001)면의 결정의 격자와, 질화물계 화합물 반도체의 (0001)면의 결정 격자는 격자정수(lattice constant)가 상이하여, 격자부정(lattice mismatch)이 존재하고, 사파이어 기판 상으로의 질화물계 화합물 반도체층의 성장에 있어서, 연속 박막으로서의 결정성이 불충분하여, 관통전이밀도(threading dislocation density)가 낮은 에피택셜막(epitaxial flim)을 얻을 수 없다.
이 관통전위가 고밀도로 존재하면, 고휘도 발광 다이오드나 반도체 레이저의 재료로서 사용한 경우, 발광 특성이 저하되어 버리게 된다.
이 때문에, 사파이어 기판에 소정 두께의 GaN 박막을 성장시킨 후, SiO2, SiN 또는 금속의 박막 스트라이프상 또는 메시상의 마스크를 형성한다.
그 다음, 특정 조건하에서 GaN을 재성장시키면, 상기 마스크 상에 결정이 성장되지 않아, 노출된 GaN 부분에만 GaN을 선택적으로 성장시킬 수 있다.
이 때, 마스크 상에 있어서는, 가로방향으로부터 GaN이 성장함으로써, 이 마스크 윗면에서 GaN 막이 결합되어 전면을 GaN이 덮어, 최종적으로 평탄한 GaN의 연속 박막을 생성할 수 있다(비특허문헌 1, 2 참조).
이 마스크 상에 가로방향 에피택셜 성장한 GaN의 연속 박막은, 통상의 제법과 비교하여 관통전위밀도를 대폭으로 삭감할 수 있다.
또한, 전술한 것과 유사한 수법으로서, 사파이어 기판이나 GaN 막에 단차(段差)를 형성함으로써 가로방향 성장하는 영역을 설치하여, 관통전이를 삭감하는 수 법도 제안되어 있다.
비특허문헌 1 : A. Usui, H. Sunakawa, A. Sakai and A. Yamaguchi, "Thick GaN epitaxial growth with low dislocation density by hydride vapor phase epitaxy," Jpn. J. Appl. Phys., 36 (7B) 1997.
비특허문헌 2 : A. Sakai, H. Sunakawa and A. Usui, "Defect structure in selectively grown GaN films with low threading islocation density," Appl. Phys. Lett., 71 (16) 1997.
발명의 개시
발명이 해결하고자 하는 과제
통상의 MOCVD(유기금속 기상퇴적)법으로, 사파이어 기판 상에 성장시킨 GaN 막의 관통전위밀도가 109/㎠인 것과 비교하여, 전술한 비특허문헌 1, 2에 있어서, 가로방향 에피택셜 성장을 이용함으로써, 관통전위밀도를 106/㎠ 정도까지 저감하는 것이 가능하다.
그러나, 비특허문헌 1, 2에 나타내는 성장방법에 있어서는, 제조과정이 복잡하고 공정수가 걸려, 통상의 성장법에 대해 비용이 증대되어 버린다고 하는 문제가 있다.
이 때문에, 시판되고 있는 저전위밀도의 GaN 웨이퍼는, 현재 2인치 웨이퍼 1장이 100만엔 정도로 매우 고가의 재료로 되어 있다.
또한, 나트륨 등을 용매로 하는 고압 합성법에 의한 매우 낮은 전위밀도의 GaN의 성장도 연구 레벨에서 보고되어 있지만, 제조공정의 제한으로부터 대면적화가 곤란하여 시장에는 거의 유통되고 있지 않다.
또한, 종래의 발광소자의 형성방법에 있어서는, 기둥형상 결정을 발광소자로서 사용할 때에, 기둥형상 결정 상부에 전극을 형성하고자 하는 경우, 전극재료가 기둥형상 결정 측면으로 돌아 들어가, 기둥형상 결정의 세로방향에 설치된 반도체층간의 단락(short-circuiting), 또한 인접하는 기둥형상 결정간의 전극으로서의 접속 불량이 발생하여, 기둥형상 결정을 포함하는 직경 수㎛ 이상의 대면적 발광소자의 형성이 곤란하다.
본 발명은 이러한 사정을 감안하여 이루어진 것으로, 간편하고 용이한 제조공정에 의해, 저렴하고 관통전위밀도가 낮은 GaN 기둥형상 결정 등의 반도체소자의 제조방법, 및 이 제조방법으로 제작한 GaN 기둥형상 결정을 사용한 고휘도 발광소자나 기능소자 등의 반도체소자를 제공하는 것을 목적으로 한다.
과제를 해결하기 위한 수단
본 발명의 반도체소자의 제조방법은, 기판 상(예를 들면, 소정의 결정면을 윗면으로 하는 기판 상)에, 질화물계 또는 산화물계 화합물 반도체의 기둥형상 결정을, 예를 들면, 분자선 에피택시(molecular beam epitaxy)(MBE)법, 또는 성장조건은 상이하지만 MOCVD(유기금속 기상성장)법, HVPE(하이브리드 기상성장)법 및 스퍼터법 등을 사용함으로써 형성시키고, 이 기둥형상 결정을 사용하여 발광소자를 제조하는 방법으로, 상기 기판 표면에 있어서, III족 원자와 질소 또는 II족 원자와 산소 원자(즉, III족 원료와 V족 원료 또는 II족 원료와 VI족 원료)의 공급비 및 결정의 성장온도를 제어하여, 기판 표면에 있어서의 가로방향에 대한 결정 성장을 억제하고, 기둥형상 결정을 c축방향으로 이방성(anisotropy)을 가지게 하여 성장시켜, 즉 도 2에 나타내는 영역 B의 조건, 결정의 성장온도: 750℃~950℃의 범위 내와, III족 원자와 질소 원자의 공급비: 1:2~1:100의 범위 내에 포함되도록 성장온도 및 III족 원자와 질소 원자의 공급비를 조정하여, 예를 들면 결정의 성장온도를 750℃~950℃의 범위 내로 하고, III족 원자와 질소 원자의 공급비를 1:2~1:100으로 하여, 가로방향에 대한 결정성장을 억제하고, 기둥형상 결정을 c축방향으로 이방성을 가지게 하여 성장시키는 것을 특징으로 한다.
즉, 결정의 성장온도를 일반적인 700℃ 보다 높게, 또한 질소의 공급 과잉상태로 하여, 가로방향(기둥형상 결정의 측벽인 c축에 수직인 방향)에 대한 결정 성장을 억제하고, 기둥형상 결정을 c축방향으로 이방성을 가지게 하여 성장시킨다.
또한, 본 발명의 반도체소자의 제조방법은, 기판 상에 질화물계 또는 산화물계 화합물 반도체의 기둥형상 결정을 형성시키고, 이 기둥형상 결정을 사용하여 반도체소자를 제조하는 방법으로, 상기 기판 표면에 있어서, III족 원료와 V족 원료 또는 II족 원료와 VI족 원료의 공급비 및 결정의 성장온도를 제어하여, 기판 표면에 있어서의 가로방향에 대한 결정 성장을 억제하고, 기둥형상 결정을 c축방향으로 이방성을 가지게 하여 성장시키는 것을 특징으로 한다.
여기에서, 기둥형상 결정을 형성하기 위한 원료는 반드시 원자상이 아니라, 분자상 또는 유기 Ga 화합물(Ga)이나 암모니아(N)라는 가스상의 형태로 공급되어도 된다.
본 발명의 반도체소자의 제조방법은, 기둥형상 결정이 소정의 높이로 성장한 시점에서, 이방성을 가지게 하여 기둥형상 결정을 성장시키는 모드에 대해, III족 원료와 V족 원료 또는 II족 원료와 VI족 원료의 공급비 및 결정의 성장온도를 조정하여, 기둥형상 결정의 길이방향만의 이방성 성장(anisotropic growth)이 아니라, 등방성 성장(isotopic growth)시키는 것을 특징으로 한다.
즉, 상기 제조방법은 기둥형상 결정의 길이방향(c축방향)만의 이방성 성장이 아니라, c축에 수직인 결정방향으로도 성장시키는 등방성 성장으로 성장조건을 조정하여, 성장 모드를 이방성 성장에서 등방성 성장으로 이행시킨다.
예를 들면, 본 발명의 발광소자의 제조방법은, 기둥형상 결정이 소정의 높이로 성장한 시점에서, 이방성을 가지게 하여 기둥형상 결정을 성장시키는 모드에 대해, III족 원자와 질소 원자의 공급비 및 결정의 성장온도를 조정하여, 즉, 도 2에 나타내는 영역 C의 조건, 결정의 성장온도: 500℃~800℃의 범위 내와, III족 원자와 질소 원자의 공급비: 1:2~1:100의 범위 내에 포함되도록 성장온도 및 III족 원자와 질소 원자의 공급비를 조정하여, c축방향만이 아니라 c축에 수직인 결정방향으로도 성장시켜, 기둥형상 결정의 상부를 역원뿔형상(reverse cone)또는 역각뿔(reverse polygonal pyramid)의 역뿔상(reverse pyramid)으로 하여, 이들 정상부에 있어서 질소계 화합물 반도체의 연속막으로서 결정을 성장시킨다.
본 발명의 반도체소자의 제조방법은 상기 기둥형상 결정의 성장 개시시에, 상기 기판 표면에 기둥형상 결정을 성장시키는 핵(성장핵으로, Si 기판 상 및 사파이어 기판 상에 MBE법에 의해, 기둥형상 결정을 성장시킬 때에 유효)으로 되는 도트(dot)를, 소정의 크기 및 밀도로 형성하는 것을 특징으로 한다.
본 발명의 반도체소자의 제조방법은, 상기 기둥형상 결정을 기판으로부터 분리하여, 다른 기판에 결합시키는 것을 특징으로 한다.
본 발명의 반도체소자의 제조방법은 상기 기둥형상 결정 사이를 절연성 재료로 충전하는 것을 특징으로 한다.
여기에서, 절연성 재료로서는 무기물 또는 유기물로서, 유전체(dielectric)를 포함하며, 상부 및 하부의 반도체층과 함께 콘덴서를 형성하는 재료이다.
본 발명의 반도체소자는 기판과, 상기 기판 상에 소정의 밀도로 설치된, 빛 또는 전자기능을 갖는 디바이스 구조(발광이나 전류가 흐르는 방향의 제어 등의 기능성을 발현하는 활성영역으로서 형성된 영역)가 형성된 기둥형상 결정과, 기둥형상 결정 상부에 형성된 2차원적으로 연속된 박막층(연속된 박막으로, 하부의 기둥형상 결정에 대해 연속해서 형성되어 있기 때문에 전극으로서 활용할 수 있는 영역)을 갖는 것을 특징으로 한다.
본 발명의 반도체소자는, 상기 기둥형상 결정이 높이방향의 소정의 위치에, 상기 디바이스 구조로서, 기둥형상 결정과 상이한 재료의 반도체층으로 되는 기능성을 갖는 부위(발광이나 전류가 흐르는 방향의 제어 등의 기능성을 발현하는 활성영역으로서 형성된 영역), 예를 들면, 발광영역이나 정류기능(rectifying function)을 갖는 영역 등이 설치되어 있는 것을 특징으로 한다.
본 발명의 반도체소자는 상기 기둥형상 결정의 상부와 상기 박막층 사이에, c축방향에 대해 기둥형상 결정과 동일한 재료에 의한, 기둥형상 결정의 직경으로부터 서서히 넓어지는 반도체층이 형성되어 있는 것을 특징으로 한다.
본 발명의 반도체 소자는 상기 기둥형상 결정 사이에, 유전체로 되는 충전재료(filling component)가 충전되어 있는 것을 특징으로 한다.
본 발명은 기둥형상 결정의 성장 모드(영역 B: 기판온도 750℃~950℃, V/III족 공급비 1:2~1:100)시와 역뿔대의 성장 모드(reverse truncated pyramid growth mode)(영역 C: 기판온도 500℃~800℃, V/III족 공급비 1:2~1:100)시에 있어서, 도 2의 각각의 성장 모드의 조건범위에서, 양쪽 모드의 성장온도를 동일하게 한 경우, 역뿔대의 성장 모드시에 있어서의 질소의 공급비를 기둥형상 결정의 성장 모드에 대해 보다 낮은 상태로 하여, 양쪽 모드의 질소 공급비를 동일하게 한 경우, 역뿔대의 성장 모드의 성장온도를 기둥형상 결정의 성장 모드에 대해 낮은 상태로 하고, 또한, 기둥형상 결정의 성장 모드에 대해 역뿔대의 성장 모드의 조건을, 기판온도를 낮게 하고, 질소의 공급비를 높게 하여, 영역 C 내에 유지시킴으로써, 도 12의 주사전자현미경사진으로 육안으로 확인할 수 있도록, 기둥형상 결정으로부터 연속해서 역뿔대의 층을 성장시켜, 최종적으로 역뿔대의 정상부에서 연속 박막으로 하고 있다.
본 발명의 영역 C에 있어서, 역뿔대의 반도체층을 성장시킬 때 V/III족에 있어서의 V족(질소)의 공급비를 높게 하고 있는 것은, 기둥형상 결정 사이에 있어서의 금속 Ga의 석출을 어렵게 하여, 기둥형상 결정의 c축과 수직인 면에 대해 과잉의 Ga가 공급되는 것을 방지하기 위함이다.
발명의 효과
이상 설명한 바와 같이, 본 발명에 의하면 질화물계 화합물 반도체(예를 들면, GaN)의 기둥형상 결정을 형성하고, 이 기둥형상 결정 각각에 발광부를 설치함으로써, 관통전위밀도를 거의 포함하지 않는 고품질의 기둥형상 결정의 특성을 살려, 단파장의 발광영역에 있어서의 고휘도 발광소자 등의 반도체 디바이스(반도체소자)를 얻을 수 있다.
또한, 본 발명에 의하면, 기둥형상 결정의 결정조건을 소정의 높이에 도달한 후에 변경하여, 기둥형상 결정의 성장을 이방성 성장으로부터 등방성 성장으로 변경하고, 상부를 역원뿔형상 또는 역각뿔형상으로 되도록 성장시켜, 역원뿔대(reverse truncated con) 또는 역각뿔대(reverse truncated pyramid)(양쪽을 포함하여 역뿔대로 한다)의 정상부를 접촉시키고, 최종적으로 기둥형상 결정의 상부를 연속 박막으로 함으로써, 전극재료의 기둥형상 결정 측부로 돌아 들어가는 것을 방지하여, 발광소자의 제조공정에 있어서의 전극형성을 용이하게 할 수 있다.
또한, 본 발명에 의하면 기판 표면에 기둥형상 결정을 성장시키는 핵을 처음에 소정의 간격으로 형성하고, 소정의 조건으로 이 핵으로부터 기둥형상 결정을 성장시켜 가기 때문에, 발광부를 형성하는 기둥형상 결정을 용이하게 기판 표면에 소정의 간격으로 생성하는 것이 가능해져, 고휘도의 특성을 갖는 발광체소자 등의 반도체 디바이스를 저렴하게 형성할 수 있다.
도면의 간단한 설명
도 1은 본 발명의 한 실시형태에 따른 발광 다이오드의 구조를 나타내는 개념도이다.
도 2는 기판온도(성장온도)와 V/III족의 공급비로부터 결정되는 성장조건을 설명하는 그래프이다.
도 3은 MBE장치의 개념도이다.
도 4는 발광소자의 제조방법을 설명하는 개념도이다.
도 5는 발광소자의 제조방법을 설명하는 개념도이다.
도 6은 발광소자의 제조방법을 설명하는 개념도이다.
도 7은 발광소자의 제조방법을 설명하는 개념도이다.
도 8은 GaN 기둥형상 결정, MOCVD로 성장시킨 GaN 연속막, MBE로 성장시킨 GaN 연속막의 실온 PL(포토루미네선스) 스펙트럼을 나타내는 그래프이다.
도 9는 PL 피크 강도의 여기광 강도(excitation light intensity) 의존성을 나타내는 그래프이다.
도 10은 본 발명의 기둥형상 결정을 사용한 반도체 레이저 구성의 단면구조를 나타내는 개념도이다.
도 11은 본 발명의 실시형태에 있어서의 스텝 S1~S6에 의해 형성된 기둥형상 결정의 단면을 나타내는 주사전자현미경사진의 도면이다.
도 12는 본 발명에서 형성된 기둥형상 결정에 의한 발광 다이오드의 발광 특성(전류와 광출력의 대응관계)을 나타내는 그래프이다.
부호의 설명
1…기판, 2…기둥형상 결정, 2a…역원뿔대부(reverse truncated cone portion)(p형의 클래드층(p-type cladding layer)), 2b, 2d…i형 블록층, 2c…발광층, 2e…클래드층(n형의 클래드층), 3…전극층
발명을 실시하기 위한 최선의 형태
<발광소자의 구조>
이하, 본 발명의 한 실시형태에 따른 발광소자(예를 들면, 발광 다이오드)의 구조를 도면을 참조하여 설명한다. 도 1은 동일한 실시형태에 따른 발광소자의 구조를 나타내는 블록 도면이다.
이 도면에 있어서, 발광소자(L)은 기판(1)의 윗면에 기둥형상 결정(2)가 형성되고, 기둥형상 결정(2)의 상부가 전극층(3)에 의해 전기적으로 접합되어 있다.
상기 기둥형상 결정(2)는, 도 1에 있어서의 우측의 확대도로부터 알 수 있는 바와 같이, 디바이스 구조로서, 역뿔(역원뿔형상 또는 역각뿔형상이다)부(2a)(p형 클래드층), i형 블록층(2b), 발광층(2c), i형 블록층(2d), n형 클래드층(2e)를 가지고 있다.
기둥형상 결정(2)는 전술한 바와 같은 디바이스 구조를 가지고 있고, 발광기능을 갖는 디바이스 구조의 영역(부위)으로서 발광층(2c)를 가지고 있다.
여기에서, 예를 들면, 역뿔부(2a)는 p-GaN:Mg(Mg를 불순물로서 p형으로 한 GaN), 또는 p-AlGaN:Mg로 형성되어 있고, i형 블록층(2b) 및 (2d)는 인트린식(intrinsic) GaN으로 형성되어 있으며, n형 클래드층(2e)는 n-GaN:Si(Si를 불순물로서 n형으로 한 GaN), 또는 n-AlGaN:Si로 형성되어 있고, 발광층(2c)는 InGaN/GaN(또는 InxGa1-xN/InyGa1-yN), 또는 GaN/AlGaN, AlxG1-xN/AlyG1-yN으로 되는 MQW(다중 양자 우물(multiple quantum well))구조(또는 SQW: 단일 양자 우물(single quantum well))로 형성되어 있다.
i형 블록층(2b) 및 i형 블록층(2d) 각각은, 역뿔부(2a), n형 클래드층(2e) 각각으로부터의 불순물의 발광층(2c)로의 확산을 방지하기 위해 설치되어 있는데, 필수는 아니고, 각 클래드층을 직접 발광층(2c)로 결합시킨 구조로 해도 된다.
예를 들면, 기판(1)은 도전성을 갖는 실리콘(또는 실리콘 카바이드 기판, 금속 기판 또는 도전성 처리된 사파이어 기판 등)으로, 이 실리콘 기판의 (111)면 또는 실리콘 카바이드나 사파이어 기판의 (0001)면에, 육방정의 질화물 반도체가 c축방향(도 1에 나타내는 바와 같이, 기판 평면에 수직방향, 즉 성장하는 기둥형상 결정의 축방향)에서 상기 기둥형상 결정(2)로서 형성되어 있다.
일반적으로, 격자정수가 상이한 기판 표면에, 육방정 구조의 질화물계 화합물 반도체를 에피택셜 성장시킬 때, 격자정수의 차이로부터 관통전위밀도가 많이 발생해 버린다.
이는, 기둥형상 결정의 성장 초기에 형성된 고밀도의 성장핵이 결합되어 연속막으로 될 때, 서로의 성장핵의 원자배열이 약간 어긋나 있기 때문에 일어난다.
그러나, 전술한 기둥형상 결정으로 함으로써, 개개의 기둥형상 결정은 단일 성장핵(핵)으로부터 성장하고 있기 때문에 관통전위를 거의 포함하고 있지 않아, 관통전위의 발생 원인이 되는 미결정끼리의 결합부가 없기 때문에, 결정 전체에 있어서의 관통전위밀도를 비약적으로 저하시키는 것이 가능하다.
더욱이, 성장면의 단면적을 작게 함으로써, 계면에 있어서의 변형응력(distortion stress)을 낮게 억제하고, 기둥형상 결정 단위의 관통전위의 발생을 낮게 억제하여, 결정에 있어서의 관통전위밀도를 저하시키는 효과도 얻을 수 있다.
실리콘은 도전성이 있고 저렴하지만, 질화물계 화합물 반도체에 대해, 격자정수가 크게 상이하여, 이 기판 상에 질화물계 화합물 반도체를 성장시키는 경우, 크랙이 들어가기 쉽고, 관통밀도가 높은 등의 문제가 있기 때문에, 통상은 도전성이 없는 사파이어 기판이 사용된다. 그러나, 본 발명에 있어서는, 전술한 바와 같이, 질화물계 화합물 반도체를 실리콘 기판 상에 형성 가능하게 하였기 때문에, 디바이스로서의 제조효율을 향상시킬 수 있다.
또한, 기판으로서 격자부정합이 없는 연속막상의 GaN의 막 표면이나, 그 밖의 반도체, 유리, 금속(Al, Ti, Fe, Ni, Cu, Mo, Pd, Ag, Ta, W, Pt, Au, 또는 이들 원소를 일부에 함유하는 합금)을 사용해도 된다. 이들 막 표면에 있어서, 초기 단계에 성장핵이 생성되어, 기둥형상 결정이 소정의 밀도(단위면적당 기둥형상 결정의 수)로 성장한다.
그리고, 본 발명에 있어서의 기둥형상 결정(2)는 구조상의 특징으로서, 소정의 거리, 즉 일정한 거리는 아니지만, 적어도 다른 기둥형상 결정과 접촉하지 않고, 소정의 밀도로 형성되어 있으며, 침설(沈設)하는 다른 기둥형상 결정과 성장 도중에 결합하여, 연속 박막으로 되는 것을 방지하고 있다.
또한, 전술한 바와 같이, 기둥형상 결정끼리 전혀 접촉하지 않는 상태가 아니라, 기둥형상 결정끼리의 일부는 물리적으로 접촉한 상태여도 되는데, 인접하는 기둥형상 결정과 원자 레벨에서의 결합이 없는 상태를 유지하고 있는 상태인 것이 중요하다. 원자 레벨에서의 결합이 생기면 접합면에 결정 결함이 발생되어 버린다.
여기에서, 종래 기술로서 사파이어 기판 상에, GaN의 기둥형상 결정을 형성한 후에, 기둥형상 결정 상에 연속 박막을 형성하는 방법(K. Kusakabe. Jpn. J. Appl. Phys. 40, 2001, L192-L194)이 있다. 그러나, 상기 종래 기술의 제조방법에 있어서는, 기둥형상 결정 사이에 재료인 Ga가 석출되어, 기둥형상 결정 사이의 절연을 유지할 수 없다고 하는 문제를 가지고 있었다.
본 발명의 기둥형상 결정 형성방법에 있어서는, 전술한 기둥형상 결정 사이에 재료의 일부를 석출시키는 경우가 없어, 기둥형상 결정 사이의 절연성을 만족시킬 수 있다.
또한, 본 발명에 있어서의 기둥형상 결정(2)는 구조상의 특징으로서 성장조건을 제어하여(후술하는 제조방법에 상세히 기술), 소정의 위치까지 c축방향으로 이방성을 가지게 한 성장이 행해지고, p형 클래드층의 성장으로부터 등방성(c축방향만이 아니라, c축에 수직인 방향의 성장을 포함한다)의 성장을 개시시켜 p형 클래드층을 역뿔부(2a)로서 형성함으로써, 최종적으로 전극층(3)으로서 연속 박막으로서 성장시킨다.
여기에서, 역뿔부의 형상은 역원뿔상 또는 역각뿔상과 같이 측면이 연속해서 넓어지는 형상 뿐 아니라, 기둥형상 결정으로부터 단계적으로, 즉 계단상으로 직경이 변화되어, c축방향으로 성장함에 따라 넓어져가는 구조를 포함하는 것이다.
또한, 역뿔형상에 한정되지 않고, c축방향으로 성장함에 따라 상부 성장면의 표면적이 넓어지도록 성장하여, 최종적으로 연속된 박막으로서 성장하는 구조여도 된다.
이것에 의해 본 발명의 기둥형상 결정은, 기판(1) 상에 형성된 기둥형상 결정(2)의 역뿔부(2a) 각각의 상부는 전극층(3)에 의해 전기적으로 접속되기 때문에, 종래예와 비교하여 역뿔부(2a) 이외의 부분과의 전기적 접속을 용이하게 방지할 수 있어, 반도체의 제조공정을 간이화화면서 소자 특성을 향상시키는 것이 가능하다.
<발광소자의 제조방법; 실리콘 기판 상>
기판(1)로서 두께 350 ㎛의 Sb 도프의 저저항 n형 실리콘 기판(Si(111)면 상)을 사용하여, 도 1에 나타내는 구조의 발광 다이오드를 형성하는 경우, 여기에서, 제조장치로서는 도 4에 나타내는 MBE(분자선 에피택시)장치를 사용한다.
이 때, 이면(기둥형상 결정을 성장시키지 않는 쪽 면)에, 기둥형상 결정 성장 전에, 열흡수용 Ti를 전자빔 증착 등에 의해 증착한다.
챔버 내의 진공도는 각 분자선 조사 셀로부터, 각 재료(예를 들면, In, Ga, Mg, Si 등의 금속 및 활성화된 질소원자) 분자선을 방사(放射)하지 않은 상태일 때, 10-6~10-9 Pa(파스칼)이고, 결정 성장을 위해 각 분자선 방사 셀로부터 분자선 및 질소를 방사하고 있는 상태일 때, 10-2~10-6 Pa가 된다.
전처리로서는 n형 클래드층(2e)와 기판(1)의 접속부의 저항값을 저하시키고, 또한 기둥형상 결정마다의 접속부의 저항값을 일치시키기 위해, RCA 세정이나 불산(hydrofluoric acid) 등에 의한 Si 기판 표면의 세정처리를 행하고, Si 기판 표면의 자연산화막을 제거하여, 표면의 활성화를 행한다.
또한, 이하의 기판온도는 실리콘 기판의 이면에 증착된 Ti 막의 온도를, 적외선 방사온도계로 관측(방사계수 0.37을 기준)하였다.
또한, 분자선 강도는 누드 이온 게이지(nude ion gauge)로, 측정시에 기판의 측정위치로 이동시켜서 축차 측정하였다.
도핑농도(전자, 정공농도(hole concentration))는 CV법 또는 단층막의 도핑 조건으로부터 추정하였다.
또한, 각 전극막 두께의 측정은 증착시에 수정 진동자 막후계(quartz oscillator thickness gauge)에 의해 측정하였다.
스텝 S1:
기판온도 500℃~600℃, 진공도 10-3 Pa~10-6 Pa에서 Ga를 조사한다.
그리고, Ga의 조사를 정지하고, 활성질소를 조사함으로써 GaN 도트를 형성하고, 이 GaN 도트를 성장의 핵으로 하여, 이후의 스텝에 있어서 기둥형상 결정을 성장시킨다. 단, 이후의 영역 B 내에 있어서의 조건 중 어느 하나의 경우, 이 스텝 S1을 생략해도 된다.
여기에서, 도 2는 기판온도(세로축:성장온도)와 V/III족의 공급비(가로축)로, 성장조건의 범위를 나타내고 있다.
성장온도와 V/III족 공급비의 대응에 있어서, 영역 A의 범위는 GaN이 분해되어 결정의 성장이 일어나지 않는 조건의 영역이고, 영역 B의 범위는 기둥형상 결정이 성장하는 모드의 조건이 되는 영역이며, 영역 C의 범위는 기둥형상 결정의 상부에 있어서 역뿔대상으로 성장하고, 결과적으로 연속막의 결정이 성장하는 모드의 조건으로 되는 영역이며, 영역 D도 영역 C와 마찬가지로, 역뿔대상으로부터 연속막으로 되는 성장 모드이지만, 기둥형상 결정의 사이에 금속 Ga가 충전된다.
따라서, 이후의 스텝 S2~스텝 S5의 기둥형상 결정의 성장에는 영역 B의 조건을 사용하고, 스텝 S6에 있어서의 역뿔대의 성장에는 영역 C의 조건을 사용한다.
스텝 S2:
다음으로, 기판온도를 860℃~880℃(영역 B: 750℃~950℃)로 하고, 진공도 10-3 Pa~10-6 Pa에서 Ga 및 N의 원자의 공급비를 1:2(질소: 1, Ga: 0.5, 영역 B: 1:2~1:100)로 하며, Ga의 분자선 강도를 6×10-4 Pa로 하고, N을 과잉공급하며, 상기 GaN 도트를 성장핵으로 하여, 100 nm~2000 nm, 예를 들면 750 nm의 높이(두께)의 n형의 클래드층(2e)를, GaN:Si의 기둥형상 결정으로서 성장시킨다. 여기에서, 실온에서 n(전자농도)=1×1015/㎤~1×1021/㎤가 되도록 n형 불순물원자인 Si 원자를 공급한다.
즉, 사파이어 기판 표면에 대해 통상의 GaN의 성장에 사용하는 기판온도(700℃)보다 고온, 그리고 III족 원자와 질소 원자의 공급비를 1:2~1:100의 조건하에서 성장시킴으로써, 기둥형상 결정이 형성되게 된다.
전술한 조건하, 즉, 800℃ 이상의 높은 기판온도로 하고, 진공도 10-3 Pa~10-6 Pa에서 사파이어 기판 표면에 대해 III족 원자와 질소 원자의 공급비를 1:2~1:100에 있어서 GaN을 성장시킴으로써, 육방정의 c축방향으로 이방성을 가지게 하여(기둥형상 결정의 측면인 a축 및 b축방향의 성장을 억제시켜서), 고품질 GaN의 기둥형상 결정(나노컬럼)을 형성시킬 수 있다(도 5 참조).
이 때, 일단 기둥형상 결정으로서 성장이 개시되면, 기판온도 600℃~950℃의 저온으로부터의 기판온도 범위에서, c축방향의 이방성을 가진 기둥형상 결정의 성장 모드를 지속시키는 것이 가능하다.
여기에서, Nd:YAG 펄스 레이저(파장 355 nm, 최대출력 20 mJ, 펄스폭 5 nm)를 사용한 광여기 유도 방출실험에 있어서도, 도 9에 나타내는 바와 같이, 매우 낮은 역치(threshold value)에서의 여기광 강도에 있어서의 유도 방출이 관측되었다.
그리고, 도 9에 있어서 나타내는 바와 같이, 유도 방출의 여기광 강도의 역치는 MOCVD-GaN으로 1.6 MW/㎠이고, MBE-GaN이 2.0 MW/㎠에 대해 본 발명의 MBE법에 의한 GaN 나노컬럼은 0.2 MW/㎠로 약 한자리수 낮은 값으로, 높은 유도 방출 특성을 가지고 있다.
스텝 S3:
다음으로, 기판온도 860℃~880℃(영역 B: 750℃~950℃)로 하고, 진공도 10-3 Pa~10-6 Pa에서 Ga 및 N의 원자를 1:2(영역 B: 1:2~1:100)의 비로 공급하여, i-GaN의 층인 i형 블록층(2d)를 상기 GaN:Si의 클래드층(2e)에 연속시켜서 기둥형상 결정으로서 10 nm의 두께로 성장시킨다.
스텝 S4:
다음으로, 기판온도 500℃~800℃로 하고, 진공도 10-3 Pa~10-6 Pa에서 In, Ga 및 N의 조성비를 InxxGa1-xN(x=0~0.5)의 비로 하고, 이 InGaN층을 두께 1 nm~10 nm로 형성하여, Ga 및 N의 원자를 (영역 B: 1:2~1:100)의 비로 공급하여 GaN층을 두께 1 nm~10 nm로 형성하고, 이 처리를 소정의 복수회 반복함으로써 InGaN층 및 GaN층을 번갈아 작성하여, MQW 구조의 발광부(2c)를 형성한다.
또한, 상기 MQW 구조에 있어서, InGaN/GaN 뿐 아니라 InGaN/InGaN, GaN/AlGaN 및 InAlGaN/AlGaN, AlGaN/AlGaN을 사용해도 된다.
이것에 의해, 발광부(2c)를 상기 i형 블록층(2d)에 연속된 기둥형상 결정으로서 성장시킨다.
스텝 S5:
다음으로, 기판온도 680℃~700℃(영역 B: 500℃~800℃)로 하고, 진공도 10-3 Pa~10-6 Pa에서 Ga 및 N의 원자를 1:2(질소: 1, Ga: 0.5, 영역 B: 1:2~1:100)의 비로 공급하고, i-GaN의 층인 i형 블록층(2b)를 상기 GaN:Si의 발광부(2c)에 연속시켜서 기둥형상 결정으로서 10 nm의 두께로 성장시킨다.
스텝 S6:
다음으로, 기판온도 680℃~700℃(영역 C: 500℃~800℃)로 하고, 진공도 10-3 Pa~10-6 Pa에서 Ga 및 N의 원자를 1:8(질소: 1, Ga: 0.125, 영역 C: 1:2~1:100)의 비로 공급함으로써, 결정 성장이 c축방향으로 이방성을 가진 성장 모드로부터 등방성에 가까운 성장 모드로 변환되어, (0001)면의 c축방향 뿐 아니라, 기둥형상 결정(2)의 측면인 c축에 수직인 결정 축방향으로도 결정이 성장하게 된다(도 6 참조).
이것에 의해, 100 nm~1000 nm 높이(두께)의 p형의 클래드층인 역뿔부(2a)를, GaN:Mg의 기둥형상 결정(2)로서 성장시킨다(도 7 참조). 여기에서, 실온에서 p=1×1015/㎤~1×1018/㎤가 되도록 p형 불순물로서 Mg 원자를 공급한다.
그리고, 각 기둥형상 결정(2)의 역뿔부(2a)가 가로방향의 결정 성장이 진행됨에 따라, 역뿔부(2a)의 정상부(즉, 역뿔부(2a)를 포함하는 기둥형상 결정(2)의 정상부)가 결합되어 성장하는 상태로 되어, 연속 박막으로서 전극층(3)이 형성되게 된다.
또한, 여기에서, p형 클래드층인 역뿔부(2a)에 대해, AlGaN을 사용해도 된다.
최종적으로, MBE장치로부터 꺼내 기판 표면, 즉 상기 전극층(3)의 윗면에 투명전극(예를 들면, 반투명의 Ti/Al의 p형 전극)을 형성하여, 발광 다이오드가 형성되게 된다. 여기에서, Ti/Al의 p형 전극은, 전자빔 증착법으로 Ti를 2 nm 퇴적시킨 후, Al을 3 nm 퇴적시켜서 2개의 금속막의 적층으로서 형성된다.
전술한 바와 같이 형성한 발광 다이오드의 특성을 도 12에 나타낸다(측정은 실온: R. T.). 도 12에 있어서, 가로축이 순방향 전류이고, 가로축이 그 순방향 전류에 의해 사출(射出)되는 빛의 발광강도이다.
또한, 여기에서, 기둥형상 결정의 성장 모드 그대로(도 5의 상태), p형의 클래드층인 역뿔부(2a)를 형성시키고(성장조건은 n형의 클래드층(2e)와 동일), 기둥형상 결정의 높이까지 상기 유전체의 절연재료로 충전하여, 도 10에 나타내는 바와 같이 투명전극을 형성해도 된다. 이와 같이 하더라도, 전극재료의 돌아 들어감을 방지하는 것이 가능해진다.
여기에서, 상기 절연재료의 SiO2, TiO2, Al2O3, SiN 등의 충전방법으로서, 예를 들면, 도쿄오카제 OCD-T7(SiO2), Chemat제의 산화물 함유 폴리머(TiO2, Al2O3) 등의 액체재료(용매에 절연재료의 미립자가 혼탁)를 스핀 코팅법(spin coating process)으로 도포 후에, 가열처리를 행하여 목적으로 하는 산화물을 기둥형상 결정 사이로 석출시킨다.
또한, 플라즈마 CVD법 등의 기상 퇴적법을 사용하여, 기둥형상 결정 사이에 목적으로 하는 산화물(예를 들면, SiO2, TiO2, Al2O3 등) 또는 SiN 등의 질화물을 퇴적시켜서 충전한다.
전술한 스텝 S1~스텝 S5에 있어서, III족 원자의 공급비와 비교하여 질소 공급비를 높게 함으로써, 결정 성장면(즉 c면)에 있어서의 III족 원자(Ga, In, Al 등)의 마이그레이션(migration)을 억제하여, c축방향에 대한 성장속도를 가로방향 결정의 성장속도에 비해 크게 하고, 소정의 높이까지 이방성의 성장 모드로 하여, 기둥형상 결정 사이의 결합, 즉 연속막화를 억제할 수 있다.
또한, 고온에서 성장시킴으로써 사파이어 기판에 있어서의 분해온도가 낮은 질소 극성의 GaN을 제거하여, AlN 도트에 있어서의 Ga 극성의 성장핵만을 선택적으로 성장시키는 것이 가능해진다.
더욱이, c축방향으로 성장하고 있는 기둥형상 결정의 측면인 c축에 수직인 결정면에 있어서, 이 측면에 부착된 Ga 원자는 고온이고 면방위(面方位)로부터 원자 흡착 사이트가 적다고 하는 조건하에서, 공간에 대해 재이탈되거나, 또는 기둥형상 결정의 정상면인 (0001)면으로 신속하게 마이그레이션하게 된다.
이 때문에, GaN의 기둥형상 결정은 c축방향에 이방성을 갖고 성장하여, 즉, 이 육방정 구조의 c면(0001)에 수직인 방향(c축방향)의 성장속도가 c면에 평행인 성장속도에 비해 현저히 커져, 성장하는 결정이 기둥형상 결정으로서 형성되는 것으로 생각된다.
또한, 상기 성장 메커니즘 외에, 기둥형상 결정의 정상면(c면)에 Ga 금속이 응집되어, 기상-액상-고상(VLS) 모드에서의 성장이 생기고 있을 가능성도 생각할 수 있다.
한편, 스텝 S6에 있어서는 p형 클래드층, 즉, 역뿔부(2a)(역뿔상 GaN 결정)를 성장시키고 있다.
여기에서, 스텝 S1~스텝 S5에 있어서의 GaN 기둥형상 결정을 성장하는 온도 750℃~950℃에 대해, 이 역뿔부(2a)의 성장에 대해 기판온도를 680℃(500℃~800℃) 정도까지 내리고, 또한 Ga 원자와 N 원자의 공급량을 1:4~1:100 정도까지 내려, 지극히 질소 과잉의 조건으로 GaN 결정의 성장을 행하고 있다.
이것에 의해, 기판온도를 기둥형상 결정의 성장시와 비교하여 저온화함으로써, Ga 원자의 마이그레이션이 늦어져, GaN 결정의 성장에 있어서 c축방향으로 평행한(c면에 대해 수직인) 성장속도와, c축방향에 수직인(c면에 평행한) 성장속도와의 차가 적어져, GaN 결정이 기둥형상 결정의 측벽면 방향으로도 성장하는 성장 모드로 변화된다.
그 결과, 기둥형상 결정의 직경이 성장과 함께 서서히 증가하게 되어, 역뿔(역뿔부)구조를 형성하는 것으로 생각된다.
또한, 다른 원인으로서, 결정을 p형으로 하기 위해 Mg를 도핑하고 있는데, 이 Mg의 도핑에 의해 Ga 극성이었던 GaN 기둥형상 결정 표면이 질소 극성으로 반전되어, 기둥형상 결정의 가로방향에 대한 성장속도가 증가되었을 가능성도 생각할 수 있다.
<발광소자의 제조방법; 사파이어 기판 상>
기판(1)로서 사파이어 기판((0001)면 상, 도전성 처리를 하고 있다)을 사용하여, 도 1에 나타내는 구조의 Si 기판 상에 생성할 때와 마찬가지로, 발광 다이오드를 형성한 경우를 사용하여 설명한다. 여기에서, 제조장치로서는 예를 들면, 도 3에 나타내는 MBE(분자선 에피택시)장치를 사용한다. 이 MBE장치는 챔버(21)과, 기반 가열용 히터(heater for heating substrate)(22), 분자선 조사용 셀(23a, 23b, 23c, 23d, 23e)를 구비하고 있다.
여기에서, 이면(기둥형상 결정을 성장시키는 것과 반대 면)에 Ti를 증착한 350 nm 정도 두께의 사파이어 기판을 사용한다.
또한, 사파이어 기판 표면에 대해, 100 W~450 W 정도의 RF 플라즈마에 의해 유량 0.1~10 cc/s의 N2 가스를 플라즈마화하고, 활성화된 N(질소)에 의한 표면처리를 기둥형상 결정의 성장을 행하기 전에 미리 행하여 둔다.
스텝 S1:
기판온도 700℃~950℃, 진공도 10-3 Pa(분자선 공급시)~10-6 Pa(분자선 비공급시)에서 Al 및 N의 공급비 1:1로 공급하고, 이 조건하에서 AlN을 수 nm, 또는 1 nm~20 nm의 층으로서 성장시킨다. 이것에 의해, 사파이어 기판 상에 소정의 밀도로 도트상의 AlN 성장핵을 형성할 수 있어, 균일성이 좋은 기둥형상 결정을 성장시킬 수 있다.
이 때, Al 및 N의 원자가 사파이어 기판 상을 마이그레이션함으로써, 소정의 거리에 있는 주변의 AlN끼리 결합되어 서서히 덩어리를 형성하여, 직경 50~100 nm 정도의 AlN 도트(4)가, 밀도 1010/㎠ 정도, 즉 소정의 간격을 가지고 형성된다(도 4 참조). 스텝 S2 이후에 있어서, 상기 AlN 도트(4)를 핵으로 하여 GaN을 성장시킴으로써, 재현성 좋게 GaN 기둥형상 결정을 성장시킬 수 있다.
이 AlN 도트(4)의 밀도는 상기 조건을 변화시킴으로써 적절히 변경시키는 것이 가능하다.
그리고, 스텝 S2 이후는 실리콘 기판과 마찬가지로 기둥형상 결정의 성장을 행한다.
그리고, 도 8에 나타내는 바와 같이, 본 발명의 MBE법을 사용한 제조방법으로, (0001) 사파이어 기판 상에 성장시킨 GaN 기둥형상 결정과, 유기금속 기상퇴적(MOCVD)법으로 성장시킨 GaN 연속막(관통전위밀도 3~5×109/㎠)과, MBE법으로 성장시킨 GaN 연속막(관통전위밀도 약 8×109/㎠)의 실온 포토루미네선스(PL) 스펙트럼을 나타낸다.
이 때, PL 스펙트럼 측정에 대한 여기 광원으로서는 파장 325 nm, 강도 10 mW의 CW의 He-Cd 레이저를 사용하고 있다.
여기에서, 기둥형상 결정의 직경은 50 nm~100 nm이다.
도 8에 있어서, MOCVD로 성장시킨 GaN의 발광 피크 강도를 1이라 하면, MBE법으로 형성한 GaN이 0.3으로, 본 발명의 MBE법으로 형성한 GaN의 기둥형상 결정은 27(나노컬럼 A)~286(나노컬럼 B)으로 매우 강하게 발광하는 것이 확인되었다.
또한, 사파이어 기판 및 실리콘 기판에 있어서의 기판 표면에서의 핵이 되는 도트(AlN 도트 또는 GaN 도트)를, 소정의 간격으로 주기적으로(소정의 밀도로) 형성하는 방법으로서, SiO2 막 또는 Ti 막을 마스크로 하여, 즉 성장시키고자 하는 부분에 대해, SiO2 막 또는 Ti 막에 홀을 형성하고 기판 표면을 노출시킴으로써, 노출된 부분에 기둥형상 결정을 성장시키도록 한다.
또한, 기둥형상 결정을 성장시키고자 하는 부분에, 소정의 에너지에 의해 전자빔이나 Ga 빔을 조사함으로써, 기판 표면을 변질(예를 들면, 흠집을 낸다)시켜서 도트가 성장하는 핵으로서 사용하는 방법도 있다.
더욱이, 기둥형상 결정을 성장시키고자 하는 부분에, 소정의 에너지에 의해 전자빔을 조사한다.
이것에 의해, 전자빔을 조사한 부분에 탄소가 석출되고, 이 석출된 마킹으로서 도트를 성장시키는 핵으로서 사용하는 것도 가능하다.
또한, 기판의 원자 스텝 구조를 웨이퍼 스케일로 설계하고, 이 스텝 구조를 템플레이트로서 사용하여 미세한 구조를 정렬시켜서, 테라스(terrace)와 스텝 밴드(step band)의 핵 생성의 선택성을 이용하여, 이 핵을 성장핵으로 하여 기둥형상 결정을 형성하도록 해도 된다.
또한, 실리콘 초정밀 금형 등을 이용하여, 나노·마이크로 임프린팅 기술( nano/micro-imprinting technique)에 의해, 직접적으로 기판 표면의 기둥형상 결정을 성장시키는 부분에 요철형상을 형성하여, 주기적 구조를 형성시키도록 해도 된다.
전술한 제조방법으로 제조함으로써, 관통전위를 거의 포함하지 않는 고품질의 GaN 결정을 용이하게 성장시켜, 기둥형상 결정의 성장시에 연속적으로 헤테로 접합이나 pn 접합을 용이하게 형성시키는 것이 가능하다.
또한, 상기 헤테로 접합 형성시, 격자정수나 열팽창계수가 크게 상이한 헤테로 구조를 성장하더라도, 기둥형상 결정이기 때문에 연속막과 비교하여 변형응력이 대폭 저하되기 때문에, 크랙의 발생을 방지하는 것이 가능하다.
더욱이, 전술한 제조방법에 의하면, 기둥형상 결정의 성장면(즉 정상부)이 자기형성적으로 나노 텍스쳐(표면 미세구조, 즉 표면의 미세한 요철형상)로 되어, 이 구조에 의해 광취출(extraction of light)이나 광도입(introduction of light) 효율이 높아, 발광 다이오드(LED)나 광여기 소자로서 이용하는 경우에 효율 향상이 기대된다.
전술한 기판재료 외에, SiC의 (0001)면, 금속(Al, Ti, Fe, Ni, Cu, Mo, Pd, Ag, Ta, W, Pt, Au, 또는 이들 원소를 일부에 함유하는 합금), 및 이들 금속을 예를 들면 소정의 기판(예를 들면, Si 기판의 (111)면)에 코팅한 평탄한 기판을, GaN 결정, 즉 III족 질화물 반도체의 기둥형상 결정의 기판으로서 이용하는 것도 가능하다.
또한, 전술한 제조방법에 있어서는, p형 클래드층의 형성에 있어서의 p형 도판트(p-type dopant)(불순물)에는 Mg를 사용하고 있지만, Mg에 대체하여 Be를 사용해도 된다.
더욱이, Mg에 대체하여 Be 및 Si, 또는 Be 및 O의 동시 도핑을 행하여, p형 클래드층을 형성해도 된다.
그리고, 본 발명은 파장대 200 nm(AlN)~800 nm(GaInN)의 발광소자를 대상으로 하고 있기 때문에, 기둥형상 결정 및 발광층의 재료로서는 질화물 반도체에 있어서 InGaN, GaN, AlGaInN, AlGaN, AlN 및 이들의 헤테로 구조 등을 사용하는 것이 가능하다.
또한, 기둥형상 결정 및 발광층의 다른 재료로서는, 산화물 반도체에 있어서 ZnO, CdZnO, MgZnO, MgZnCdO 및 이들의 헤테로 구조 등을 사용하는 것도 가능하다.
또한, 기판(1)이 절연성인 경우, 레이저 리프트오프(laser lift-off)나 에칭(etching)에 의해 이 기판(1)을 제거하고, 각 기둥형상 결정(2)의 n형 클래드층(2e)의 바닥부에 전극을 형성하거나, 전도성이 있는 다른 기판에 전사(옮김)해도 된다.
전술한 제조방법에 의해 형성된 기둥형상 결정은 주기적으로 배치되어 있기 때문에, 인접하는 기둥형상 결정 사이는 공동(空洞)상태로 되어 있다.
이 때문에, 소자 구조의 물리적 강도를 향상시키기 위해, 기둥형상 결정 사이에 절연체를 지지재료로서 충전하도록 해도 된다.
이 때의 충전재료로서는 SiO2, Al2O3, TiO2, ZrO2, Gd2O3, 폴리이미드 및 에폭시 수지 등을 사용한다.
이 때, 기판(1)이 절연성인 경우, 레이저 리프트오프나 에칭에 의해 이 기판(1)을 제거하고, 상기 지지재료(절연성 충전재료)를 충전한 후, 각 기둥형상 결정(2)의 n형 클래드층(2e)의 바닥부에 전극을 형성하거나, 전도성이 있는 다른 기판에 전사(옮김)해도 된다.
<반도체 레이저의 구조>
다음으로, 전술한 발광 다이오드에 있어서의 기둥형상 결정 및 제조방법을 사용한 반도체 레이저의 구성을, 구조의 단면을 나타내는 도 10을 사용해서 설명한다.
이 반도체 레이저는 전도체 재료의 기판(11)(Si의 (111)면, 또는 SiC(0001)면) 상에, n-AlGaN의 DBR(12)(Distributed Bragg Reflector; 분포 브래그 반사층), AlGaN의 MQW(13)(Multiple Quantum Well; 다중 양자 우물)으로 되는 활성층(active layer), p-AlGaN의 DBR(14) 등의 양자 구조로 되는 디바이스 구조(발광기능이나 빛 및 전자를 가두는 기능)를 갖는 복수의 기둥형상 결정을 소정의 주기로 배치 형성하고, 각 기둥형상 결정을 광투과성을 갖는 절연재료(15)(예를 들면, SiO2)에 의해 충전되어 있다.
여기에서, 이미 기술한 스텝 S6에 있어서, 기둥형상 결정의 성장 모드 그대로(도 5의 상태) 전체를 형성시키고, 기둥형상 결정의 높이까지 상기 유전체의 절연재료로 충전하여, 그 표면에 전극재료를 형성해도 된다. 이와 같이 하더라도, 전극재료의 돌아 들어감을 방지하는 것이 가능해진다.
또한, 결정의 성장을 등방성 모드로 하여, 기둥형상 결정에 있어서의 역뿔부의 정상부가 결합된 연속막(16) 상에, 광투과성 재료에 의한 전극(17)을 형성한 도 10에 나타내는 바와 같은 구조로 해도 된다. p측 반사경의 형성방법으로서는 p-AlGaN의 DBR14를 없애고 직접 16의 p형 연속막 형성을 행하여, 그 연속막 중에 반도체 DBR을 형성해도 되고, 유전체 다층막 반사경을 형성해도 된다.
기둥형상 결정이 어느 일정 거리 이내에 인접하게 함으로써, 상하의 전극 사이에 소정의 전류를 흘림으로써, 각 기둥형상 결정의 활성층이 발광을 개시하여, 인접한 다른 기둥형상 결정의 활성층으로부터의 사출광이 소정 강도로 입사되어 유도 방출이 발생하고, 각 기둥형상 결정에 있어서의 발광하는 빛의 위상의 동기(同期)가 이루어져 레이저 발진이 행해지게 된다.
전술한 본 발명의 반도체 레이저는 이미 기술한 발광 다이오드와 마찬가지로, 결정이 관통전위를 포함하고 있지 않기 때문에, 종래와 비교하여 발광 특성이 향상되고, 또한 기둥형상 결정 상부가 역뿔부의 역원뿔 또는 역각뿔형상으로부터 그 정상부에 있어서 순차 연속막(16)으로 되어 있기 때문에, 상부 전극(17)의 형성을 용이하게 행할 수 있다.
또한, 전술한 설명에 있어서, 기둥형상 결정의 성장을 분자선 에피택시(MBE)장치를 사용하고 있었지만, MOCVD, HVPE 및 스퍼터 등을 사용하더라도 기판온도와 V/III족의 공급비를 적시 제어함으로써, 전술한 기둥형상 결정을 사용한 발광소자를 형성할 수 있다.
또한, 본 발명을 발광 다이오드 및 반도체 레이저 등에 의해 설명하였는데, 이들 발광 디바이스 뿐 아니라, 다른 다이오드 구조(정류기능을 갖는 디바이스 구조) 등을 갖는 반도체 디바이스로 응용하는 것도 가능하다.
본 발명에 의하면 질화물계 화합물 반도체의 기둥형상 결정을 형성하고, 이 기둥형상 결정 각각에 발광부를 설치함으로써, 관통전위밀도를 거의 포함하지 않는 고품질의 기둥형상 결정의 특성을 살려, 단파장의 발광영역에 있어서의 고휘도 발광소자 등의 반도체 디바이스를 얻을 수 있다. 또한, 전극재료의 기둥형상 결정 측 부로의 돌아 들어감을 방지하여, 발광소자의 제조공정에 있어서의 전극형성을 용이하게 할 수 있다.

Claims (9)

  1. 기판 상에 질화물계 또는 산화물계 화합물 반도체의 기둥형상 결정을 형성시키고, 이 기둥형상 결정을 사용하여 반도체소자를 제조하는 방법으로,
    상기 기판 표면에 있어서, III족 원자와 질소 원자 또는 II족 원자와 산소 원자의 공급비를 1:2 ~ 1:100 으로 하고, 결정의 성장온도를 750℃ ~ 950℃ 로 제어하여, 기판 표면에 있어서의 가로방향에 대한 결정 성장을 억제하고, 기둥형상 결정을 길이방향으로 이방성을 가지게 하여 성장시키며,
    상기 기둥형상 결정이 소정의 높이로 성장한 시점에서, 원료 원자와 질소 원자 또는 원료 원자와 산소 원자의 공급비를 1:2 ~ 1:100 으로 하고, 결정의 성장온도를 500℃ ~ 800℃ 로 제어하여, 기둥형상 결정의 길이방향만의 이방성 성장이 아니라, 등방성 성장시키고,
    상기 기둥형상 결정이 길이방향으로 성장함에 따라, 상부 성장면의 표면적이 넓어지도록 성장하여, 최종적으로 연속된 박막으로서 성장시키는 것을 특징으로 하는 반도체소자의 제조방법.
  2. 삭제
  3. 제1항에 있어서, 상기 기둥형상 결정의 성장 개시 전에, 상기 기판 표면에 기둥형상 결정을 성장시키는 핵이 되는 도트를, 소정의 크기 및 밀도로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  4. 제1항에 있어서, 상기 기둥형상 결정을 기판으로부터 분리하고, 다른 기판에 결합시키는 것을 특징으로 하는 반도체소자의 제조방법.
  5. 제1항에 있어서, 상기 기둥형상 결정 사이를 절연성 재료로 충전하는 것을 특징으로 하는 반도체소자의 제조방법.
  6. 청구항 1에 기재된 제조방법에 의하여 제조된 반도체 소자로서,
    기판과,
    상기 기판 상에 소정의 밀도로 설치된, 발광, 광도입 또는 정류기능을 갖는 디바이스 구조가 형성되며, 그의 길이방향으로 이방성을 가지게 하여 성장시켜서, 길이방향으로 성장함에 따라, 성장면의 표면적이 넓어져서 상부가 역원뿔 형상이 되도록 성장된 기둥형상 결정과,
    기둥형상 결정 상부에 형성된 평평한 박막층을 갖는 것을 특징으로 하는 반도체소자.
  7. 제6항에 있어서, 상기 디바이스 구조는 상기 기둥형상 결정의 높이방향의 소정 위치에 형성되고, 또한 상기 디바이스 구조는 상기 기둥형상 결정과는 상이한 재료로 형성되는 반도체층인 것을 특징으로 하는 반도체소자.
  8. 제6항에 있어서, 상기 기둥형상 결정의 상부와 상기 박막층 사이에, 길이방향에 대해 기둥형상 결정과 동일한 재료에 의한, 기둥형상 결정의 직경으로부터 서서히 넓어지는 반도체층이 형성되어 있는 것을 특징으로 하는 반도체소자.
  9. 제7항에 있어서, 상기 기둥형상 결정 사이에, 유전체로 되는 충전재료가 충전되어 있는 것을 특징으로 하는 반도체소자.
KR1020077005200A 2004-08-31 2005-08-30 발광소자 및 그 제조방법 KR101227724B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004253267 2004-08-31
JPJP-P-2004-00253267 2004-08-31
PCT/JP2005/015799 WO2006025407A1 (ja) 2004-08-31 2005-08-30 発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
KR20070046161A KR20070046161A (ko) 2007-05-02
KR101227724B1 true KR101227724B1 (ko) 2013-01-29

Family

ID=36000057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077005200A KR101227724B1 (ko) 2004-08-31 2005-08-30 발광소자 및 그 제조방법

Country Status (6)

Country Link
US (2) US9362717B2 (ko)
EP (1) EP1796180B1 (ko)
JP (1) JP5280004B2 (ko)
KR (1) KR101227724B1 (ko)
TW (2) TWI500072B (ko)
WO (1) WO2006025407A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023033475A1 (ko) * 2021-08-30 2023-03-09 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
KR100720101B1 (ko) * 2005-08-09 2007-05-18 삼성전자주식회사 나노구조의 다기능성 오믹층을 사용한 탑에미트형 질화물계발광소자 및 그 제조방법
JP5592610B2 (ja) 2006-03-10 2014-09-17 エステイーシー．ユーエヌエム ナノワイヤーの製造方法、ＩＩＩ族窒化物ナノワイヤーアレイ、及びＧａＮ基板構造
GB2436398B (en) * 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
US7777250B2 (en) 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
JP2008034482A (ja) * 2006-07-26 2008-02-14 Matsushita Electric Works Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
JP2008066590A (ja) * 2006-09-08 2008-03-21 Matsushita Electric Works Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP2008066591A (ja) * 2006-09-08 2008-03-21 Matsushita Electric Works Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
WO2008039534A2 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures
US7799592B2 (en) 2006-09-27 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-gate field-effect transistors formed by aspect ratio trapping
US8502263B2 (en) 2006-10-19 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitter-based devices with lattice-mismatched semiconductor structures
JP2008108924A (ja) * 2006-10-26 2008-05-08 Matsushita Electric Works Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
US7663148B2 (en) * 2006-12-22 2010-02-16 Philips Lumileds Lighting Company, Llc III-nitride light emitting device with reduced strain light emitting layer
JP5453105B2 (ja) * 2006-12-22 2014-03-26 クナノ アーベー ナノ構造のｌｅｄ及びデバイス
US7692198B2 (en) * 2007-02-19 2010-04-06 Alcatel-Lucent Usa Inc. Wide-bandgap semiconductor devices
JP2008218523A (ja) * 2007-02-28 2008-09-18 Nichia Chem Ind Ltd 窒化物半導体レーザ素子及びその製造方法
JP5043472B2 (ja) * 2007-02-28 2012-10-10 学校法人上智学院 Ｉｉｉ族窒化物半導体微細柱状結晶の製造方法およびｉｉｉ族窒化物構造体
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
WO2008124154A2 (en) 2007-04-09 2008-10-16 Amberwave Systems Corporation Photovoltaics on silicon
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
CN101796212B (zh) * 2007-09-03 2014-04-09 学校法人上智学院 Iii族氮化物结构体以及iii族氮化物半导体微细柱状晶体的制造方法
CN101884117B (zh) 2007-09-07 2013-10-02 台湾积体电路制造股份有限公司 多结太阳能电池
TWI351717B (en) * 2007-10-15 2011-11-01 Univ Nat Chiao Tung Method for forming group-iii nitride semiconductor
EP2221854B1 (en) * 2007-11-27 2016-02-24 Sophia School Corporation Iii nitride structure and method for manufacturing iii nitride structure
JP2009140975A (ja) * 2007-12-04 2009-06-25 Panasonic Electric Works Co Ltd 半導体発光装置およびそれを用いる照明装置ならびに半導体発光装置の製造方法
JP5227224B2 (ja) * 2008-03-14 2013-07-03 パナソニック株式会社 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
FR2930839A1 (fr) * 2008-05-05 2009-11-06 Commissariat Energie Atomique Procede de realisation d'un composant flexible a base de nanofils
JP5145120B2 (ja) * 2008-05-26 2013-02-13 パナソニック株式会社 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
JP5547076B2 (ja) * 2008-09-01 2014-07-09 学校法人上智学院 半導体光素子アレイおよびその製造方法
KR20100028412A (ko) * 2008-09-04 2010-03-12 삼성전자주식회사 나노 막대를 이용한 발광 다이오드 및 그 제조 방법
US8034697B2 (en) 2008-09-19 2011-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of devices by epitaxial layer overgrowth
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
DE102008056175A1 (de) * 2008-11-06 2010-05-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Strahlung emittierenden Dünnschichtbauelements und Strahlung emittierendes Dünnschichtbauelement
JP5199057B2 (ja) * 2008-12-24 2013-05-15 スタンレー電気株式会社 半導体素子の製造方法、積層構造体の製造方法、半導体ウエハおよび積層構造体。
WO2010114956A1 (en) 2009-04-02 2010-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
KR101608923B1 (ko) 2009-09-24 2016-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
FR2951875B1 (fr) * 2009-10-23 2012-05-18 Commissariat Energie Atomique Procede de fabrication d?un ecran a tres haute resolution utilisant une couche conductrice anisotropique et emissive
CN102117771B (zh) * 2009-12-31 2013-05-08 比亚迪股份有限公司 一种发光二极管外延片和管芯及其制作方法
JP6284290B2 (ja) 2010-02-19 2018-02-28 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 窒化物半導体層の成長方法、及びそれにより形成される窒化物半導体基板
DE102010012711A1 (de) * 2010-03-25 2011-09-29 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements
EP2381488A1 (en) * 2010-04-22 2011-10-26 Imec Method of manufacturing a light emitting diode
US8242523B2 (en) * 2010-07-29 2012-08-14 National Tsing Hua University III-Nitride light-emitting diode and method of producing the same
DE102011077614B4 (de) * 2011-06-16 2023-08-17 Osram Gmbh Verfahren zur Herstellung einer Leuchtvorrichtung und Leuchtvorrichtung
KR20130040498A (ko) * 2011-10-14 2013-04-24 삼성코닝정밀소재 주식회사 질화갈륨 막 제조방법
FR2997420B1 (fr) * 2012-10-26 2017-02-24 Commissariat Energie Atomique Procede de croissance d'au moins un nanofil a partir d'une couche d'un metal de transition nitrure obtenue en deux etapes
FR2997557B1 (fr) 2012-10-26 2016-01-01 Commissariat Energie Atomique Dispositif electronique a nanofil(s) muni d'une couche tampon en metal de transition, procede de croissance d'au moins un nanofil, et procede de fabrication d'un dispositif
US9537044B2 (en) 2012-10-26 2017-01-03 Aledia Optoelectric device and method for manufacturing the same
FR3019188B1 (fr) * 2014-03-27 2017-11-24 Commissariat Energie Atomique Procede de croissance d'un element allonge a partir d'un germe forme dans un creux d'une couche ou d'un plot de nucleation
FR3044470B1 (fr) * 2015-11-30 2018-03-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique comportant des structures semiconductrices tridimensionnelles en configuration axiale
JP6688109B2 (ja) * 2016-02-25 2020-04-28 日本碍子株式会社 面発光素子、外部共振器型垂直面発光レーザー、および面発光素子の製造方法
US10541514B2 (en) * 2016-02-25 2020-01-21 Ngk Insulators, Ltd. Surface-emitting device, vertical external-cavity surface-emitting laser, and method for manufacturing surface-emitting device
JP7090861B2 (ja) * 2017-02-28 2022-06-27 学校法人上智学院 光デバイスおよび光デバイスの製造方法
JP7333666B2 (ja) * 2017-02-28 2023-08-25 学校法人上智学院 光デバイスおよび光デバイスの製造方法
FR3064109A1 (fr) * 2017-03-20 2018-09-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Structure a nanofils et procede de realisation d'une telle structure
JP7097567B2 (ja) * 2018-02-28 2022-07-08 セイコーエプソン株式会社 発光装置およびその製造方法、ならびにプロジェクター
JP7188689B2 (ja) * 2018-08-06 2022-12-13 セイコーエプソン株式会社 発光装置およびプロジェクター
JP7188690B2 (ja) * 2018-08-22 2022-12-13 セイコーエプソン株式会社 プロジェクター
JP7320770B2 (ja) * 2018-09-28 2023-08-04 セイコーエプソン株式会社 発光装置およびプロジェクター
TWI682053B (zh) 2018-12-21 2020-01-11 國立中山大學 氮化銦鎵／氮化鎵量子井倒角錐的製造方法
JP6935657B2 (ja) * 2019-03-26 2021-09-15 セイコーエプソン株式会社 発光装置およびプロジェクター
FR3098013B1 (fr) * 2019-06-25 2021-07-02 Commissariat Energie Atomique Procédé de fabrication d'un dispositif optoélectronique à diodes électroluminescentes de type axial
FR3098012B1 (fr) * 2019-06-25 2023-01-13 Aledia Procédé d'homogénéisation de la section de nanofils pour diodes électroluminescentes
JP7056628B2 (ja) * 2019-06-28 2022-04-19 セイコーエプソン株式会社 発光装置およびプロジェクター
JP7392426B2 (ja) * 2019-11-28 2023-12-06 セイコーエプソン株式会社 発光装置およびプロジェクター
US20210168338A1 (en) * 2019-11-29 2021-06-03 Seiko Epson Corporation Light emitting apparatus and projector
RU2758776C2 (ru) * 2019-12-05 2021-11-01 Федеральное государственное бюджетное учреждение науки Физико-технический институт им. А.Ф. Иоффе Российской академии наук Способ изготовления наноколончатой гетероструктуры на основе соединений iii-n
RU2731498C1 (ru) * 2019-12-06 2020-09-03 Федеральное государственное бюджетное учреждение высшего образования и науки "Санкт-Петербургский национальный исследовательский Академический университет имени Ж.И. Алферова Российской академии наук" (СПБАУ РАН им. Ж.И. Алферова) Способ получения функционального трехмерного компонента оптоэлектронного прибора и функциональный трехмерный компонент оптоэлектронного прибора
RU197477U1 (ru) * 2019-12-09 2020-04-30 Федеральное государственное бюджетное учреждение высшего образования и науки "Санкт-Петербургский национальный исследовательский Академический университет имени Ж.И. Алферова Российской академии наук" (СПБАУ РАН им. Ж.И. Алферова) Функциональный трехмерный компонент оптоэлектронного прибора
JP7424038B2 (ja) * 2019-12-23 2024-01-30 セイコーエプソン株式会社 発光装置、および、プロジェクター
JP2021136326A (ja) 2020-02-27 2021-09-13 セイコーエプソン株式会社 発光装置およびプロジェクター
JP2021141266A (ja) 2020-03-09 2021-09-16 セイコーエプソン株式会社 発光装置およびプロジェクター
FR3109469B1 (fr) * 2020-04-15 2022-04-29 Centre Nat Rech Scient Procédé de fabrication d’un dispositif émetteur de rayonnement
KR20220078016A (ko) * 2020-12-02 2022-06-10 삼성디스플레이 주식회사 표시 장치 및 발광 소자의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142728A (ja) * 2001-11-02 2003-05-16 Sharp Corp 半導体発光素子の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231049A (en) * 1990-11-05 1993-07-27 California Institute Of Technology Method of manufacturing a distributed light emitting diode flat-screen display for use in televisions
US5895932A (en) * 1997-01-24 1999-04-20 International Business Machines Corporation Hybrid organic-inorganic semiconductor light emitting diodes
US6404125B1 (en) * 1998-10-21 2002-06-11 Sarnoff Corporation Method and apparatus for performing wavelength-conversion using phosphors with light emitting diodes
US6410940B1 (en) * 2000-06-15 2002-06-25 Kansas State University Research Foundation Micro-size LED and detector arrays for minidisplay, hyper-bright light emitting diodes, lighting, and UV detector and imaging sensor applications
US20020017652A1 (en) * 2000-08-08 2002-02-14 Stefan Illek Semiconductor chip for optoelectronics
US6882051B2 (en) * 2001-03-30 2005-04-19 The Regents Of The University Of California Nanowires, nanostructures and devices fabricated therefrom
EP1422748A1 (en) * 2001-08-01 2004-05-26 Nagoya Industrial Science Research Institute Group iii nitride semiconductor film and its production method
JP2003152220A (ja) 2001-11-15 2003-05-23 Sharp Corp 半導体発光素子の製造方法および半導体発光素子
FR2842832B1 (fr) 2002-07-24 2006-01-20 Lumilog Procede de realisation par epitaxie en phase vapeur d'un film de nitrure de gallium a faible densite de defaut
US7211143B2 (en) * 2002-12-09 2007-05-01 The Regents Of The University Of California Sacrificial template method of fabricating a nanotube
US7355216B2 (en) * 2002-12-09 2008-04-08 The Regents Of The University Of California Fluidic nanotubes and devices
US7261775B2 (en) * 2003-01-29 2007-08-28 Ricoh Company, Ltd. Methods of growing a group III nitride crystal
US7265037B2 (en) * 2003-06-20 2007-09-04 The Regents Of The University Of California Nanowire array and nanowire solar cells and methods for forming the same
JP4755901B2 (ja) * 2003-08-08 2011-08-24 サンキュウ カン 高輝度の窒化物マイクロ発光ダイオード及びその製造方法
US7132677B2 (en) * 2004-02-13 2006-11-07 Dongguk University Super bright light emitting diode of nanorod array structure having InGaN quantum well and method for manufacturing the same
US8163575B2 (en) * 2005-06-17 2012-04-24 Philips Lumileds Lighting Company Llc Grown photonic crystals in semiconductor light emitting devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142728A (ja) * 2001-11-02 2003-05-16 Sharp Corp 半導体発光素子の製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Kusakabe K et al, "Overgrowth of GaN layer on GaN nano-columns by RF-molecular beam epitaxy", Journal of Crystal Growth, vol. 237-239, pages 988-992(2002.04.) *
Kusakabe K et al, "Overgrowth of GaN layer on GaN nano-columns by RF-molecular beam epitaxy", Journal of Crystal Growth, vol. 237-239, pages 988-992(2002.04.)*

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023033475A1 (ko) * 2021-08-30 2023-03-09 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
KR20070046161A (ko) 2007-05-02
EP1796180A4 (en) 2011-03-02
US9362717B2 (en) 2016-06-07
JPWO2006025407A1 (ja) 2008-05-08
JP5280004B2 (ja) 2013-09-04
US20160254138A1 (en) 2016-09-01
EP1796180A1 (en) 2007-06-13
TW201330061A (zh) 2013-07-16
TW200614351A (en) 2006-05-01
TWI500072B (zh) 2015-09-11
WO2006025407A1 (ja) 2006-03-09
US20070248132A1 (en) 2007-10-25
TWI442456B (zh) 2014-06-21
EP1796180B1 (en) 2017-06-07

Similar Documents

Publication Publication Date Title
KR101227724B1 (ko) 발광소자 및 그 제조방법
KR101038923B1 (ko) 개선된 발광 효율을 갖는 발광 다이오드 및 이의 제조방법
US7498182B1 (en) Method of manufacturing an ultraviolet light emitting AlGaN composition and ultraviolet light emitting device containing same
US9224595B2 (en) Semiconductor optical element array and method of manufacturing the same
US6841410B2 (en) Method for forming group-III nitride semiconductor layer and group-III nitride semiconductor device
KR101646064B1 (ko) 질화물 반도체 발광 소자의 제조 방법, 웨이퍼, 질화물 반도체 발광 소자
TWI445052B (zh) 藉由金屬有機化學氣相沈積（ＭＯＣＶＤ）於多孔性氮化鎵（ＧａＮ）模板上氮化銦鎵（ＩｎＧａＮ）之生長
US8329489B2 (en) Method for manufacturing semiconductor light emitting device
US8415654B2 (en) Low resistance ultraviolet light emitting device and method of fabricating the same
JP5280439B2 (ja) 半導体層構造
US20060223211A1 (en) Semiconductor devices based on coalesced nano-rod arrays
JP2003229645A (ja) 量子井戸構造およびそれを用いた半導体素子ならびに半導体素子の製造方法
JP4925580B2 (ja) 窒化物半導体発光素子およびその製造方法
WO2014196471A1 (ja) Ｓｉ基板上に成長した閃亜鉛鉱型（立方晶とも言う。）ＡｌｙＩｎｘＧａ１－ｙ－ｘＮ結晶（ｙ≧０、ｘ＞０）からなる母結晶にナノドット（「量子ドット」とも言う。）を有する活性領域及びこれを用いた発光デバイス（ＬＥＤ及びＬＤ）
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
JP2000332293A (ja) Ｉｉｉ−ｖ族窒化物半導体発光素子及びその製造方法
JP4145108B2 (ja) ＧａＮＰ結晶の成長方法
JP2001308464A (ja) 窒化物半導体素子、窒化物半導体結晶の作製方法および窒化物半導体基板
JP2000277440A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜、窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜をもちいた半導体装置及び窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜をもちいた半導体レーザ
Lee Polarization Engineering in Gallium-Nitride-based Light-Emitting Diodes
JPH10270368A (ja) ＳｉＣハイブリッド基板及びその製造方法
Cao III–Nitride Light‐Emitting Diodes on Novel Substrates
JP2005197346A (ja) ＧａＮＡｓ結晶の成長方法及びＧａＮＡｓ結晶並びにＧａＮＡｓ結晶を備えた半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
N231 Notification of change of applicant
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151222

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161209

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171206

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 7