KR20130040498A - 질화갈륨 막 제조방법 - Google Patents

질화갈륨 막 제조방법 Download PDF

Info

Publication number
KR20130040498A
KR20130040498A KR1020110105312A KR20110105312A KR20130040498A KR 20130040498 A KR20130040498 A KR 20130040498A KR 1020110105312 A KR1020110105312 A KR 1020110105312A KR 20110105312 A KR20110105312 A KR 20110105312A KR 20130040498 A KR20130040498 A KR 20130040498A
Authority
KR
South Korea
Prior art keywords
gallium nitride
nitride film
growing
nanorods
nanorod
Prior art date
Application number
KR1020110105312A
Other languages
English (en)
Inventor
임성근
김준회
박보익
박철민
박현종
배준영
신성환
이원조
최준성
정병규
Original Assignee
삼성코닝정밀소재 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성코닝정밀소재 주식회사 filed Critical 삼성코닝정밀소재 주식회사
Priority to KR1020110105312A priority Critical patent/KR20130040498A/ko
Priority to US13/649,719 priority patent/US20130095641A1/en
Priority to JP2012226716A priority patent/JP2013087053A/ja
Publication of KR20130040498A publication Critical patent/KR20130040498A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Abstract

본 발명은 질화갈륨 막 제조방법에 관한 것으로서, 더욱 상세하게는 성장되는 질화갈륨 막 내 결함을 줄일 수 있는 질화갈륨 막 제조방법에 관한 것이다.
이를 위해, 본 발명은 기판 상에 홈을 갖는 질화갈륨 나노 로드(GaN nano rod)를 성장시키는 질화갈륨 나노 로드 성장 단계; 및 상기 질화갈륨 나노 로드 상에 질화갈륨 막을 성장시키는 질화갈륨 막 성장 단계; 를 포함하는 것을 특징으로 하는 질화갈륨 막 제조방법을 제공한다.

Description

질화갈륨 막 제조방법{METHOD OF FABRICATION GaN FILM}
본 발명은 질화갈륨 막 제조방법에 관한 것으로서, 더욱 상세하게는 성장되는 질화갈륨 막 내 결함을 줄일 수 있는 질화갈륨 막 제조방법에 관한 것이다.
최근, 다이오드(LED)나 레이저 다이오드(LD: Laser Diode) 등과 같은 첨단 소자의 재료로서 질화 알루미늄(AlN), 질화 갈륨(GaN), 질화 인듐(InN)과 같은 질화물 반도체에 관한 활발한 연구가 진행되고 있다.
특히, 질화 갈륨(Gallium Nitride)은 매우 큰 직접 천이형 에너지띠 간격을 가지고 있어 UV에서부터 청색에 이르는 영역까지 빛을 낼 수 있어, 차세대 DVD광원으로 쓰이는 청색 LD, 조명용 시장 대체를 위한 백색 LED, 고온·고출력 전자소자 분야 등에서 핵심소재로 사용되는 차세대 광전자 재료이다.
이와 같은 화합물 반도체는 실용적인 동종의 기판이 없기 때문에 이종기판(Sapphire, SiC, Si, GaAs 등)에 수소기상증착법(HVPE: Hydride Vapor Phase Epitaxy), 분자빔에피텍시(MBE: Molecular Beam Epitaxy), 아모노서멀(Ammonothermal), Na Flux법 등의 방법에 의해 성장되게 된다.
특히, 수소기상증착법은 암모니아, 수소, 및 각종 염화물 가스를 이용하여 기판상에 비교적 두꺼운 수십~수백 마이크로미터 두께의 화합물 반도체를 성장시키는 기술로 성장 속도가 빠른 장점을 가지며, 가장 많이 사용되고 있는 기술이다.
수소기상증착법에 의해 성장되는 화합물 반도체 기판은 성장 중 및 성장 후 냉각 과정에서 이종(異種) 기판과의 열팽창 계수 차에 의해 화합물 반도체 기판 내부에 잔류응력이 발생하게 되고, 이 힘으로 인하여 화합물 반도체 기판은 휨(Bending)을 가진다.
또한, 잔류응력이 화합물 반도체 기판의 항복응력(yield strength)을 넘어갈 경우 화합물 반도체 기판에서 크랙(Crack)이 발생하게 되고, 이 크랙이 클리비지(cleavage)면을 따라 기판 중심에서 동심원 방향으로 전파되게 된다.
이러한 휨과 크랙은 화합물 반도체 기판의 결함 및 내구성의 악화를 가져오게 된다.
특히, 이종 기판 중 사파이어(Sapphire) 기판은 질화 갈륨과 같은 육방정계 구조이며, 값이 저렴하고, 고온에서 안정하여 많이 사용되고 있으나, 사파이어 기판과 질화 갈륨 간의 격자 상수차(13.8%) 및 열팽창 계수차(25.5%)로 인하여 휨 및 크랙 등이 발생하게 된다.
도 1은 질화 갈륨의 열팽창 계수를 1로 하였을 때 사파이어, SiC, GaAs의 열팽창 계수 비를 나타낸 그래프이고, 도 2는 질화 갈륨 층의 성장 시 사파이어 기판(10)과 질화 갈륨 층(20)의 열팽창계수 차에 의한 휨을 나타낸 단면도이며, 도 3은 성장된 질화 갈륨 층의 냉각 시 사파이어 기판(10)과 질화 갈륨층(20)의 열팽창계수 차에 의한 휨을 나타낸 단면도이다. 도 1 내지 도 3을 참조하면, 사파이어 기판과 질화 갈륨 간의 열팽창 계수 차에 의해 질화 갈륨층의 성장 시 및 냉각 시 질화 갈륨층에 스트레스가 가해져, 질화 갈륨층이 휘게 됨을 알 수 있다.
이러한 휨 및 크랙의 발생을 해결하기 위하여 많은 기술들이 제안, 채택되고 있으며, 예를 들어, 응력을 완화시키는 버퍼층(buffer layer)을 사용하거나 열팽창에 따른 휨을 제거하기 위해 자연분리의 기술이 사용되어지고 있다.
그러나, 이와 같은 방법에 의하더라도, 이종기판과 질화 갈륨 간의 큰 열팽창 계수 차 및 격자상수 차에 의하여 성장 및 냉각 시, 크랙이나 휨이 발생하게 되고, 또한, 이종기판과 질화 갈륨층을 분리시키는 추가적인 공정에서도 질화 갈륨층 내부에 잔류해 있던 응력이 완화됨에 따라 크랙이 발생한다는 단점이 있다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 스트레인에 의한 결함 및 크랙의 발생을 억제하는 질화갈륨 막의 제조방법을 제공하는 것이다.
이를 위해, 본 발명은 기판 상에 홈을 갖는 질화갈륨 나노 로드(GaN nano rod)를 성장시키는 질화갈륨 나노 로드 성장 단계; 및 상기 질화갈륨 나노 로드 상에 질화갈륨 막을 성장시키는 질화갈륨 막 성장 단계; 를 포함하는 것을 특징으로 하는 질화갈륨 막 제조방법을 제공한다.
또한, 상기 질화갈륨 막 제조방법은, 상기 질화갈륨 막 성장 단계 후, 상기 질화갈륨 막이 성장된 기판을 냉각하여, 상기 질화갈륨 나노 로드를 홈을 기준으로 자동 분리하는 분리 단계; 를 더 포함할 수 있다.
여기서, 상기 기판은 사파이어, Si, SiC, 및 GaAs 중에서 선택된 어느 하나로 이루어질 수 있다.
그리고, 상기 질화갈륨 나노 로드의 길이 및 직경은 10 ~ 1000㎚ 일 수 있다.
또한, 상기 질화갈륨 나노 로드 성장 단계는 500 ~ 700 ℃의 온도에서 이루어질 수 있다.
그리고, 상기 질화갈륨 나노 로드 성장 단계는, 질화갈륨 나노 로드를 성장시키는 단계; 상기 질화갈륨 나노 로드의 상단부를 에칭하는 단계; 및 상기 에칭된 질화갈륨 나노 로드 상단부에 질화갈륨 나노 로드를 재 성장시키는 단계;로 이루어질 수 있다.
여기서, 상기 질화갈륨 나노 로드 상단부의 에칭은 HCl 을 사용할 수 있다.
또는, 상기 질화갈륨 나노 로드 성장 단계는, 질화갈륨 나노 로드의 성장 중 갈륨과 질소의 비를 주기적으로 조절하여 성장되는 질화갈륨 나노 로드에 노치(notch) 형태의 홈을 형성시킴으로써 이루어질 수 있다.
또한, 상기 질화갈륨 막 성장 단계는, 상기 성장된 질화갈륨 나노 로드의 상단부에 질화갈륨 나노 로드를 횡방향으로(lateral)으로 성장시켜 질화갈륨 막을 성장하는 단계로 이루어질 수 있다.
그리고, 상기 질화갈륨 막 성장 단계는 900℃ 이상의 온도로 이루어질 수 있다.
본 발명에 따르면, 질화갈륨 막 성장 후 냉각 과정에서의 응력을 효과적으로 홈에 집중시켜 질화갈륨 막의 분리를 용이하게 할 수 있다.
또한, 질화갈륨 막 제조 공정을 간소화 시킬 수 있으며, 질화갈륨 막 제조 수율을 향상시킬 수 있다.
또한, 성장되는 질화갈륨 막 내 결함 밀도를 줄일 수 있고, 성장된 질화갈륨 막 분리 시 크랙의 발생을 억제할 수 있다.
도 1은 질화 갈륨의 열팽창 계수를 1로 하였을 때 사파이어, SiC, GaAs의 열팽창 계수 비를 나타낸 그래프.
도 2는 질화 갈륨 층의 성장 시 사파이어 기판과 질화 갈륨 층의 열팽창계수 차에 의한 휨을 나타낸 단면도.
도 3은 성장된 질화 갈륨 층의 냉각 시 사파이어 기판과 질화 갈륨층의 열팽창계수 차에 의한 휨을 나타낸 단면도.
도 4는 본 발명의 일 실시예에 따른 질화갈륨 막 제조방법의 개략적인 흐름도.
도 5 및 도 6은 본 발명의 일 실시예에 따른 질화갈륨 나노 로드에 홈을 형성하는 방법을 나타낸 개략적인 개념도.
이하에서는 첨부된 도면들을 참조하여 본 발명의 실시 예에 따른 질화갈륨 막 제조방법에 대해 상세히 설명한다.
아울러, 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.
도 4는 본 발명의 일 실시예에 따른 질화갈륨 막 제조방법의 개략적인 흐름도이다.
도 4를 참조하면, 본 발명에 따른 질화갈륨 막 제조방법은 홈을 갖는 질화갈륨 나노 로드 성장 단계, 및 질화갈륨 막 성장 단계를 포함하여 이루어질 수 있다.
질화갈륨 막을 제조하기 위해, 우선 이종기판 상에 홈을 갖는 질화갈륨 나노 로드를 성장시킨다(S110).
이종기판은 사파이어, Si, SiC, 및 GaAs 중에서 선택된 어느 하나로 이루어질 수 있으나, 이에 구애됨 없이 당업계에서 통상적으로 사용되는 다양한 재질로 이루어질 수 있다.
질화갈륨 나노 로드의 성장은 이종기판이 배치된 반응기 내에 갈륨과 암모니아(NH3) 가스 등이 포함된 반응가스를 주입하여 질화갈륨을 수직 상방으로 성장시킴으로써 이루어질 수 있다.
보다 구체적으로, 반응가스의 분압과 온도를 조절하여 반응가스의 분압이 포화 상태가 되면 화학 증착 형태가 이종핵화 모드에서 동종핵화 모드로 변화하게 되며 이종기판 상에 나노 입자가 성장하게 된다. 이러한 나노 입자로부터 소결과정(sintering process)이 수행되고, 재결정화가 이루어져 종자층이 형성된다.
한편, 소결과정 대신에 종자층 형성을 위한 열처리 과정(annealing process)이 수행될 수도 있다. 종자층의 형성 온도 및 시간에 따라 나노입자의 크기 및 결정 경계(grain boundary)의 크기를 제어할 수 있다.
이러한 종자층을 기반으로 하여 자발적으로 나노 로드가 수직 상방으로 형성되며 질화갈륨 나노 로드가 성장하게 된다.
이때, 질화갈륨 나노 로드의 성장 온도는 500 ~ 700 ℃인 것이 바람직할 것이다. 500℃ 미만인 경우 나노 입자의 소결 과정이 원활하지 않아 나노 로드가 제대로 형성되지 않을 수 있고, 700℃ 를 초과하는 경우는 나도 로드가 형성되지 않고, 박막형태로 증착될 수 있기 때문이다.
이때, 성장되는 질화갈륨 나노 로드의 길이 및 직경은 10 ~ 1000㎚인 것이 바람직할 것이다.
측면에 홈을 갖는 질화갈륨 나노 로드는 도 5에 도시된 바와 같이 기판(200) 상에 질화갈륨 나노 로드(300)를 성장시킨 후(S210), 질화갈륨 나노 로드의 상단부를 에칭하여 뾰족하게 표면 가공한 후(S220), 뾰족해진 상단부에 질화갈륨 나노 로드(300)를 재성장 시킴으로써(S230) 제조할 수 있다.
여기서, 질화갈륨 나노 로드 상단부의 에칭은 HCl 가스를 사용할 것이다.
또는, 측면에 홈을 갖는 질화갈륨 나노 로드는 도 6에 도시된 바와 같이 기판(200) 상에 질화갈륨 나노 로드(300)의 성장 중(S310) 갈륨과 질소의 비를 주기적으로 조절하여 질화갈륨 나노 로드에 노치 형태의 홈을 형성시킴으로써(S320) 제조할 수 있다.
즉, 갈륨과 질소의 반응 비에 따라 성장되는 질화갈륨 나노 로드의 두께가 변화게 되는데, 이를 이용함으로써, 질화갈륨 나노 로드의 측면에 노치(notch) 형태의 홈이 형성된 질화갈륨 나노 로드를 제조할 수 있다.
이와 같이, 질화갈륨 나노 로드가 측면에 홈을 가짐으로써, 질화갈륨 막 성장 후 냉각 과정에서의 응력을 효과적으로 홈에 집중시켜 질화갈륨 막의 분리를 용이하게 할 수 있다.
즉, 홈을 갖지 않는 질화갈륨 나노 로드의 경우 질화갈륨 막 성장 후 질화갈륨 막을 분리하기 위해 분리 공정을 거치거나, 또는 질화갈륨 막의 두께를 두껍게 성장시켜 질화갈륨 나노 로드에 스트레스가 많이 쌓이게 하여 질화갈륨 나노 로드를 끊어지게 하는 방법을 택하였다.
그러나, 본 발명의 경우 질화갈륨 나노 로드에 홈을 형성하여 홈에 응력을 집중시킴으로써, 홈을 갖지 않는 질화갈륨 나노 로드의 경우보다 질화갈륨 막의 두께를 얇게 성장시켜도 질화갈륨 나노 로드가 홈을 기준으로 자동 분리되게 된다.
마지막으로, 홈을 갖는 질화갈륨 나노 로드 상에 종래의 방법에 의해 질화갈륨 막을 성장시킴으로써, 질화갈륨 막을 제조할 수 있을 것이다(S120).
또는, 홈을 갖는 질화갈륨 나노 로드의 상단부에서 질화갈륨 나노 로드를 횡방향으로(lateral)으로 성장시켜 질화갈륨 막을 제조할 수 있다.
질화갈륨 막 성장 단계는 900℃ 이상의 온도에서 이루어질 수 있다.
이와 같이, 종래 이종기판 상에 질화갈륨 막을 성장시키는 방법과 달리 구조적 결함이 없고 효과적으로 응력을 완화할 수 있는 질화갈륨 나노 로드 상에 질화갈륨 막을 성장시킴으로써, 성장되는 질화갈륨 막 내 결함 밀도를 줄일 수 있다. 또한, 성장된 질화갈륨 막의 분리 시 질화갈륨 막의 스트레스가 완화되어 크랙의 발생을 억제할 수 있다.
또한, 본 발명의 질화갈륨 막 제조방법은 질화갈륨 막 성장 단계 후, 질화갈륨 막이 성장된 기판을 상온에서 냉각함으로써, 상술한 바와 같이 질화갈륨 나노 로드의 홈에 응력을 집중시켜, 홈을 기준으로 질화갈륨 나노 로드를 자동 분리하는 분리 단계를 더 포함할 수 있다.
질화갈륨 나노 로드가 자동 분리됨으로써, 종래의 레이저 리프트 오프(Laser Lift Off) 공정을 거칠 필요가 없어 질화갈륨 막 제조 공정을 간소화시킬 수 있으며, 레이저 분리 공정에서 수율이 저하되는 것을 방지할 수 있다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 특허청구범위와 균등한 것들에 의해 정해져야 한다.
10 : 사파이어 기판 20 : 질화 갈륨층
200 : 기판 300 : 질화갈륨 나노 로드

Claims (10)

  1. 기판 상에 홈을 갖는 질화갈륨 나노 로드(GaN nano rod)를 성장시키는 질화갈륨 나노 로드 성장 단계; 및
    상기 질화갈륨 나노 로드 상에 질화갈륨 막을 성장시키는 질화갈륨 막 성장 단계; 를 포함하는 것을 특징으로 하는 질화갈륨 막 제조방법.
  2. 제1항에 있어서,
    상기 질화갈륨 막 제조방법은,
    상기 질화갈륨 막 성장 단계 후, 상기 질화갈륨 막이 성장된 기판을 냉각하여, 상기 질화갈륨 나노 로드를 홈을 기준으로 자동 분리하는 분리 단계; 를 더 포함하는 것을 특징으로 하는 질화갈륨 막 제조방법.
  3. 제1항에 있어서,
    상기 기판은 사파이어, Si, SiC, 및 GaAs 중에서 선택된 어느 하나로 이루어지는 것을 특징으로 하는 질화갈륨 막 제조방법.
  4. 제1항에 있어서,
    상기 질화갈륨 나노 로드의 길이 및 직경은 10 ~ 1000㎚ 인 것을 특징으로 하는 질화갈륨 막 제조방법.
  5. 제1항에 있어서,
    상기 질화갈륨 나노 로드 성장 단계는 500 ~ 700 ℃의 온도에서 이루어지는 것을 특징으로 하는 질화갈륨 막 제조방법.
  6. 제1항에 있어서,
    상기 질화갈륨 나노 로드 성장 단계는,
    질화갈륨 나노 로드를 성장시키는 단계;
    상기 질화갈륨 나노 로드의 상단부를 에칭하는 단계; 및
    상기 에칭된 질화갈륨 나노 로드 상단부에 질화갈륨 나노 로드를 재 성장시키는 단계;로 이루어지는 것을 특징으로 하는 질화갈륨 막 제조방법.
  7. 제6항에 있어서,
    상기 질화갈륨 나노 로드 상단부의 에칭은 HCl 을 사용하여 이루어지는 것을 특징으로 하는 질화갈륨 막 제조방법.
  8. 제1항에 있어서,
    상기 질화갈륨 나노 로드 성장 단계는,
    질화갈륨 나노 로드의 성장 중 갈륨과 질소의 비를 주기적으로 조절하여 성장되는 질화갈륨 나노 로드에 노치(notch) 형태의 홈을 형성시키는 것을 특징으로 하는 질화갈륨 막 제조방법.
  9. 제1항에 있어서,
    상기 질화갈륨 막 성장 단계는,
    상기 성장된 질화갈륨 나노 로드의 상단부에 질화갈륨 나노 로드를 횡방향으로(lateral)으로 성장시켜 질화갈륨 막을 성장시키는 것을 특징으로 하는 질화갈륨 막 제조방법.
  10. 제1항에 있어서,
    상기 질화갈륨 막 성장 단계는 900℃ 이상의 온도로 이루어지는 것을 특징으로 하는 질화갈륨 막 제조방법.
KR1020110105312A 2011-10-14 2011-10-14 질화갈륨 막 제조방법 KR20130040498A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110105312A KR20130040498A (ko) 2011-10-14 2011-10-14 질화갈륨 막 제조방법
US13/649,719 US20130095641A1 (en) 2011-10-14 2012-10-11 Method Of Manufacturing Gallium Nitride Film
JP2012226716A JP2013087053A (ja) 2011-10-14 2012-10-12 窒化ガリウム膜製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110105312A KR20130040498A (ko) 2011-10-14 2011-10-14 질화갈륨 막 제조방법

Publications (1)

Publication Number Publication Date
KR20130040498A true KR20130040498A (ko) 2013-04-24

Family

ID=48086274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110105312A KR20130040498A (ko) 2011-10-14 2011-10-14 질화갈륨 막 제조방법

Country Status (3)

Country Link
US (1) US20130095641A1 (ko)
JP (1) JP2013087053A (ko)
KR (1) KR20130040498A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102094471B1 (ko) 2013-10-07 2020-03-27 삼성전자주식회사 질화물 반도체층의 성장방법 및 이에 의하여 형성된 질화물 반도체
KR102099877B1 (ko) 2013-11-05 2020-04-10 삼성전자 주식회사 질화물 반도체 디바이스의 제조 방법
CN107293625B (zh) * 2017-06-19 2019-02-22 南京大学 AlGaN异质结纳米柱阵列发光器件及其制备方法
JP7053209B2 (ja) * 2017-10-02 2022-04-12 株式会社小糸製作所 半導体成長用基板、半導体素子、半導体発光素子及び半導体成長用基板の製造方法
CN109879242B (zh) * 2019-03-13 2021-09-14 中山大学 一种应力辅助定位纳米加工方法及其制备的纳米结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI500072B (zh) * 2004-08-31 2015-09-11 Sophia School Corp 發光元件之製造方法
US20060223211A1 (en) * 2004-12-02 2006-10-05 The Regents Of The University Of California Semiconductor devices based on coalesced nano-rod arrays
US20120049151A1 (en) * 2010-08-30 2012-03-01 Invenlux Corporation Light-emitting devices with two-dimensional composition-fluctuation active-region and method for fabricating the same

Also Published As

Publication number Publication date
JP2013087053A (ja) 2013-05-13
US20130095641A1 (en) 2013-04-18

Similar Documents

Publication Publication Date Title
JP5244487B2 (ja) 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
TWI437637B (zh) 利用自我分裂來製造氮化鎵單晶基板的方法
JP5979547B2 (ja) エピタキシャルウェハ及びその製造方法
US10141184B2 (en) Method of producing self-supporting nitride semiconductor substrate
KR20120004159A (ko) 기판구조체 및 그 제조방법
KR20130040498A (ko) 질화갈륨 막 제조방법
JP4952616B2 (ja) 窒化物半導体基板の製造方法
JP4899911B2 (ja) Ｉｉｉ族窒化物半導体基板
JP6284290B2 (ja) 窒化物半導体層の成長方法、及びそれにより形成される窒化物半導体基板
KR20120039324A (ko) 질화갈륨계 반도체 발광소자 및 그 제조방법
US20140151714A1 (en) Gallium nitride substrate and method for fabricating the same
KR20100104997A (ko) 전위 차단층을 구비하는 질화물 반도체 기판 및 그 제조 방법
KR101335937B1 (ko) Ｌｌｏ 방식을 이용한 질화갈륨 웨이퍼 제조 방법
KR101117189B1 (ko) ＧａＮ 기판 자동분리 방법
JP2020075842A (ja) 窒化物半導体
CN103872200A (zh) 形成半导体层的方法、半导体发光器件及其制造方法
JP5746544B2 (ja) 窒化物半導体用基板および窒化物半導体用基板の製造方法
JP5488562B2 (ja) 窒化物半導体基板の製造方法
US11217663B2 (en) Semiconductor heterostructures with wurtzite-type structure on ZnO substrate
JP2010251743A (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体素子、ならびに、これらの製造方法
CN102005370B (zh) 一种制备同质外延衬底的方法
KR100834698B1 (ko) 질화 갈륨 박막 형성 방법 및 이 방법에 의해 제조된 질화갈륨 박막 기판
KR20040036381A (ko) 질화갈륨 기판 제조방법
US8779437B2 (en) Wafer, crystal growth method, and semiconductor device
CN101924022A (zh) 采用InxGa1-xN缓冲层生长的氮化镓和铟镓氮的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application