JP5746544B2 - 窒化物半導体用基板および窒化物半導体用基板の製造方法 - Google Patents

窒化物半導体用基板および窒化物半導体用基板の製造方法 Download PDF

Info

Publication number
JP5746544B2
JP5746544B2 JP2011083742A JP2011083742A JP5746544B2 JP 5746544 B2 JP5746544 B2 JP 5746544B2 JP 2011083742 A JP2011083742 A JP 2011083742A JP 2011083742 A JP2011083742 A JP 2011083742A JP 5746544 B2 JP5746544 B2 JP 5746544B2
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
substrate
nitride
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011083742A
Other languages
English (en)
Other versions
JP2012218952A (ja
Inventor
克 田中
克 田中
岡本 信治
信治 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Broadcasting Corp filed Critical Japan Broadcasting Corp
Priority to JP2011083742A priority Critical patent/JP5746544B2/ja
Publication of JP2012218952A publication Critical patent/JP2012218952A/ja
Application granted granted Critical
Publication of JP5746544B2 publication Critical patent/JP5746544B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、窒化ガリウム(GaN)のような窒化物半導体用基板、および窒化ガリウム(GaN)のような窒化物半導体用基板の製造方法に関する。
周期律表の13族(旧III族)の元素を含む窒化物半導体、特にアルミニウム(Al)、ガリウム(Ga)、および/またはインジウム(In)を含む(Al,Ga,In)N系の窒化物半導体(以下、これらをまとめて「GaN等の窒化物半導体」と称する)は、その組成に応じてバンドギャップを連続的に調整することができるとともに、発光波長を紫外線から赤色まで幅広く変化させることができるという特徴を有する。このため、GaN等の窒化物半導体は、紫外から可視光領域までの領域における発光/受光デバイス用材料として開発が進められている。
例えば、可視光領域では、この材料系を用いた青色〜緑色の発光ダイオード(LED)は、信号機または大型ディスプレイ用の光源として利用されている。また、近紫外の領域で発光するGaN等の窒化物半導体のLEDと、蛍光体とを組み合わせた白色LEDは、年々効率が向上しており、2009年には実験室レベルではあるものの、249lm(ルーメン)/Wの高い効率での発光が可能であることが報告されている。また、GaN等の窒化物半導体を使用した、青色で発光するレーザダイオード(LD)は、高記録密度ディスクに欠くことのできない光源になりつつある。さらに、GaN等の窒化物半導体は、500℃以上の高温でも劣化しにくく安定なため、GaN等の窒化物半導体は、高温環境で使用可能な、または冷却不要のデバイス用材料としても注目されている。
このようなGaN等の窒化物半導体を含むデバイスは、通常、基板(以下、「窒化物半導体用基板」と称する)上に形成される。「窒化物半導体用基板」は、単結晶基材の上にバッファ層を形成した後、該バッファ層の上に、窒化物半導体層(エピタキシャル層)をエピタキシャル成長させることにより構成される。バッファ層は、単結晶基材とエピタキシャル層の間の格子定数のミスマッチを緩和するために設置される。
従来より、前記単結晶基材としては、サファイア(Al)単結晶を用いた製品が最も高い市場占有率を占めているものの、研究開発品および一部の製品には、窒化ガリウム(GaN)単結晶、炭化珪素(SiC)単結晶、珪素(Si)単結晶が使用されている。特に、窒化ガリウム(GaN)単結晶基材を使用した場合、該基材とエピタキシャル層との間の格子整合性を高めることが可能となる。
特開2000−133841号公報
Naoya Murata,Hikari Tochishita, Yuui Shimizu,Tsutomu Araki,and Yasushi Nanishi:Jpn. J. Appl. Phys.,vol37, pp.L1214−L1216,(1998)
前述のように、現在、GaN等の窒化物半導体を含むデバイス用の単結晶基材としては、サファイア(Al)単結晶、炭化珪素(SiC)単結晶、または珪素(Si)が使用されている。
しかしながら、このような単結晶基材は、大型化が難しいという問題がある。例えば、現在、最も主流となっている基材であるサファイア(Al)単結晶の直径は、今のところ、最大でも6インチ〜8インチ程度が限界である。また、窒化ガリウム単結晶の直径は、最大でも4インチ程度しかない。また、炭化珪素(SiC)単結晶も最大4インチ程度である。このため、当然、このような基材上に形成されるGaN等の窒化物半導体についても、大型化を図ることが難しく、これがGaN等の窒化物半導体の用途拡大を阻害する要因の一つとなっている。また、仮に、将来、単結晶基材の大型化が可能になったとしても、そのような単結晶基材は、極めて高額なものになってしまう可能性が高い。従って、この場合、GaN等の窒化物半導体を有する各種デバイスも、結果的に高コスト化してしまう。
一方、シリコン(Si)単結晶基材は、他の単結晶基材に比べて比較的大きな、最大12インチ程度のものが得られるが、シリコン(Si)単結晶基材は、ごく一部の製品にしか使われていない。これは、シリコン基材特有の問題点、すなわちGaNとの格子不整合が17%と大きく、結晶欠陥を低減することが難しいことに起因している。また、Siのバンドギャップは、1.12eVと他の基材に比べて小さいため、LEDに適用した場合には、シリコンが可視光を吸収してしまうという問題もある。このため、シリコン(Si)単結晶基材を使用したLEDは、効率が低く、シリコン(Si)単結晶基材は、LED用途としての主要な基材になっていない。
そこで、このような問題に対処するため、GaN等の窒化物半導体用の基材として、単結晶の代わりに、石英ガラスを使用することが提案されている(非特許文献1、特許文献1)。
しかしながら、通常の場合、石英ガラス基材上にGaN層を成長させると、得られるGaN層は、多配向の多結晶質層となる。このような多配向の多結晶質層は、エピタキシャル成長層に比べて、特性が劣ることが知られている。例えば、石英ガラス基材上に形成された多結晶質GaN層を含む発光ダイオード(LED)の輝度は、サファイア単結晶基材上にGaNの単結晶(エピタキシャル)層を成長させることにより構成されたLEDに比べて、輝度が1/100程度まで低下してしまう(特許文献1)。
一方、多配向ではなく、石英ガラス基材上にエピタキシャル層により近い形態として単一配向したGaN膜の作製についても報告されている(非特許文献1)。しかし、この単一配向したGaN膜についても、LEDが発光したとの報告はなく、また製品化もされていない。
本発明は、このような課題を解決するためになされたものであり、本発明では、大型化が比較的容易で、比較的安価な窒化物半導体用基板を提供することを目的とする。また、そのような窒化物半導体用基板を製造する方法を提供することを目的とする。
本発明では、
基材と、該基材の上部に設置されたバッファ層と、該バッファ層の上部に設置された窒化物半導体層とを有する窒化物半導体用基板であって、
前記基材は、石英ガラスで構成され、
前記バッファ層は、ガリウム(Ga)および/またはアルミニウム(Al)の窒化物を含み、
前記窒化物半導体層は、ガリウム(Ga)および/またはアルミニウム(Al)を含む窒化物半導体で構成され、
前記基材と前記バッファ層の間には、応力緩和層が設置され、
該応力緩和層は、前記基材に近い側のアモルファス層および前記基材に遠い側の結晶化層を有し、前記アモルファス層および前記結晶化層は、同じ材料で構成され、窒化珪素または酸窒化珪素を含み、前記アモルファス層と前記結晶化層の合計は、0.1μm〜10μmの範囲の厚さ(ただし0.1μmは除く)を有し、または
前記応力緩和層は、前記基材に遠い側に結晶成分を含むアモルファス層を有し、前記結晶成分を含むアモルファス層は、窒化珪素または酸窒化珪素を含み、前記結晶成分を含むアモルファス層は、0.1μm〜10μmの範囲の厚さ(ただし0.1μmは除く)を有することを特徴とする窒化物半導体用基板が提供される。
本発明による窒化物半導体用基板において、前記応力緩和層は、一つまたは複数の貫通溝を有し、該貫通溝により、前記応力緩和層は、複数の島状に分離されていても良い。
また、本発明による窒化物半導体用基板において、前記貫通溝は、略ストライプ状の溝または略格子状の溝であっても良い。
また、本発明による窒化物半導体用基板において、前記基材は、前記応力緩和層の貫通溝に対応する凹部を有しても良い。
さらに、本発明では、
基材と、該基材の上部に設置されたバッファ層と、該バッファ層の上部に設置された窒化物半導体層とを有する窒化物半導体用基板の製造方法であって、
(a)石英ガラス製の基材を準備するステップと、
(b)前記基材上に、窒化珪素または酸窒化珪素を含むアモルファス層を設置するステップであって、前記アモルファス層は、0.1μm〜10μmの範囲の厚さ(ただし0.1μmは除く)を有するステップと、
(c)前記アモルファス層の表面を結晶化させ、前記アモルファス層と同じ材料の結晶化層を形成するステップと、
(d)前記結晶化層の上に、ガリウム(Ga)および/またはアルミニウム(Al)の窒化物を含むバッファ層を設置するステップと、
(e)前記バッファ層上に、ガリウム(Ga)および/またはアルミニウム(Al)を含む窒化物半導体層を成長させるステップと、
を有することを特徴とする窒化物半導体用基板の製造方法が提供される。
本発明による製造方法において、前記(b)のステップは、前記基材を室温〜400℃の範囲の温度に保持した状態での、窒化珪素または酸窒化珪素のスパッタ法により行われても良い。
また、本発明による製造方法において、前記(c)のステップは、前記アモルファス層を、プラズマ窒化処理、マイクロ波照射処理、またはレーザアニール処理することにより行われても良い。
また、本発明による製造方法において、前記(c)のステップと(d)のステップの間に、
(c')前記アモルファス層および前記結晶化層に、一つまたは複数の貫通溝を形成するステップを有しても良い。
また、本発明による製造方法において、前記(c')のステップにおいて形成される貫通溝の少なくとも一つは、前記基材の内部にまで到達しても良い。
本発明では、大型化が比較的容易で、比較的安価な窒化物半導体用基板を提供することが可能となる。また、そのような窒化物半導体用基板を製造する方法を提供することができる。
従来の窒化物半導体用基板の構成を概略的に示した図である。 本発明による窒化物半導体用基板の一構成例を概略的に示した図である。 本発明による別の窒化物半導体用基板の一構成例を概略的に示した図である。 本発明によるさらに別の窒化物半導体用基板の一構成例を概略的に示した図である。 本発明による半導体用基板の製造方法のフローを概略的に示した図である。 実施例1に係るサンプルのX線回折パターンを示すグラフである。 比較例1に係るサンプルのX線回折パターンを示すグラフである。 比較例2に係るサンプルのX線回折パターンを示すグラフである。 実施例1に係るサンプルにおいて得られた紫外線照射時の発光スペクトルを示したグラフ(実線)、および比較例1に係るサンプルにおいて得られた紫外線照射時の発光スペクトルを示したグラフ(点線)である。
以下、図面を参照して、本発明について説明する。
本発明の構成および特徴をより良く理解するため、まず、従来のGaN半導体用基板について簡単に説明する。
図1には、従来のGaN半導体用基板の構成を概略的に示す。
図1に示すように、従来のGaN半導体用基板10は、単結晶基材20、バッファ層60、およびGaNエピタキシャル層80を、この順に積層することにより構成される。
単結晶基材20は、上部に各層を積層支持するために使用される部材である。単結晶基材20は、例えばサファイア単結晶、GaN単結晶、炭化珪素(SiC)単結晶、または珪素(Si)単結晶で構成されている。
バッファ層60は、通常、GaAlNのような、ガリウム(Ga)およびアルミニウム(Al)を含む窒化物で構成される。
バッファ層60は、上部に形成されるGaNエピタキシャル層80と単結晶基材20との間の格子定数のミスマッチを緩和する役割を有する。すなわち、バッファ層60を設けず、単結晶基材20上に直接GaNエピタキシャル層80を成長させた場合、GaNエピタキシャル層80は、単結晶基材20との格子定数のミスマッチのため、転位やクラックのような結晶欠陥を多数含むようになり、実際にデバイスとして動作させた場合、注入キャリヤが失活してしまう。これに対して、単結晶基材20とGaNエピタキシャル層80との間にバッファ層60を設置した場合、GaNエピタキシャル層80内での結晶欠陥の発生が有意に抑制される。
GaNエピタキシャル層80は、バッファ層60の上部に、GaNをエピタキシャル成長させることにより構成される。
このようなGaN半導体用基板10の上部に、さらに各種半導体素子等を形成することにより、LEDなどのデバイスを製造することができる。
しかしながら、このようなGaN半導体用基板10の構成では、単結晶基材20を使用するため、大型化が難しいという問題がある。例えば、現在のサファイア(Al)単結晶基材の直径は、今のところ、最大でも6インチ〜8インチ程度が限界である。また、炭化珪素(SiC)単結晶基材も最大4インチ程度である。また、現在使用されているGaN単結晶基材の直径は、最大でも4インチ程度しかない。
また、このようなGaN半導体用基板10は、高価な単結晶基材20を有するため、材料コストおよび製造コストを抑制することが難しいという問題がある。このため、このGaN半導体用基板10をベースとして製造される各種デバイスも、結果的に高コストなものになってしまう。
そこで、このような問題に対処するため、単結晶基材20の代わりに、石英ガラス製の基材を使用することが考えられる。
しかしながら、通常の場合、石英ガラス基材上にGaN層を成長させると、得られるGaN層は、多配向の多結晶質層になってしまうという問題がある。このような多配向の多結晶質層は、エピタキシャル成長された層に比べて、特性が劣ることが知られている。例えば、石英ガラス基材上に形成された多結晶質GaN層を含む発光ダイオード(LED)の輝度は、サファイア単結晶基材上にGaNエピタキシャル層を成長させることにより構成されたLEDに比べて、輝度が1/100程度まで低下してしまう(特許文献1)。
なお、GaN半導体基板の基材として、石英ガラス基材を使用した場合、最終的に得られるGaN半導体デバイスの特性が劣化してしまう原因としては、以下の要素が考えられる。
(i)多配向の多結晶膜のため、結晶表面の凹凸が大きく、金属電極のコンタクトが単結晶基材の場合に比べて不十分になるため、いわゆる接触抵抗が大きくなり、電流が流れにくくなってしまう。
(ii)多配向の多結晶膜のため、金属電極から注入されたキャリヤが発光領域(pn接合部)にたどり着くまでに、複雑なパスを通って、様々の結晶方位を向いた多配向の結晶粒子の境界(粒界)を通過せざるをえない。このため、キャリヤが発光領域にたどり着く前に、粒界に存在する結晶欠陥が非発光中心に捕えられてしまい、失活してしまう。
そこで、多配向の膜からエピタキシャル膜と同様に、ある特定の結晶方位に揃った単一配向の膜に変えることにより、多配向の膜に比べて粒界の数を減少させ、輝度を向上させることができると考えられる。しかしながら、この単一配向膜によるLEDも、多配向のLEDと同様、未だ実用化されるに至っていない。
このように石英ガラス基材を使ったLEDが実用化に至っていない要因として、例えば、石英ガラス基材と、バッファ層およびその上部のGaN層との間の熱膨張係数のミスマッチが特性劣化の一因として考えられる。例えば、石英ガラスの熱膨張係数は、おおよそ0.54×10−6/Kであるのに対して、GaNの熱膨張係数は、おおよそ4.6〜5.1×10−6/Kであり、AlNの熱膨張係数は、おおよそ4.3×10−6/Kである。従って、石英ガラス基材とバッファ層およびGaN層との間で、熱膨張係数は、大きく異なっていることが予想される。また、GaN層の成長の際には、石英ガラス基材は、800℃〜1000℃もの高温に保持される。このため、GaN層の冷却過程などにおいて、石英ガラス基材と、バッファ層およびGaN層との間には、大きな歪みが発生してしまう。このような歪みは、クラックおよび/または転位のような、GaN層中の欠陥の発生原因になると予想される。
これに対して、本発明では、
基材と、該基材の上部に設置されたバッファ層と、該バッファ層の上部に設置された窒化物半導体層とを有する窒化物半導体用基板において、
前記基材は、石英で構成され、
前記バッファ層は、ガリウム(Ga)および/またはアルミニウム(Al)の窒化物を含み、
前記窒化物半導体層は、ガリウム(Ga)および/またはアルミニウム(Al)を含む窒化物半導体で構成され、
前記基材と前記バッファ層の間には、応力緩和層が設置され、
該応力緩和層は、前記基材に近い側のアモルファス層および前記基材に遠い側の結晶化層を有し、または前記基材に遠い側に結晶成分を含むアモルファス層を有し、
前記応力緩和層は、窒化珪素または酸窒化珪素を含むと言う特徴を有する。
本発明では、従来の単結晶基材20の代わりに、比較的安価で、大面積のものも比較的容易に利用することできる石英ガラス製の基材を使用する。このため、本発明による窒化物半導体用基板は、比較的安価に製造することが可能となる。また、本発明による窒化物半導体用基板では、大型化にも比較的容易に対応することができる。
また、本発明では、石英ガラス基材とバッファ層との間に、応力緩和層が設けられる。この応力緩和層は、窒化珪素または酸窒化珪素を含む。窒化珪素および酸窒化珪素は、石英基材(熱膨張係数:約0.54×10−6/K)とバッファ層(GaNの熱膨張係数:約4.6〜5.1×10−6/K)の中間程度の熱膨張係数を有する。例えば、窒化珪素(Si)の熱膨張係数は、約3.3×10−6/Kである。従って、本発明では、窒化物半導体層を成長時から室温に冷却させる過程において、石英ガラス基材と窒化物半導体層およびバッファ層との間に発生し得る応力歪みを有意に抑制することができる。このため、本発明による窒化物半導体用基板では、窒化物半導体層中に、クラックおよび/または転位のような結晶欠陥が発生することが有意に抑制される。また、これにより、本発明による窒化物半導体用基板を用いて、所望の特性(例えば発光特性、輝度特性)を有するデバイスを構成することが可能になる。
(本発明による窒化物半導体用基板の構成)
次に、図2を参照して、本発明による窒化物半導体用基板の構成について詳しく説明する。
図2には、本発明による窒化物半導体用基板の構成の一例を概略的に示す。
図2に示すように、本発明による窒化物半導体用基板100は、石英ガラス基材120、応力緩和層125、バッファ層160、および窒化物半導体層180を、この順に設置することにより構成される。
石英ガラス基材120は、上部に積層される各部材を支持する役割を有する。なお、本発明では、比較的容易かつ安価に、大きな面積を有する石英ガラス基材120を準備することができることに留意する必要がある。
応力緩和層125は、アモルファス層130および結晶化層150を有する。
アモルファス層130は、アモルファス相を有する。結晶化層150は、アモルファス層130の上部に設置され、アモルファス層130の結晶化相を有する。また、アモルファス層130および結晶化層150は、石英ガラスの熱膨張係数と、窒化ガリウムおよび窒化アルミニウムのような窒化物の熱膨張係数との間の熱膨張係数を有する。例えば、アモルファス層130および結晶化層150は、窒化珪素(熱膨張係数約3.3×10−6/K)および/または酸窒化珪素を含む。
窒化珪素は、例えばSiのような、Siの組成であっても良い。ここで、0<x≦1、0<y≦1である。また、酸窒化珪素は、Siの組成であっても良い。ここで、0<x≦1、0<y≦1、0<z≦1である。なお、実際の成膜プロセスでは、純粋な窒化珪素の層を形成することは難しく、窒化珪素の成膜を実施した場合であっても、得られる層は、多少の酸素を含み、Siの組成となる傾向にあることに留意する必要がある。
応力緩和層125のアモルファス層130は、石英ガラス基材120とバッファ層160および窒化物半導体層180との間の熱膨張係数のミスマッチによって、窒化物半導体層180に生じ得る応力歪みを緩和する役割を有する。すなわち、石英ガラス基材120とバッファ層160との間に、両者の中間程度の熱膨張係数を有するアモルファス層130を設置することにより、窒化物半導体層180を成長させる際およびその後の冷却過程などにおいて、窒化物半導体層180に生じ得る応力歪みにより、窒化物半導体層180内に多数の欠陥が形成されてしまうという問題、さらにはこれにより窒化物半導体層180の特性(例えば輝度)が劣化してしまうという問題を回避することが可能となる。
応力緩和層125の結晶化層150は、アモルファス層130の上部に、バッファ層160を介して、多配向でなく単一配向した窒化物半導体層180を結晶成長させる役割を有する。すなわち、結晶化層150が存在しない場合、アモルファス層130上に、バッファ層160を介した場合は多配向になってしまい、単一配向した窒化物半導体層180を形成させることは、極めて難しい。しかしながら、本発明では、応力緩和層125は、表面に結晶化された結晶化層150を有するため、応力緩和層125の上部に、バッファ層160を介して単一配向した窒化物半導体層180を適正に形成させることができるようになる。
応力緩和層125(アモルファス層130および結晶化層150)は、窒化珪素および/または酸窒化珪素の他、各種金属化合物を含有しても良い。そのような金属化合物には、タンタル(Ta)、モリブデン(Mo)、および/またはイリジウム(Ir)が含まれる。
応力緩和層125は、後述するように、例えば、スパッタリング法などの成膜法により、石英ガラス基材120上に窒化珪素および/または酸窒化珪素のアモルファス層130を形成した後、得られたアモルファス層130の表面に対して、プラズマ窒化処理を行うことにより形成される。プラズマ窒化処理により、アモルファス層130の表面が結晶化され、アモルファス層130の上部に、窒化珪素および/または酸窒化珪素の結晶化層150を形成することができる。
バッファ層160は、従来のGaN半導体用基板10のバッファ層60と同様、GaAlNのような、ガリウム(Ga)およびアルミニウム(Al)を含む窒化物で構成される。バッファ層160は、上部に形成される窒化物半導体層180と結晶化層150との間の格子定数のミスマッチを緩和する役割を有する。
窒化物半導体層180は、従来のGaN半導体用基板10のGaNをはじめとする、Gaを含んだ窒化物層である。具体的には、Gaと同族元素を含む窒化物であって、例えばガリウム(Ga)、アルミニウム(Al)、およびインジウム(In)を含む窒化物半導体である。これらは、化学式では、GaAl1-XN(0≦X≦1)、GaIn1−XN(0≦X≦1)等で一般的に表すことが可能な窒化物である。ここで、また、それらの混晶系であるGaAlIn(1−X−Y)N(0≦X≦1、0≦Y≦1)であっても良い。ここで、窒化物半導体層180がAlを含む場合、Gaに比べて半導体のバンドギャップがワイドギャップ化するため、発光は、紫外光領域へシフトする。また、窒化物半導体層180がInを含む場合、逆にバンドギャップがナローギャップ化するため、そのような窒化物半導体層180を含む半導体用基板は、青色や緑色の可視光領域で発光する発光デバイスとして利用できる。
前述のように、本発明による窒化物半導体用基板100では、石英ガラス基材120とバッファ層160の間に、応力緩和層125が設置されている。このため、本発明では、窒化物半導体層180を成長させたり、成長過程から室温に冷却する過程において、石英ガラス基材120と窒化物半導体層180およびバッファ層160との間に発生し得る応力歪みを有意に抑制することができる。また、これにより、窒化物半導体層180中に、クラックおよび/または転位のような結晶欠陥が発生することが有意に抑制される。
(本発明による別の窒化物半導体用基板)
次に、図3を参照して、本発明による別の窒化物半導体用基板について説明する。
図3には、本発明による別の窒化物半導体用基板200の構成の一例を概略的に示す。
図3に示すように、この窒化物半導体用基板200は、基本的に、図2に示した窒化物半導体用基板100と同様の構成を有する。従って、図3において、図2と対応する部材には、図2の部材の参照符号に、100を加えた参照符号が付されている。
ただし、この窒化物半導体用基板200は、図2に示した窒化物半導体用基板100とは異なり、応力緩和層225、すなわちアモルファス層230および結晶化層250は、応力緩和層225を貫通する少なくとも一つの貫通溝255を有する。
このような貫通溝255は、例えばGaN層280が形成された後、窒化物半導体用基板200が室温まで冷却される際など、窒化物半導体用基板200が応力を受けたときに、該応力を膜の成長方向に対して垂直な方向、すなわち図の左右方向に緩和する機能を有する。従って、図3に示した窒化物半導体用基板200は、図2に示した窒化物半導体用基板100に比べて、よりいっそう効果的に内部に生じる応力歪みを抑制することができる。また、これにより、窒化物半導体層280内に欠陥が導入されることを抑制することができる。
なお、貫通溝255のパターン形態は、特に限られない。貫通溝255は、例えば、第1の方向に延在するストライプ状の溝であっても良く、あるいは第1および第2の2つの方向に延在する格子状(正方形状、長方形状、菱形状等)のパターンを有しても良い。また、貫通溝255は、その他の形態であっても良い。
貫通溝255の幅は、特に限られないが、幅は、例えば4μm〜200μmの範囲であっても良い。また、貫通溝255によって分断された応力緩和層225は、例えば、縦および横幅が、4μm〜5mmの範囲の寸法を有しても良い。
(本発明によるさらに別の窒化物半導体用基板)
次に、図4を参照して、本発明によるさらに別の窒化物半導体用基板について説明する。
図4には、本発明による別の窒化物半導体用基板300の構成の一例を概略的に示す。
図4に示すように、この窒化物半導体用基板300は、基本的に、図2に示した窒化物半導体用基板100と同様の構成を有する。従って、図4において、図2と対応する部材には、図2の部材の参照符号に、200を加えた参照符号が付されている。
ただし、この窒化物半導体用基板300は、図2に示した窒化物半導体用基板100とは異なり、応力緩和層325の上面から石英ガラス基材320の内部にまで至る、少なくとも一つの溝356を有する。
このような溝356は、前述の窒化物半導体用基板200に設けられた貫通溝255と同様に、窒化物半導体用基板300が応力歪みを受けたときに、該応力を膜の成長方向に対して垂直な方向、すなわち図の左右方向に緩和する機能を有する。従って、図4に示した窒化物半導体用基板300においても、図3に示した窒化物半導体用基板200と同様、窒化物半導体用基板300の内部に生じる応力歪みを抑制することができる。また、これにより、窒化物半導体層380内に欠陥が導入されることを抑制することができる。
なお、図4の例では、溝356の幅は、応力緩和層325と石英ガラス基材320との間で、異なっている。しかしながら、これは単なる一例であって、応力緩和層325と石英ガラス基材320との間で、溝356の幅は、等しくなっていても良い。ただし、溝356を応力緩和層325および石英ガラス基材320のエッチング処理により形成した場合、両者のエッチング速度の違いにより、図4のような、応力緩和層325と石英ガラス基材320の間で、幅が異なる形態の溝356が生じる傾向にある。
(本発明による窒化物半導体用基板の製造方法)
次に、前述のような構成を有する本発明による窒化物半導体用基板100の製造方法の一例について説明する。なお、以下の説明は、窒化物半導体用基板100の製造方法の一例に過ぎず、本発明による窒化物半導体用基板100は、別の製造方法で製作されても良いことは、当業者には明らかである。
図5には、本発明による窒化物半導体用基板の製造方法のフローを概略的に示す。図5に示すように、本発明による窒化物半導体用基板の製造方法は、
(a)石英ガラス製の基材を準備するステップ(ステップS110)と、
(b)前記基材上に、窒化珪素または酸窒化珪素を含むアモルファス層を設置するステップ(ステップS120)と、
(c)前記アモルファス層の表面を結晶化させ、結晶化層を形成するステップ(ステップS130)と、
(d)前記結晶化層の上に、ガリウム(Ga)および/またはアルミニウム(Al)の窒化物を含むバッファ層を設置するステップ(ステップS140)と、
(e)前記バッファ層上に、ガリウム(Ga)および/またはアルミニウム(Al)を含む窒化物半導体層を成長させるステップ(ステップS150)と、
を有する。以下、各ステップについて、詳しく説明する。
(ステップS110)
まず、石英ガラス基材が準備される。石英ガラス基材の厚さは、特に限られず、例えば0.1mm〜10mmの範囲であっても良い。なお、本発明では、比較的容易かつ安価に、大きな面積を有する石英ガラス基材を準備することができることに留意する必要がある。
(ステップS120)
次に、石英ガラス基材上に、窒化珪素または酸窒化珪素を含むアモルファス層が設置される。アモルファス層の設置方法は、特に限られない。例えば、アモルファス層は、スパッタリング法、化学気相成膜(CVD)法のような、通常の成膜法を適用して、設置されても良い。特に、スパッタリング法では、室温〜100℃のような比較的低い温度範囲で、アモルファス状の窒化珪素または酸窒化珪素を形成することができる。
なお、前述のように、実際の成膜プロセスでは、純粋な窒化珪素の層を形成することは難しく、窒化珪素の成膜を実施した場合であっても、得られる層は、多少の酸素を含み、Siの組成となる傾向にあることに留意する必要がある。
アモルファス層の厚さは、特に限られないが、例えば、0.1μm〜10μmの範囲であっても良い。
(ステップS130)
次に、前述のステップS120において形成されたアモルファス層の表面に対して、結晶化処理が行われ、結晶化層が形成される。この結晶化層は、完全に結晶になっていなくても構わず、一部はアモルファス層もしくは、アモルファス層の中に1nm〜10nm程度の微結晶を含有していても良い。
結晶化処理は、例えば、アモルファス層の表面に対して、プラズマ窒化処理を行うことにより形成されても良い。プラズマ窒化処理により、アモルファス層の上部表面が結晶化され、窒化珪素および/または酸窒化珪素の結晶化層を形成することができる。同様に、電子サイクロトロン共鳴(ECR)装置によって、マイクロ波をアモルファス層の表面に対して照射処理することにより形成しても良い。あるいは、結晶化処理は、アモルファス層の表面に対して、レーザアニール処理を行うことにより形成されても良い。
結晶化層の厚さは、特に限られないが、例えば、1nm〜500nmの範囲であっても良い。
なお、応力緩和層(および石英ガラス基材)に、前述の図3のような貫通溝255または図4のような溝356を形成する場合、この段階で、応力緩和層がパターン処理されても良い。パターン処理方法は、特に限られず、貫通溝255または溝356は、従来のようなマスクを用いたエッチング処理等を用いて形成しても良い。
(ステップS140)
次に、結晶化層の上部に、GaNおよび/またはAlNを含むバッファ層が設置される。
バッファ層は、CVD法など、一般的な成膜法により形成される。成膜の際の温度は、例えば400℃〜500℃程度である。
バッファ層の厚さは、特に限られないが、例えば、0.1μm〜10μmの範囲であっても良い。
(ステップS150)
次に、バッファ層の上部に、GaNおよび/またはAlNを含む窒化物半導体層が形成される。
窒化物半導体層は、分子線エピタキシー(MBE)法、有機金属気相エピタキシー(MOVPE)法、およびハライド気相エピタキシー(HVPE)法など、一般的な成膜法により形成される。成膜の際の温度は、例えば800℃〜1000℃程度である。
前述のように、本発明では、石英ガラス基材とバッファ層との間に、両者の中間程度の熱膨張係数を有する応力緩和層が設けられている。従って、窒化物半導体層の成膜処理の際に、基材の温度を800℃〜1000℃まで加熱したり、その後冷却したりしても、バッファ層および窒化物半導体層中に大きな応力歪みが発生することが有意に抑制される。従って、本発明では、微細クラックなどの欠陥が少なく、有意な特性を有する窒化物半導体層を形成することができる。
窒化物半導体層の厚さは、特に限られないが、例えば、0.5μm〜10μmの範囲であっても良い。
以上の工程により、本発明による窒化物半導体用基板を製造することができる。
次に、本発明の実施例について説明する。
(実施例1)
以下の方法で、実施例1に係る窒化物半導体用基板を製作した。
まず、石英ガラス製の基材(直径3インチφ、厚さ0.7mm)を準備した。
次に、この石英ガラス基材の一方の表面上に、窒化珪素層を形成した。窒化珪素層の形成には、スパッタリング装置(CFS−4EP、芝浦エレテック社製)を使用し、室温でのスパッタリング処理により窒化珪素層を形成した。窒化珪素層の厚さは、約1μmである。なお、成膜後に、X線回折装置(SmartLab、Rigaku社製)により、窒化珪素層の層状態を分析したところ、この層は、アモルファス状態であることが確認された。
次に、アモルファス窒化珪素層に対して、窒化プラズマ処理を実施した。窒化プラズマ処理は、Veeco社製の装置EPI−RFS−450により、900℃で行った。処理の際には、チャンバ内を真空状態に維持した。
これにより、アモルファス窒化珪素層の上部に、約250nm(TEMによる観測値)の窒化珪素の結晶化層が形成された。
次に、窒化珪素の結晶化層の上に、GaAlNのバッファ層を設置した。バッファ層は、
分子線エピタキシー(MBE)法(RC3100SRAN、エピクエスト社製)より形成した。厚さは、約80nmであった。
次に、バッファ層の上部に、窒化ガリウム層を成長させた。窒化ガリウム層の成長には、分子線エピタキシー(MBE)法(RC3100SRAN、エピクエスト社製)を使用した。これにより、厚さが約0.9μmの窒化ガリウム層が形成された。
以上の工程により、実施例1に係る窒化物半導体用基板(以下、「実施例1に係るサンプル」と称する)を得た。
(比較例1)
まず、実施例1と同様に、石英ガラス製の基材(直径3インチφ、厚さ0.7mm)を準備した。
次に、実施例1のような窒化珪素層は形成させずに、石英ガラス製の基材の上から直接、窒化プラズマ処理を実施した。窒化プラズマ処理は、Veeco社製の装置EPI−RFS−450を用いて、900℃で行った。処理の際には、チャンバ内を真空状態に維持した。この窒化プラズマ処理の条件は、実施例1と同じである。
これにより、石英ガラス製の基材上部に、約1nm〜5nmの極めて薄い窒化珪素の結晶化層が形成された。
次に、窒化珪素の結晶化層の上に、GaAlNのバッファ層を設置した。バッファ層は、分子線エピタキシー(MBE)法(RC3100SRAN、エピクエスト社製)により形成した。厚さは、約80nmであった。このバッファ層の作製条件も、実施例1と同じである。
次に、バッファ層の上部に、窒化ガリウム層を成長させた。窒化ガリウム層の成長には、分子線エピタキシー(MBE)法(RC3100SRAN、エピクエスト社製)を使用した。これにより、厚さが約0.9μmの窒化ガリウム層が形成された。この窒化ガリウム層の作製条件は、実施例1と同じである。
以上の工程により、比較例1に係る窒化物半導体用基板(以下、「比較例1に係るサンプル」と称する)を得た。
(比較例2)
以下の方法で、比較例2に係る窒化物半導体用基板を製作した。
まず、サファイアの単結晶基材(直径10mmφ、厚さ0.5mm)を準備した。
次に、比較例1の場合と同様に、サファイアの基材の上から窒化プラズマ処理を実施した。窒化プラズマ処理は、Veeco社製の装置EPI−RFS−450を用いて、900℃で行った。処理の際には、チャンバ内を真空状態に維持した。この窒化プラズマ処理の条件は、比較例1と同じである。
次に、この単結晶基材の一方の表面上に、実施例1と同様の方法により、GaAlNのバッファ層を設置した。バッファ層は、厚さが約80nmであった。
次に、バッファ層の上部に、前述の実施例と同様の方法により、窒化ガリウムのエピタキシャル層を成長させた。エピタキシャル層の厚さは、約1.1μmであった。
以上の工程により、比較例2に係る窒化物半導体用基板(以下、「比較例2に係るサンプル」と称する)を得た。
(評価)
実施例1、比較例1、および比較例2に係るサンプルを用いて、表面のX線回折分析を行った。
図6(a)、図6(b)、および図6(c)には、それぞれ、実施例1、比較例1、および比較例2に係るサンプルのX線回折パターンを示す。図6(a)に示すように、実施例1に係るサンプルでは、2θが34゜付近の位置に、窒化ガリウムの(0002)を主配向とする鋭いピークが観測されている。また、2θが73゜付近の位置に、窒化ガリウムの(0004)を主配向とする微小ピークが観測されている。(0002)と(0004)は、同一方位であることから、実施例1に係るサンプルは、単一配向性を有すると言える。
また、図6(b)からわかるように、比較例1に係るサンプルにおいても、同様に、2θが34゜付近の位置に、窒化ガリウムの(0002)を主配向とする鋭いピークが認められ、2θが73゜付近の位置に、窒化ガリウムの(0004)を主配向とする微小ピークが認められる。また、比較例2においても、同様の位置にピークが観測されている。(0002)と(0004)は、同一方位であることから、比較例1および比較例2においても、サンプルは、単一配向性を有する。
このように、石英ガラス基材を使用した実施例1に係るサンプルにおいても、(0002)と(0004)は同一方位であることから、従来の単結晶基材を使用して構成した比較例2に係るサンプルと同様、単一配向性を有する窒化ガリウム層が形成されていることが確認された。また、実施例1に係るサンプルにおける(0002)を主配向とするピークの半値幅は、比較例2に係るサンプルのものとほぼ等しくなっていることから、窒化ガリウム層は、転位やクラックなどの結晶欠陥の極めて少ない状態になっていることが予想される。
図7には、実施例1に係るサンプルにおいて得られた発光スペクトル(実線)を示す。この図は、室温において実施例1に係るサンプルに、紫外線を照射した際に得られた発光スペクトルにおいて、光子エネルギー(横軸)と発光強度(縦軸)の関係を示している。
一方、この図7には、室温において、比較例1に係るサンプルに紫外線を照射した場合の発光スペクトル(点線)も同時に示されている。
図7の実線から明らかなように、得られた発光のピークは、約3.40eVの位置にあり、この値は、従来のサファイア単結晶基材を有する窒化物半導体用基板の値である、約3.426eVに近い。また、実施例1に係るサンプルにおいて、スペクトルの半値幅は、約108meVとなった。この値は、サファイアの単結晶基材を有する窒化物半導体用基板において報告されている半値幅(75meV)に近い。
一方、図6(b)に示すように、比較例1においても、石英ガラス基材の表面を直接、窒素プラズマ処理を施したことに起因して、(0002)を主配向とする単一配向からなる窒化ガリウム層が得られている。しかしながら、図7の点線から明らかなように、その発光のピークは、3.38eVの位置にあり、実施例1のピークの位置に比べて低エネルギー側に位置している。また、その発光ピークの半値幅も、130meVとなった。この半値幅は、実施例1の半値幅に比べて大きい。この結果は、石英ガラス基材の表面を直接プラズマ処理しただけでは、単一配向した窒化ガリウム薄膜の成長は可能であるものの、石英ガラス基材の極表面(2〜5nm)しか窒化させることができないため、成長層が応力緩和層として機能していないことを示している。

このように、本発明による窒化物半導体用基板(実施例1に係るサンプル)は、従来の単結晶基材を有する窒化物半導体用基板(比較例2に係るサンプル)に比べて、遜色ない良好な発光特性を示すことが確認された。
本発明は、例えば、発光ダイオード(LED)用の基板、半導体レーザ素子用の基板、およびその他の各種発光素子用の基板として使用することができる。
10 従来のGaN半導体用基板
20 単結晶基材
60 バッファ層
80 GaNエピタキシャル層
100 本発明による窒化物半導体用基板
120 石英基材
125 応力緩和層
130 アモルファス層
150 結晶化層
160 バッファ層
180 窒化物半導体層
200 本発明による別の窒化物半導体用基板
220 石英基材
225 応力緩和層
230 アモルファス層
250 結晶化層
255 貫通溝
260 バッファ層
280 窒化物半導体層
300 本発明によるさらに別の窒化物半導体用基板
320 石英基材
325 応力緩和層
330 アモルファス層
350 結晶化層
356 溝
360 バッファ層
380 窒化物半導体層

Claims (9)

  1. 基材と、該基材の上部に設置されたバッファ層と、該バッファ層の上部に設置された窒化物半導体層とを有する窒化物半導体用基板であって、
    前記基材は、石英ガラスで構成され、
    前記バッファ層は、ガリウム(Ga)および/またはアルミニウム(Al)の窒化物を含み、
    前記窒化物半導体層は、ガリウム(Ga)および/またはアルミニウム(Al)を含む窒化物半導体で構成され、
    前記基材と前記バッファ層の間には、応力緩和層が設置され、
    該応力緩和層は、前記基材に近い側のアモルファス層および前記基材に遠い側の結晶化層を有し、前記アモルファス層および前記結晶化層は、同じ材料で構成され、窒化珪素または酸窒化珪素を含み、前記アモルファス層と前記結晶化層の合計は、0.1μm〜10μmの範囲の厚さ(ただし0.1μmは除く)を有し、または
    前記応力緩和層は、前記基材に遠い側に結晶成分を含むアモルファス層を有し、前記結晶成分を含むアモルファス層は、窒化珪素または酸窒化珪素を含み、前記結晶成分を含むアモルファス層は、0.1μm〜10μmの範囲の厚さ(ただし0.1μmは除く)を有することを特徴とする窒化物半導体用基板。
  2. 前記応力緩和層は、一つまたは複数の貫通溝を有し、該貫通溝により、前記応力緩和層は、複数の島に分離されていることを特徴とする請求項1に記載の窒化物半導体用基板。
  3. 前記貫通溝は、略ストライプ状の溝または略格子状の溝であることを特徴とする請求項2に記載の窒化物半導体用基板。
  4. 前記基材は、前記応力緩和層の貫通溝に対応する凹部を有することを特徴とする請求項2または3に記載の窒化物半導体用基板。
  5. 基材と、該基材の上部に設置されたバッファ層と、該バッファ層の上部に設置された窒化物半導体層とを有する窒化物半導体用基板の製造方法であって、
    (a)石英ガラス製の基材を準備するステップと、
    (b)前記基材上に、窒化珪素または酸窒化珪素を含むアモルファス層を設置するステップであって、前記アモルファス層は、0.1μm〜10μmの範囲の厚さ(ただし0.1μmは除く)を有するステップと、
    (c)前記アモルファス層の表面を結晶化させ、前記アモルファス層と同じ材料の結晶化層を形成するステップと、
    (d)前記結晶化層の上に、ガリウム(Ga)および/またはアルミニウム(Al)の窒化物を含むバッファ層を設置するステップと、
    (e)前記バッファ層上に、ガリウム(Ga)および/またはアルミニウム(Al)を含む窒化物半導体層を成長させるステップと、
    を有することを特徴とする窒化物半導体用基板の製造方法。
  6. 前記(b)のステップは、前記基材を室温〜400℃の範囲の温度に保持した状態での、窒化珪素または酸窒化珪素のスパッタ法により行われることを特徴とする請求項5に記載の製造方法。
  7. 前記(c)のステップは、前記アモルファス層を、プラズマ窒化処理、マイクロ波照射処理、またはレーザアニール処理することにより行われることを特徴とする請求項5または6に記載の製造方法。
  8. 前記(c)のステップと(d)のステップの間に、
    (c’)前記アモルファス層および前記結晶化層に、一つまたは複数の貫通溝を形成するステップを有することを特徴とする請求項5乃至7のいずれか一つに記載の製造方法。
  9. 前記(c’)のステップにおいて形成される貫通溝の少なくとも一つは、前記基材の内部にまで到達することを特徴とする請求項8に記載の製造方法。

JP2011083742A 2011-04-05 2011-04-05 窒化物半導体用基板および窒化物半導体用基板の製造方法 Expired - Fee Related JP5746544B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011083742A JP5746544B2 (ja) 2011-04-05 2011-04-05 窒化物半導体用基板および窒化物半導体用基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011083742A JP5746544B2 (ja) 2011-04-05 2011-04-05 窒化物半導体用基板および窒化物半導体用基板の製造方法

Publications (2)

Publication Number Publication Date
JP2012218952A JP2012218952A (ja) 2012-11-12
JP5746544B2 true JP5746544B2 (ja) 2015-07-08

Family

ID=47270869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011083742A Expired - Fee Related JP5746544B2 (ja) 2011-04-05 2011-04-05 窒化物半導体用基板および窒化物半導体用基板の製造方法

Country Status (1)

Country Link
JP (1) JP5746544B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9460917B2 (en) * 2014-02-12 2016-10-04 Translucent, Inc. Method of growing III-N semiconductor layer on Si substrate
TWI570911B (zh) * 2014-05-19 2017-02-11 新世紀光電股份有限公司 半導體結構

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4301592B2 (ja) * 1998-01-16 2009-07-22 三菱マテリアル株式会社 窒化物半導体層付き基板の製造方法
JP2003171200A (ja) * 2001-12-03 2003-06-17 Canon Inc 化合物半導体の結晶成長法、及び化合物半導体装置

Also Published As

Publication number Publication date
JP2012218952A (ja) 2012-11-12

Similar Documents

Publication Publication Date Title
JP4529846B2 (ja) Iii−v族窒化物系半導体基板及びその製造方法
JP3648386B2 (ja) 半導体素子およびウェーハならびにそれらの製造方法
TWI437637B (zh) 利用自我分裂來製造氮化鎵單晶基板的方法
KR100568298B1 (ko) 외부양자효율이 개선된 질화물 반도체 및 그 제조방법
US20060225643A1 (en) AlGaN substrate and production method thereof
WO2016143653A1 (ja) Iii族窒化物積層体、及び該積層体を有する発光素子
JP2009525607A (ja) 窒化物半導体発光ダイオード及びその製造方法
JP2010251738A (ja) 窒化物半導体エピタキシャル基板
WO2014068838A1 (ja) エピタキシャルウェハ及びその製造方法
JP6242941B2 (ja) Iii族窒化物半導体及びその製造方法
JPH11145514A (ja) 窒化ガリウム系半導体素子およびその製造方法
JP2010056555A (ja) 半導体構造物及びそれを製造する方法
WO2010100699A1 (ja) 窒化物半導体の結晶成長方法および半導体装置の製造方法
JP2011051849A (ja) 窒化物半導体自立基板とその製造方法
JP5746544B2 (ja) 窒化物半導体用基板および窒化物半導体用基板の製造方法
JP2009023853A (ja) Iii−v族窒化物系半導体基板及びその製造方法、並びにiii−v族窒化物系半導体デバイス
US20110303931A1 (en) Semiconductor light emitting diode and method for fabricating the same
JP4055303B2 (ja) 窒化ガリウム系化合物半導体及び半導体素子
JP5430467B2 (ja) Iii族窒化物半導体成長用基板、iii族窒化物半導体自立基板、iii族窒化物半導体素子、ならびに、これらの製造方法
JP2019052057A (ja) 複合基板、iii族窒化物結晶付複合基板、およびiii族窒化物結晶の製造方法
JP2002299252A (ja) Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子
WO2020075849A1 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
JP4140595B2 (ja) 窒化ガリウム系化合物半導体
JP5723341B2 (ja) 半導体装置の製造方法
TW202123488A (zh) 併入應變鬆弛結構的led前驅物

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150414

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150508

R150 Certificate of patent or registration of utility model

Ref document number: 5746544

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees