TW201501359A - 用於產生多孔反射觸點之方法及裝置 - Google Patents

用於產生多孔反射觸點之方法及裝置 Download PDF

Info

Publication number
TW201501359A
TW201501359A TW103109176A TW103109176A TW201501359A TW 201501359 A TW201501359 A TW 201501359A TW 103109176 A TW103109176 A TW 103109176A TW 103109176 A TW103109176 A TW 103109176A TW 201501359 A TW201501359 A TW 201501359A
Authority
TW
Taiwan
Prior art keywords
region
contact
semiconductor structure
semiconductor
porous
Prior art date
Application number
TW103109176A
Other languages
English (en)
Other versions
TWI656662B (zh
Inventor
John Edward Epler
Original Assignee
Koninkl Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninkl Philips Nv filed Critical Koninkl Philips Nv
Publication of TW201501359A publication Critical patent/TW201501359A/zh
Application granted granted Critical
Publication of TWI656662B publication Critical patent/TWI656662B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種發光器件包含具有安置於一N型區域與一P型區域之間的一發光區域之一半導體結構。一多孔區域安置於該發光區域與電連接至該N型區域及該等P型區域中之一者之一觸點之間。該多孔區域遠離該觸點散射光，此可改良自該器件之光提取。在某些實施例中，該多孔區域係一N型半導體材料，諸如GaN或GaP。該多孔區域可連接至由ITO及/或銀區域構成之一反射觸點。該反射觸點連同該多孔區域一起可朝向主要發光表面反射一漫射光。

Description

用於產生多孔反射觸點之方法及裝置
本發明係關於一種包含一多孔半導體區域之半導體發光器件，諸如一發光二極體。
包含發光二極體(LED)、諧振腔發光二極體(RCLED)、垂直腔雷射二極體(VCSEL)及邊緣發射雷射之半導體發光器件皆在當前可用之最高效光源當中。在能夠跨越可見光譜操作之高亮度發光器件之製造中當前所關注之材料系統包含III-V族半導體，尤其係鎵、鋁、銦及氮之二元、三元及四元合金(亦稱為III族氮化物材料)。通常，藉由以下操作來製作III族氮化物發光器件：藉由金屬有機物化學汽相沈積(MOCVD)、分子束磊晶(MBE)或其他磊晶技術在一藍寶石、碳化矽、III族氮化物或其他適合基板上磊晶生長不同組合物及摻雜劑濃度之一半導體層堆疊。該堆疊通常包含形成於基板上方之摻雜有(舉例而言)Si之一或多個n型層、形成於N型區域或層上方之一作用區域中之一或多個發光層及形成於該作用區域上方之摻雜有(舉例而言)Mg之一或多個P型區域。電觸點形成於該等N型及P型區域上。通常，在基板上沈積一N型區域，然後在該N型區域上沈積一作用區域，然後在該作用區域上沈積一P型區域。可顛倒該等層之次序以使得P型區域毗鄰於基板，但彼實踐不常見。
LED係在以下兩者中含有諸多光學損失機構之非理想器件：在半導體層內，諸如作用區域再吸收及自由載子吸收；及在半導體-金屬界面處，其中難以達成高反射性有效歐姆觸點。藉由總內部反射或波導而陷獲之光射線尤其受此等機構影響。
一LED通常將具有一發光表面作為LED之「頂部」。將與該頂部表面相對之表面闡述為LED之「底部」。對於高效光提取，必須使大面積底部反射體之光學損失最小化。諸多LED設計中之底部反射體亦係限制可用作一反射體之材料之選擇之一電觸點。另外，一高效LED必須含有用以增強光自高折射率半導體堆疊至低折射率囊封劑中且然後至空氣中之提取之某一設計元素。在高與低折射率材料之間的一平坦界面處，僅位於逃逸錐面內之射線將通過，而較高角度射線被往回反射至晶片中。除非此等較高角度射線藉由散射而重定向，否則其將在晶片內「波導」且極有可能被吸收。若半導體堆疊相對於LED寬度係足夠厚的，例如至少0.3：1之高度對寬度之一比，則光射線可經引導以藉由使晶片之側壁角度最佳化而透過LED之「頂部」及/或側逃逸。為達成一「高」透明器件結構，可在透明基板上生長磊晶層，或替代地，可在被移除之一吸收基板上生長磊晶層且然後以一半導體對半導體程序將磊晶層接合至透明窗基板。藉由第二方法形成之此設計元素之一實例係商業上可自Philips Lumileds Lighting購得之眾所周知之經截斷倒金字塔(TIP)AlInGaP LED。一第二設計元素係頂部表面之一粗糙化或圖案化。照在一非平坦界面上之半導體中之光射線具有一較大逃逸機會。往回散射至半導體中之光子亦極有可能被重定向，此減少波導。一第三設計元素係埋入半導體內側之一散射層。此層之功能主要係使光子方向隨機化及減少波導。由於散射產生一定程度之反射，因此在作用區域下方具有一散射層級係尤其有效的。若散射層可構建至底部反射體中，則其可係尤其有效的。在彼情形中，期望反 射性之稍微改良且散射效應將限制波導並增強提取。
一多孔半導體係可併入至半導體堆疊中之一有效光學散射層。該材料因空氣與半導體之間的大折射率差異及大界面面積而幾乎係無損失且高度散射的。已將多孔GaP區域與用於AlInGaP LED之AuGe觸點進行組合，如以引用方式併入本文中之第8,174,025號美國專利中所闡述。但需要進一步改良此類型之觸點。
根據本發明之實施例，一種發光器件包含具有安置於一N型區域與一P型區域之間的一發光區域之一半導體結構。一多孔區域安置於該發光區域與電連接至該N型區域及該P型區域中之一者之一觸點之間。該多孔區域遠離吸收觸點散射光，此可改良自該器件之光提取。在某些實施例中，該多孔區域係一N型半導體材料，諸如GaN或GaP。
如第8,174,025號美國專利中所論述，一多孔層之使用有效地增強在與一合金觸點組合時AlInGaP LED之效率。觀察到經增加lm/W，但可存在控制觸點形成程序之困難，此乃因GaP材料之孔隙度在產生一合金觸點期間實現Au及Ge至半導體中之一迅速擴散。太多擴散增加來自所併入Au及Ge之光學損失，且不充分擴散導致來自一欠合金化(under-alloyed)觸點之正向電壓之一增加。此外，AuGe合金之較差反射性需要至少10μm之一厚多孔層以充分減小光學損失，亦即，多孔層必須具有充分厚度以使得90%以上之光不到達觸點。亦可存在此厚多孔層之導電性及導熱性之一小而顯著減小。需要藉由避免一合金觸點及避免光吸收觸點金屬(諸如AuGe)而進一步改良此類型之觸點。在一非合金觸點及較高反射性材料之情況下，可使用一薄得多之多孔層且達成一較穩健程序。
半導體觸點可係一透明傳導性氧化物，諸如氧化銦錫(ITO)或氧 化銦鋅(IZO)，且高反射性材料可為銀或金。諸如鈦或鎳之一黏附促進層可插置於透明傳導性氧化物與反射性金屬之間。黏附促進層可如5nm一樣薄。一種所提出觸點結合一多孔區域一起利用一個氧化銦錫(ITO)區域及一銀區域以藉助一較穩健程序流程產生一較反射觸點。在替代方案中，一鈦銀區域可與該多孔區域組合。
已揭示一ITO觸點之使用，亦即，以引用方式併入本文中之第7985,979號美國專利。商業上亦已採用ITO觸點，亦即，Epistar HB-ITO LED。根據本發明之一實施例，一器件晶圓中之前述多孔區域可塗佈有一ITO層以形成至半導體之一歐姆觸點。觀察到，用ITO材料形成歐姆觸點所需之退火溫度及時間不導致實質合金化或觸點材料至半導體層中之內擴散，因此不損害半導體及ITO之透明度。
ITO可與一金屬組合以形成具有良好反射性質之一歐姆觸點。該觸點對由發光區域發射之光可係反射性的。在一項實施例中，一厚多孔區域可用作一漫反射體，且ITO及金屬觸點減輕在退火期間金屬至多孔區域中之擴散。在另一實施例中，ITO及金屬觸點可充當反射體，且一稍微較薄多孔區域可充當一散射區域。散射與反射性之間的任何適合折衷涵蓋且包含於本發明之範疇內。
多孔區域可係足夠厚的以提供散射，例如約3um至5um。可對一AlInGaP器件中之N型區域製成一ITO/Ag觸點。一類似結構可用於一大面積n型GaN反射散射觸點。
孔隙度在多孔蝕刻期間可受電流密度控制。較高電流密度產生一較多孔結構。光學上，層愈多孔，散射愈大，及因此達成一給定累積散射所需之層愈薄。具有一8微米厚度之一10%多孔(蝕刻掉之體積)可與僅4微米厚之一30%多孔層一樣有效。原始非多孔層之折射率係散射能力之另一因素。多孔層光學上係非多孔原始材料與空氣之一混合，其中散射源自半導體之折射率n與空氣之間的差異。假設相等孔 隙度，諸如GaP(n~3.3)之較高折射率材料之一多孔層將具有比GaN(n~2.4)之一多孔層高之一散射能力。對於一給定應用及孔隙度，將需要一較厚GaN層。多孔層可視為具有由原始層之折射率與空氣(n~1)之一經加權平均值產生之單一值n。多孔層之設計應考量材料(諸如原始非多孔半導體、多孔半導體、ITO及Ag)之最終堆疊之光學效應。舉例而言，可藉由選擇多孔層之厚度及孔隙度而使經組合結構之反射性最佳化。
多孔程序可藉由介電層(諸如氮化矽)而圖案化(侷限於特定區)。由一介電材料覆蓋之表面之區將不製成為多孔的。該表面不需要為扁平的。在孔隙度產生程序之前，一結構可蝕刻至半導體中或藉由其他手段而產生，諸如在隨後移除之一非平坦基板上進行生長。
多孔區域通常藉由將一電觸點施加至晶圓且在一電偏壓下將晶圓浸沒於一腐蝕槽中而產生於晶圓級處。在某些情形中，晶圓之照明可用於增強該過程。通常，在晶圓處理期間，移除生長基板，可蝕刻半導體以露出然後製成為多孔之一特定區域，諸如N型半導體觸點區域。厚度及孔隙度受時間及電流密度控制以提供足夠光散射，而不導致多孔區域內之導熱及導電之一顯著降低。在產生多孔區域之後，形成一ITO/Ag觸點。具有一P型多孔區域及一ITO/Ag觸點之一版本亦涵蓋且包含於本發明之範疇內。具有一P型多孔區域及一ITO/Ag觸點之一版本亦涵蓋且包含於本發明之範疇內。具有經圖案化多孔區域及一ITO/Ag觸點之一版本亦涵蓋且包含於本發明之範疇內。另一實施例係在一透明傳導塊體GaN基板上生長一InGaN LED結構，使P型區域之一部分變得多孔、處理ITO/Ag觸點、處理具有一經圖案化n觸點之基板之背側且然後用一斜面刀片鋸開晶體以產生一傾斜側壁。涵蓋適合一塊體GaN或SiC生長基板之一類似實施例，其中代替一背側觸點，使用一覆晶程序來將兩個觸點放置於晶圓之磊晶側上。側壁將藉 助斜面鋸而產生。
100‧‧‧發光二極體晶圓/晶圓
101‧‧‧P型區域
102‧‧‧作用區域
103‧‧‧N型區域
103A‧‧‧多孔區域
104‧‧‧生長基板
105‧‧‧載體基板
106‧‧‧氧化銦錫區域
107‧‧‧N觸點金屬
108‧‧‧匹配基板
109‧‧‧P觸點金屬/P觸點
110‧‧‧氧化銦錫區域
111‧‧‧高溫有機接合材料/有機接合材料
112A‧‧‧單粒化線
112B‧‧‧單粒化線
120‧‧‧AlInGaP磊晶層/磊晶層
130‧‧‧P觸點
131‧‧‧N觸點
201‧‧‧N型區域/P型區域
202‧‧‧作用區域
230‧‧‧頂部表面
231A‧‧‧側壁/器件
231B‧‧‧側壁/器件
300‧‧‧AlInGaP發光二極體晶圓/晶圓
300A‧‧‧發光二極體
300B‧‧‧經安裝發光二極體
301‧‧‧P型區域
301A‧‧‧多孔區域
302‧‧‧作用區域
303‧‧‧N型區域
304‧‧‧生長基板/基板/生長基板層
304A‧‧‧生長基板/層
309‧‧‧P觸點金屬
310‧‧‧氧化銦錫層/氧化銦錫區域
313B‧‧‧金屬觸點
314‧‧‧子基板
315‧‧‧材料
316‧‧‧N觸點
320‧‧‧AlInGaP磊晶層/磊晶層
330‧‧‧P觸點
400‧‧‧InGaN發光二極體晶圓/晶圓
400B‧‧‧經安裝發光二極體
401‧‧‧P型區域
401A‧‧‧多孔區域
402‧‧‧作用區域
403‧‧‧N型區域
404‧‧‧生長基板/基板
404A‧‧‧生長基板
409‧‧‧P觸點金屬
410‧‧‧氧化銦錫區域
413B‧‧‧金屬觸點
414‧‧‧子基板
415‧‧‧材料
416‧‧‧N觸點
420‧‧‧InGaN磊晶層/磊晶層
430‧‧‧P觸點
在圖式中：圖1a至圖1k展示產生具有一反射觸點之一LED之步驟之一側視圖；圖2展示使用一經定形狀器件之具有一反射觸點之一LED之一側視圖；圖3a至圖3g展示產生具有一反射觸點之一LED之步驟之一側視圖；圖4a至圖4e展示產生具有一反射觸點之一LED之步驟之一側視圖；且圖5展示使用一經定形狀器件之具有一反射觸點之一覆晶LED之一側視圖。
在不同圖中使用相同元件符號指示類似或等同元件。
儘管闡述一方形晶粒形狀，但任一或任何適合晶粒形狀亦涵蓋且包含於本發明之範疇內。
儘管展示具有磊晶層之一基板，但利用非磊晶層(例如非晶層)之其他半導體構造亦涵蓋且包含於本發明之範疇內。儘管展示具有磊晶層及一基板之一晶圓，但諸如安裝或接合至一子基板晶圓之一器件晶圓之其他組態亦涵蓋且包含於本發明之範疇內。
儘管例示性實施例展示一AlInGaP或InGaN LED，但任何適合LED組態亦涵蓋且包含於本發明之範疇內。儘管下文在實例中所闡述之器件通常包含生長於一GaAs基板上之III族磷化物半導體層，但在某些實施例中，可使用III族氮化物半導體層。
儘管在某些情形中，展示形成一垂直薄膜(VTF)LED，但亦形成 其他構造，諸如一薄膜覆晶(TFFC)或一非薄膜覆晶(FC)，其中頂部上之P觸點及N觸點兩者皆在器件之一側(器件之底部)上。在其他實施例中，一經修改垂直薄膜(VTF)器件亦涵蓋且包含於本發明之範疇內。
根據本發明之實施例，一半導體發光器件包含一反射觸點，該反射觸點包含一反射區域及/或一散射/反射區域，諸如一多孔半導體區域。反射區域將來自LED之底部表面之光朝向LED之頂部表面重定向。散射/反射區域使自器件發射之光子之方向隨機化。通常，反射區域及散射/反射區域之組合充當朝向器件之期望發射表面(諸如器件之頂部表面)散射光之一漫反射體，其中可發射自器件提取之大部分光。
散射區域包括由諸如GaP或其他III族P層、GaN或GaAs之一非多孔半導體形成之一多孔半導體。多孔區域通常係導電且導熱的。多孔區域可由一N型區域形成，且在被製成為多孔之後，該N型多孔區域可轉換為P型傳導性，或多孔區域可直接由一P型區域形成。通常將多孔區域配置成一均勻層。如先前所闡述，散射量係藉由多孔區域之厚度及孔隙度而判定。多孔區域通常具有介於0.4微米與40微米之間的一厚度。多孔區域可具有介於5%與80%之間的一孔隙度且通常具有介於20%與40%之間的一孔隙度。孔隙度在下部端上因多孔區域散射光之能力而受限且在上部端上因多孔區域之電阻率及機械穩定性而受限。如先前所闡述，適合孔隙度可與半導體之類型、多孔區域之厚度及關於預期材料堆疊之光學效應有關。
儘管說明提及材料之「區域」，但可形成其他較特定組態，諸如組態成一層、一層之一部分之一區域。材料之區域或任何其他適合組態之此等配置中之每一者涵蓋且包含於本發明之範疇內。層亦可藉由產生為不平坦的且然後變平整為水平的(扁平的)或經遮蔽以移除層之部分之一層而形成。
圖1a至1k展示用於產生一器件之一例示性方法。儘管此處所展示之方法之步驟可用於產生一AlInGaP VTF器件，但可使用此方法構造之任何其他適合器件類型亦涵蓋且包含於本發明之範疇內。儘管以一特定次序展示程序之步驟，但其他變化形式(諸如改變程序中發生退火之點)亦涵蓋且包含於本發明之範疇內。
圖1a係一LED晶圓100之一例示性部分之一側視圖。晶圓100可藉由在一生長基板104上生長一AlInGaP磊晶層120而產生。磊晶層120可含有在一N型區域103與一P型區域101之間的一作用區域102。P型區域101對由作用區域102發射之一波長之光可係透明的。
儘管圖1a至圖1k展示N型區域103連接至生長基板104，但顛倒該等層之次序以使得P型區域連接至基板之其他組態亦涵蓋且包含於本發明之範疇內。
圖1b展示在P型區域101上形成一ITO區域110之後的晶圓100。通常，ITO區域110經由一蒸發程序及/或一濺鍍程序而形成。較佳地，ITO區域110對自作用區域102發射之光係透明的。儘管指定ITO，但任何適合替代物亦涵蓋且包含於本發明之範疇內。
圖1c展示在ITO區域110上產生一P觸點金屬109之後的晶圓100。P觸點金屬與ITO區域110一起形成一P觸點130。通常，將一抗蝕劑圖案化以曝露ITO區域110之一部分，後續接著鈦及銀(TiAg)之一塗佈及一剝離步驟以產生P觸點金屬109。P觸點金屬109可形成為一薄鈦層，後續接著一較厚銀層。如上文所闡述，鈦可充當一黏附層。在替代方案中，Ti及Ag之合金或呈任何次序之多個層可用作P觸點金屬109。如上文所闡述，諸如鎳之其他金屬可用作黏附層。
P觸點109可較小以使對穿過P型區域101之自作用區域102發射之光之阻擋最小化。儘管展示一單個P觸點金屬109，但任何適合形狀及組態之多個P觸點金屬亦涵蓋且包含於本發明之範疇內。對於某些程 序流程，P觸點金屬將經受超過400℃之溫度，且諸如銀及金(Au)之穩定金屬係較佳的。儘管指定TiAg，但鉻/金(Cr/Au)、鈦/金(TiAu)或任何其他適合組合/合金或金屬/有機組合亦涵蓋且包含於本發明之範疇內。
圖1d展示將一載體基板105附接至P觸點金屬109及ITO區域110之後的晶圓100。通常，載體基板105藉助一高溫有機接合材料111而附接。一有機接合材料111容許不平坦表面特徵，諸如P觸點金屬109。載體基板105在晶圓100之其餘處理期間給磊晶層120提供剛度。
圖1e展示自磊晶層120移除生長基板104之後的晶圓100。通常，生長基板104藉由以下步驟而移除：首先磨光及/或研磨以移除材料之塊體；且然後蝕刻以移除材料之剩餘部分。
圖1f展示已將N型區域103之一部分轉換成多孔區域103A之後的晶圓100。將任何量之N型區域103轉換為包含N型區域103之一小部分或全部之一多孔區域103A亦涵蓋且包含於本發明之範疇內。N型區域103可轉換為如圖1f中所展示之一層或轉換為橫向區段(未展示)，其中N型區域103之某些橫向區段保持未轉換。同樣地，多孔區域103A之厚度可變化以使得某些區段較厚且其他區段較薄。
圖1g展示在多孔區域103A上形成一ITO區域106之後的晶圓100。通常，ITO區域106經由一蒸發程序及/或一濺鍍程序而形成。儘管指定ITO，但任何適合替代物亦涵蓋且包含於本發明之範疇內。
圖1h展示在ITO區域106上產生N觸點金屬107以完成N觸點131之生成之後的晶圓100。經圖案化N觸點金屬可藉由自ITO區域106之某一部分移除光阻劑而形成，後續接著TiAg之一塗佈及一剝離步驟。儘管指定TiAg，但TiAu、CrAu或任何其他適合組合/合金或金屬/有機組合亦涵蓋且包含於本發明之範疇內。107可形成於ITO區域106中之某些或全部區域上。由多個區域、橫向區段及繞過ITO區域106之部分 形成之N觸點金屬涵蓋且包含於本發明之範疇內。如上文相對於P觸點130所闡述，Ti可形成為一黏附層。在替代方案中，Ti及Ag之合金或呈任何次序之多個層可用作P觸點金屬109。
圖1i展示將一匹配基板108接合至N觸點金屬107之後的晶圓100。匹配基板108可為一鋁矽(AlSi)或鍺(Ge)基板。通常，匹配基板108係接合至N觸點金屬107之金屬。Au-Au熱壓接合或Pd-In共晶接合係與有機接合材料111之溫度限制相容之兩種可能方法。匹配基板108提供結構支撐且匹配生長基板104及/或磊晶層120之熱膨脹。
圖1j展示移除載體基板105且退火觸點之後的晶圓100。載體基板105可藉由破壞載體基板105至P觸點金屬109及ITO區域110之暫時接合而移除。該暫時接合可係有機的且藉由約200℃之經升高溫度而破壞。
退火程序完成以下各項之間的機械及電連接：兩個觸點之間；P觸點金屬109、ITO區域110與P型區域101之間；及N觸點金屬107、ITO區域106與多孔區域103A之間。可使用各種退火方案，但較低溫度需要一較長退火時間。舉例而言，達25分鐘之一400℃退火或達一分鐘之一700℃退火可係足夠的。退火溫度應保持在所挑選觸點金屬之可接受範圍內。另外，退火可伴隨有壓力以改良至匹配基板之接合之強度。
圖1k展示將ITO區域106之所曝露表面中之某些或全部表面粗糙化之後的晶圓100。晶圓100可沿著單粒化線112A及112B單粒化為個別器件。
在替代方案中，在ITO區域106之所曝露表面上生長一經粗糙化層。在又一替代實施例中，光阻劑經圖案化以使ITO區域106之表面之某些區曝露，且透過該等開口將ITO區域106甚至向下蝕刻至P型區域101。同樣地，在移除ITO區域106之部分之後，可蝕刻或粗糙化P 型區域101之部分。
圖2展示使用與圖1類似之一程序流程但具有非垂直側壁之LED200之晶圓之一例示性部分之實施例之側視圖。該半導體堆疊包含一作用區域202，其位於N型區域203及P型區域201(如上所述，統稱磊晶層220)之間。P型區域201對自作用區域202發射之光之波長可為透明的。如上所述，一部份的N型區域203係轉換為多孔區域203A。
該半導體堆疊進一步含P觸點130。如上所述，P觸點130包含置於P型區域201上之ITO區域210及置於ITO區域210之一部份上之P觸點金屬109。
該半導體堆疊進一步包含N觸點131。N觸點131包含置於多孔區域203A上之ITO區域206及置於ITO區域206上之N觸點金屬207。
如上所述，該半導體堆疊包含匹配基板208，其耦接至N觸點金屬207。
半導體堆疊包含滿足針對一有效提取之大於0.3比1之高度對寬度要求之一厚N型區域203。以下兩種方法中之一者或兩者可用於產生一AlInGaP結構中之一厚N型區域203：1)使用一氫化物程序生長一厚N型磊晶層；或2)移除生長基板且使用半導體晶圓接合而附接一透明晶圓，如通常針對來自Philips Lumileds Lighting之商業AlInGaP LED所實踐。
為增加來自器件之光之提取，所完成器件之側壁231A及231B相對於發光表面(亦即，P型區域201之較大表面)之法線以一角度(或多個角度)定向。因此，頂部表面230之面積範圍大於作用區域202之面積範圍。傾斜角度不需要為根據器件高度係恆定的(如圖2中所展示)，而是可根據器件高度不斷變化以產生部分或完全凹形或凸形側壁形 狀。側壁定向經最佳化以使得在作用區域之平面中所產生之光射線經幾次反射而落入器件之頂部或側表面處之一逃逸錐面內。
器件之主要光提取表面係其上形成P觸點金屬109之頂部表面(P型區域201之頂部表面230)及器件231A、231B之四個側表面以及圖2中未繪示之兩個其他表面。其他形狀係可能的，包含具有垂直側壁之一矩形固體或具有向內傾斜之側壁之一經截斷金字塔。P型區域201之頂部上及晶片之側上之隨機或週期性表面紋理化可經添加以增加光提取。在某些實施例中，器件之一或多個側壁製成為多孔的及/或具有一ITO/TiAg反射體以進一步增加自頂部表面230輸出之光。圓柱形器件、具有三個或四個以上側壁之器件亦涵蓋且包含於本發明之範疇內。圖3a至圖3g及圖4a至圖4e展示用於產生一覆晶(FC)器件之一例示性方法。儘管此處所展示之方法之步驟可用於產生一AlInGaP或InGaN器件，但可使用此等方法構造之任何其他適合器件類型亦涵蓋且包含於本發明之範疇內。
儘管以一特定次序展示程序之步驟，但其他變化形式(諸如改變程序中發生退火之點)亦涵蓋且包含於本發明之範疇內。
圖3a至圖3g展示一AlInGaP LED晶圓之一例示性部分。該等圖中之某些圖展示一LED晶圓之處理，其他圖展示應用於已自晶圓單粒化之一個LED或一LED群組之處理。應理解，即使正處理一個經單粒化LED或LED群組，亦將連續或平行地類似地處理LED之其餘部分。
圖3a係一AlInGaP LED晶圓300之一例示性部分之一側視圖。晶圓300可藉由在一生長基板304上生長一AlInGaP磊晶層320而產生。磊晶層320可含有在一N型區域303與一P型區域301之間的一作用區域302。P型區域301對由作用區域302發射之一波長之光可係透明的。
儘管圖3a至圖3g展示N型區域303連接至生長基板304，但顛倒該等層之次序以使得P型區域連接至基板304之其他組態亦涵蓋且包含於 本發明之範疇內。
圖3b展示P型區域301之一部分已轉換成多孔區域301A且一ITO層310已附接至多孔區域301A之後的晶圓300。將任何量之P型區域301轉換為包含P型區域301之一小部分或全部之一多孔區域301A亦涵蓋且包含於本發明之範疇內。P型區域301可轉換為如圖1b中所展示之一層或轉換為橫向區段(未展示)，其中P型區域301之某些橫向區段保持未轉換。同樣地，多孔區域301A之厚度可變化以使得某些區段較厚且其他區段較薄。
接下來，在多孔區域301A上形成一ITO區域310。通常，ITO區域310經由一蒸發程序及/或一濺鍍程序而形成。儘管指定ITO，但任何適合替代物亦涵蓋且包含於本發明之範疇內。
圖3c展示已藉由將P觸點金屬309沈積於ITO區域310上而完成P觸點330之後的晶圓300。通常，將一抗蝕劑圖案化以曝露ITO區域310之一部分，後續接著TiAg之一塗佈及一剝離步驟以產生P觸點金屬309。TiAg觸點可藉由一蒸發程序及/或一濺鍍程序而形成。儘管指定TiAg，但諸如一TiAu、TiAu、CrAu或任何其他適合組合/合金或金屬/有機組合之任何適合金屬亦涵蓋且包含於本發明之範疇內。
如上文相對於P觸點130所闡述，Ti可形成為一黏附層。在替代方案中，Ti及Ag之合金或呈任何次序之多個層可用作P觸點金屬309。
圖3d展示往回蝕刻P觸點金屬309、ITO區域310、多孔區域301A、P型區域301及作用區域302之一部分以曝露用於附接N觸點316之N型區域303之一部分之後的晶圓300。在某些實施例中，N型區域303之一部分亦可經蝕刻產生至N型區域303中之一凹痕。該蝕刻可在晶圓300之P觸點金屬、ITO區域310、多孔區域301A、P型區域301及作用區域302之材料中形成空隙。該等空隙可採取溝渠、通孔或任何其他適合形狀之形式。
在蝕刻之後，可形成N觸點316。N觸點316可形成為ITO及TiAg之一組合。通常，將一抗蝕劑圖案化以曝露N型區域303之一部分，且ITO經由一蒸發程序及/或一濺鍍程序而形成。儘管指定ITO，但任何適合替代物亦涵蓋且包含於本發明之範疇內。在沈積ITO之後，將一抗蝕劑圖案化以曝露ITO之一部分，後續接著TiAg之一塗佈及一剝離步驟以產生N觸點316。儘管指定TiAg，但TiAu、CrAu或任何其他適合組合/合金或金屬/有機組合亦涵蓋且包含於本發明之範疇內。
如上文相對於P觸點130所闡述，Ti可形成為一黏附層。在替代方案中，Ti及Ag之合金或呈任何次序之多個層可用於形成N觸點316。
接下來，將P觸點金屬309退火至P型區域301。退火程序完成以下各項之間的機械及電連接：兩個觸點之間；P觸點金屬309、ITO區域310與P型區域301之間。退火程序亦可將N觸點316退火至N型區域303。通常，退火需要將晶圓之溫度升高至400℃達20分鐘。
圖3e展示已自晶圓300單粒化之一LED 300A。通常，在單粒化之前藉由磨蝕及化學處理之一組合而自晶圓300移除304。在某些實施例中，保留生長基板304A之一部分。生長基板304A之部分可係數微米厚之一層。生長基板304A之部分可用於電流擴散及N觸點生成。對於一非透明生長基板(諸如GaAs)，晶圓之背側可藉助抗蝕劑而圖案化，且蝕刻掉生長基板層304以產生電流跡線及用於N觸點生成之墊之一網路。在彼情形中，用於N觸點之一通孔之蝕刻將擴展至層304A。
接下來或並行地，形成具有金屬觸點313A及313B之一子基板314。金屬觸點313A及313B分別對應於N觸點316及P觸點金屬309。金屬觸點313A及313B可連接至子基板314內及/或子基板314上所含有之電路、組件或通孔，包含在子基板314之側對面之墊。
圖3f展示包含電及/或機械連接至子基板314之一LED 300A之一經安裝LED 300B。在將LED 300A連接至子基板314之後，LED 300A 與子基板314之間的空隙中之某些或全部空隙「底填充」有材料315，如此項技術中所已知。為清晰起見，僅展示實質上環繞N觸點316之底填充。然而，一典型底填充將用於實質上填充LED 300A與子基板314之間的所有空隙，包含P觸點金屬309附近之空隙。
圖3g展示移除生長基板304A之部分且將N型區域303之表面粗糙化之後的一經安裝LED 300B。在一項替代方案中，不移除生長基板304A之小部分，在另一替代方案中，移除生長基板304A之小部分，但不將N型區域303之表面粗糙化。通常，移除生長基板304A之大部分，在諸多情形中，移除90%或90%以上。
圖4a至圖4e展示一InGaN LED晶圓之一例示性部分。該等圖中之某些圖展示一LED晶圓之處理，其他圖展示應用於已自晶圓單粒化之一個LED或一LED群組之處理。應理解，即使正處理一個經單粒化LED或LED群組，亦將連續或平行地類似地處理LED之其餘部分。
圖4a係一InGaN LED晶圓400之一例示性部分之一側視圖。晶圓400可藉由在一生長基板404上生長一InGaN磊晶層420而產生。磊晶層420可含有在一N型區域403與一P型區域401之間的一作用區域402。P型區域401對由作用區域402發射之一波長之光可係透明的。
儘管圖4a至圖4e展示N型區域403連接至生長基板404，但顛倒該等層之次序以使得P型區域連接至基板404之其他組態亦涵蓋且包含於本發明之範疇內。
圖4b展示P型區域401之一部分已轉換成多孔區域401A且P觸點430已附接至多孔區域401A之後的晶圓400。將任何量之P型區域401轉換為包含P型區域401之一小部分或全部之一多孔區域401A亦涵蓋且包含於本發明之範疇內。P型區域401可轉換為如圖1b中所展示之一層或轉換為橫向區段(未展示)，其中P型區域401之某些橫向區段保持未轉換。同樣地，多孔區域401A之厚度可變化以使得某些區段較厚 且其他區段較薄。
接下來，在多孔區域401A上形成一ITO區域410。通常，ITO區域410經由一蒸發程序及/或一濺鍍程序而形成。儘管指定ITO，但任何適合替代物亦涵蓋且包含於本發明之範疇內。
接下來，在ITO區域410上產生一P觸點金屬409以完成P觸點430之生成。通常，將一抗蝕劑圖案化以曝露ITO區域410之一部分，後續接著鈦及銀(TiAg)之一塗佈及一剝離步驟以產生P觸點金屬409。TiAg觸點可藉由一蒸發程序及/或一濺鍍程序而形成。儘管指定TiAg，但諸如一TiAu、CrAu或任何其他適合組合/合金或金屬/有機組合之任何適合金屬亦涵蓋且包含於本發明之範疇內。
如上文相對於P觸點130所闡述，Ti可形成為一黏附層。在替代方案中，Ti及Ag之合金或呈任何次序之多個層可用作P觸點金屬109。
在已產生P觸點金屬409之後，將P觸點金屬409退火至P型區域401。退火程序完成以下各項之間的機械及電連接：兩個觸點之間；P觸點金屬409、ITO區域410與P型區域401之間。退火程序亦可將N觸點416退火至N型區域403。通常，退火需要將晶圓之溫度升高至約400℃達20分鐘。
圖4c展示往回蝕刻P觸點金屬409、ITO區域410、多孔區域401A、P型區域401及作用區域402之一部分以曝露用於附接N觸點416之N型區域403之一部分之後的晶圓400。通常，N型區域403之一部分亦可經蝕刻產生至N型區域403中之一凹痕。蝕刻可在晶圓400之P觸點金屬409、ITO區域410、多孔區域401A、P型區域401及作用區域402之材料中形成空隙。該空隙之一部分可形成於N型區域403之一部分中。該等空隙可採取溝渠、通孔或任何其他適合形狀之形式。
在蝕刻N觸點416之後，可形成N觸點416。通常，觸點金屬為鋁(Al)且經由一蒸發程序及/或一濺鍍程序而形成。儘管指定Al，但TiAg 或任何其他適合組合/合金或金屬/有機組合亦涵蓋且包含於本發明之範疇內。通常，與一剝離步驟一起將一抗蝕劑圖案化以產生N觸點416。如上文相對於P觸點130所闡述，Ti可形成為一黏附層。在替代方案中，Ti及Ag之合金或呈任何次序之多個層可用作P觸點金屬109。
圖4d展示已自晶圓400單粒化之一LED 400A。通常，在單粒化之前自晶圓400移除生長基板404之塊體。通常，首先藉由磨光及/或研磨而將生長基板404薄化至小於300微米，留下生長基板404A之一小部分。
接下來或並行地，形成具有金屬觸點413A及413B之一子基板414。金屬觸點413A及413B分別對應於N觸點416及P觸點金屬409。金屬觸點413A及413B可連接至子基板414內及/或子基板414上所含有之電路、組件或通孔，包含在子基板414之側對面之墊。
然後將LED 400A電及/或機械連接至子基板414以形成經安裝LED 400B。在將LED 400A連接至子基板414之後，LED 400A與子基板414之間的空隙中之某些或全部空隙「底填充」有材料415，如此項技術中所已知。為清晰起見，僅展示實質上環繞N觸點416之底填充。然而，一典型底填充將用於實質上填充LED 400A與子基板414之間的所有空隙，包含P觸點金屬409附近之空隙，如上文相對於圖3f所闡述。
圖4e展示移除生長基板404A之小部分且將N型區域403之表面粗糙化之後的一經安裝LED 400B。在一項替代方案中，不移除生長基板404A之小部分，在另一替代方案中，移除生長基板404A之小部分，但不將N型區域403之表面粗糙化。在另一實施例中，磊晶生長發生於一非平坦生長基板上，且在移除生長基板之後，在403之表面上保持生長基板之表面起伏。
圖5展示具有與圖4類似之一程序流程但具有非垂直側壁之LED500之晶圓之一例示性部分之實施例之側視圖。
該半導體堆疊包含一作用區域502，其位於N型區域503及P型區域501(如上所述，統稱磊晶層520)之間。N型區域503對自作用區域502發射之光之波長可為透明的。如上所述，一部份的P型區域501係轉換為多孔區域501A。
該半導體堆疊進一步含P觸點530。如上所述，P觸點530包含置於多孔區域501A上之ITO區域510及置於ITO區域510上之P觸點金屬509。
該半導體堆疊進一步包含於一組層之間產生的空隙，該等層包含一部份的P觸點金屬509、ITO區域510、多孔區域501A、P型區域501及作用區域502。該空隙可包含一部份的N型區域503。該半導體堆疊包含N觸點516，其置於一部份N型區域503上之空隙內。
如上所述，該半導體堆疊包含匹配基板208，其耦接至N觸點金屬207。
半導體堆疊包含滿足針對一有效提取之大於0.3比1之高度對寬度要求之一厚N型區域503。對於一InGaN器件，以下兩種方法中之一者或兩者可用於產生一厚N型區域503：1)在一透明傳導性n型基板(諸如塊體GaN或SiC)上生長磊晶層；2)使用一氫化物程序生長一厚N型磊晶層。為增加來自器件之光之提取，所完成器件之側壁531A及531B相對於發光表面(亦即，N型區域503之較大表面530)之法線以一角度(或多個角度)定向。因此，頂部表面530之面積範圍大於作用區域503之面積範圍。針對圖2所闡述之所有其他設計考量適用於圖5中所展示之實施例。
儘管圖2及圖5展示直接連接至觸點之一多孔層，但附接至非垂直側壁之額外多孔層亦涵蓋且包含於本發明之範疇內。儘管圖5展示 具有呈一FC組態之厚N區域之一InGaN形狀之晶片，但器件之一VTF形式亦涵蓋且包含於本發明之範疇內。
依據對圖式、揭示內容及隨附申請專利範圍之研究，熟習此項技術者在實踐所主張之發明時可理解及實現對所揭示實施例之其他變化形式。在申請專利範圍中，詞「包括(comprising)」並不排除其他元件或步驟，且不定冠詞「一(a)」或「一(an)」並不排除複數個。在互不相同之從屬項中陳述某些方法之此一事實本身並非表明不能有利地使用此等方法之一組合。申請專利範圍中之任何參考符號皆不應解釋為限制範疇。
100‧‧‧發光二極體晶圓/晶圓
101‧‧‧P型區域
102‧‧‧作用區域
103‧‧‧N型區域
103A‧‧‧多孔區域
106‧‧‧氧化銦錫區域
107‧‧‧N觸點金屬
108‧‧‧匹配基板
109‧‧‧P觸點金屬/P觸點
110‧‧‧氧化銦錫區域
112A‧‧‧單粒化線
112B‧‧‧單粒化線
120‧‧‧AlInGaP磊晶層/磊晶層
130‧‧‧P觸點
131‧‧‧N觸點

Claims (33)

  1. 一種半導體結構，其包括：複數個半導體區域，其包括一第一半導體區域及一第二半導體區域，其中該等半導體區域中之一者係一N型區域且該等半導體區域中之另一者係一P型區域；一發光區域，其安置於該等半導體區域之間；一第一表面，自該半導體結構提取之光之一實質部分係自該第一表面而發射；一第二表面，其與該第一表面相對；一第一觸點，其電連接至該等半導體區域中之一者，該第一觸點包括：一第一ITO區域；及一金屬區域；一第一多孔區域，其安置於該第一觸點與該發光區域之間；及一第二觸點，其電連接至該等半導體區域中之一者；其中該第一觸點及該第二觸點連接至不同半導體區域。
  2. 如請求項1之半導體結構，其中移除該第一半導體區域及發光層之一部分以曝露該第二半導體區域之一第三表面，且該第二觸點安置於該第三表面上。
  3. 如請求項1之半導體結構，其進一步包括安置於該第一觸點及該第二觸點中之一者上之一匹配基板。
  4. 如請求項1之半導體結構，其進一步包括一生長基板，其中該等半導體區域中之一者安置於該生長基板上。
  5. 如請求項4之半導體結構，其中該生長基板係GaN、SiC或藍寶石中之一者。
  6. 如請求項1之半導體結構，其進一步包括安置於該半導體結構之該第一表面之一部分上方之一傳導性材料。
  7. 如請求項4之半導體結構，其中安置於該生長基板上之該半導體區域係該第一半導體區域，且該第一表面係該生長基板之與該第二半導體區域相對之表面。
  8. 如請求項7之半導體結構，其中該生長基板係傳導性GaN，且該第二觸點形成於該第一表面上。
  9. 如請求項7之半導體結構，其中移除該生長基板，且一透明窗半導體已接合至第二區域，該半導體結構之該第一表面與該透明窗半導體之所接合界面相對。
  10. 如請求項1之半導體結構，其中該發光區域安置於該第一表面與該第一多孔區域之間。
  11. 如請求項1之半導體結構，其中該第一觸點電連接至該P型區域，且該第一多孔區域安置於該P型區域與該第一觸點之間。
  12. 如請求項1之半導體結構，其中該第一觸點電連接至該N型區域，且該第一多孔區域安置於該N型區域與該第一觸點之間。
  13. 如請求項12之半導體結構，其進一步包括電連接至該P型區域之一第二觸點。
  14. 如請求項11之半導體結構，其進一步包括電連接至該N型區域之一第二觸點。
  15. 如請求項1之半導體結構，器件進一步包括一第二觸點，其中該第一觸點及該第二觸點中之一者安置於該半導體結構之一第二表面上，且該第一觸點及該第二觸點中之另一者安置於形成於該半導體結構中之一空隙中。
  16. 如請求項6之半導體結構，其中傳導層係一第二ITO區域。
  17. 如請求項16之半導體結構，其進一步包括一第二觸點，該第二 觸點包括安置於該第二ITO區域上方之一觸點金屬。
  18. 如請求項2之半導體結構，其中該生長基板保持附接至該N型區域，且該第一表面係該生長基板之與該N區域相對之表面。
  19. 如請求項18之半導體結構，其中該生長基板係傳導性GaN。
  20. 如請求項1之半導體結構，其中該半導體結構之一側表面實質上垂直於該半導體結構之該第一表面。
  21. 如請求項1之半導體結構，其中該半導體結構之一側表面傾斜於該半導體結構之該第一表面。
  22. 如請求項1之半導體結構，其中該半導體結構之一側表面係一第二多孔區域之表面。
  23. 如請求項1之半導體結構，其中該金屬區域包括銀。
  24. 如請求項1之半導體結構，其中該第一多孔區域具有介於0.4微米與40微米之間的一厚度。
  25. 如請求項1之半導體結構，其中該第一ITO區域具有介於200nm與400nm之間的一厚度。
  26. 如請求項1之半導體結構，其中該第一多孔區域具有介於5%與80%之間的一孔隙度，其中該孔隙度係該第一多孔區域中之空氣之體積百分比。
  27. 如請求項1之半導體結構，其中該第一多孔區域具有介於20%與40%之間的一孔隙度，其中該孔隙度係該第一多孔區域中之空氣之該體積百分比。
  28. 如請求項1之半導體結構，其中該第一多孔區域包括以下組合物之一半導電合金：AlxInyGazAsαP1-α，其中0x、y、z、α 1且x+y+z=1；或InβGa1-βN，其中0 β 0.2。
  29. 如請求項1之半導體結構，其中該第一多孔區域經配置以使得沿該第一觸點之方向自該發光層發射之所有光照在該第一多孔區 域上，之後照在該第一觸點上。
  30. 一種器件，其包括：一半導體結構，其具有一第一表面，該半導體結構包括一發光區域，其安置於一N型區域與一P型區域之間；及一第一觸點，其電連接至該N型區域及該P型區域中之一者：其中：該第一觸點包括一第一ITO區域及一金屬區域；該第一表面之一第一部分係一第一多孔區域之一第一表面；該第一表面之一第二部分係一非多孔區域之一第一表面；該第一表面之該第二部分係自其發射自該半導體結構提取之大部分光之表面；且該第一觸點安置於該第一多孔區域上。
  31. 如請求項30之器件，其中發光層之一橫向範圍對應於該第一表面之該第二部分。
  32. 如請求項30之器件，其中該多孔區域係GaN。
  33. 如請求項30之器件，其進一步包括安置於第一區域下方之一金屬觸點。
TW103109176A 2013-03-13 2014-03-13 半導體發光結構及發光器件 TWI656662B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361779410P 2013-03-13 2013-03-13
US61/779,410 2013-03-13

Publications (2)

Publication Number Publication Date
TW201501359A true TW201501359A (zh) 2015-01-01
TWI656662B TWI656662B (zh) 2019-04-11

Family

ID=50390150

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103109176A TWI656662B (zh) 2013-03-13 2014-03-13 半導體發光結構及發光器件

Country Status (7)

Country Link
US (1) US20150372192A1 (zh)
EP (1) EP2973755B1 (zh)
JP (2) JP2016513882A (zh)
KR (1) KR102284597B1 (zh)
CN (1) CN105009308B (zh)
TW (1) TWI656662B (zh)
WO (1) WO2014141028A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI753106B (zh) * 2017-02-16 2022-01-21 韓商Ｌｇ伊諾特股份有限公司 半導體裝置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102284597B1 (ko) * 2013-03-13 2021-08-04 루미리즈 홀딩 비.브이. 다공성 반사성 콘택트를 생성하기 위한 방법 및 장치
EP2953176A1 (de) * 2014-06-02 2015-12-09 Swarovski Energy GmbH Beleuchtungsvorrichtung
US10529820B2 (en) * 2014-07-15 2020-01-07 Bae Systems Information And Electronic Systems Integration Inc. Method for gallium nitride on diamond semiconductor wafer production
US10020422B1 (en) * 2017-09-29 2018-07-10 Oculus Vr, Llc Mesa shaped micro light emitting diode with bottom N-contact
US10566267B2 (en) * 2017-10-05 2020-02-18 Texas Instruments Incorporated Die attach surface copper layer with protective layer for microelectronic devices
US10418510B1 (en) 2017-12-22 2019-09-17 Facebook Technologies, Llc Mesa shaped micro light emitting diode with electroless plated N-contact
DE102018111324A1 (de) * 2018-05-11 2019-11-14 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP7329126B2 (ja) * 2019-07-15 2023-08-17 エスエルティー テクノロジーズ インコーポレイテッド パワーフォトダイオード構造体、その作製方法、及びその使用方法
US11575055B2 (en) 2019-07-15 2023-02-07 SLT Technologies, Inc Methods for coupling of optical fibers to a power photodiode
US11569398B2 (en) 2019-07-15 2023-01-31 SLT Technologies, Inc Power photodiode structures and devices
US20220285584A1 (en) * 2021-03-08 2022-09-08 Applied Materials, Inc. Indium-gallium-nitride light emitting diodes with light reflecting mirrors

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3950801B2 (ja) * 2003-01-31 2007-08-01 信越半導体株式会社 発光素子及び発光素子の製造方法
JP4765632B2 (ja) * 2004-01-20 2011-09-07 日亜化学工業株式会社 半導体発光素子
JP2005244201A (ja) * 2004-01-28 2005-09-08 Matsushita Electric Ind Co Ltd 半導体発光素子及びその製造方法
US20050161696A1 (en) * 2004-01-28 2005-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device and method for fabricating the same
JP4635458B2 (ja) * 2004-03-11 2011-02-23 日亜化学工業株式会社 半導体発光素子
US7615798B2 (en) * 2004-03-29 2009-11-10 Nichia Corporation Semiconductor light emitting device having an electrode made of a conductive oxide
JP2007266571A (ja) * 2006-02-28 2007-10-11 Mitsubishi Cable Ind Ltd Ｌｅｄチップ、その製造方法および発光装置
KR101030659B1 (ko) * 2006-03-10 2011-04-20 파나소닉 전공 주식회사 발광 소자
US8174025B2 (en) * 2006-06-09 2012-05-08 Philips Lumileds Lighting Company, Llc Semiconductor light emitting device including porous layer
JP5347219B2 (ja) * 2006-10-25 2013-11-20 日亜化学工業株式会社 半導体発光素子
CN101378100B (zh) * 2007-08-29 2011-08-24 台达电子工业股份有限公司 发光二极管装置及其制造方法
JP2009094108A (ja) * 2007-10-03 2009-04-30 Mitsubishi Chemicals Corp ＧａＮ系ＬＥＤ素子の製造方法
JP2009094107A (ja) * 2007-10-03 2009-04-30 Mitsubishi Chemicals Corp ＧａＮ系ＬＥＤ素子用の電極、および、それを用いたＧａＮ系ＬＥＤ素子
US7985979B2 (en) 2007-12-19 2011-07-26 Koninklijke Philips Electronics, N.V. Semiconductor light emitting device with light extraction structures
KR20100003321A (ko) * 2008-06-24 2010-01-08 삼성전자주식회사 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및발광 장치의 제조 방법
US10147843B2 (en) * 2008-07-24 2018-12-04 Lumileds Llc Semiconductor light emitting device including a window layer and a light-directing structure
KR101004310B1 (ko) * 2008-07-25 2010-12-28 고려대학교 산학협력단 광추출 효율이 향상된 발광 소자 및 그 제조 방법
JP2010062493A (ja) * 2008-09-08 2010-03-18 Stanley Electric Co Ltd 半導体発光素子および半導体発光素子の製造方法
CN101752471B (zh) * 2008-12-05 2014-03-26 晶元光电股份有限公司 光电元件
CN101510580A (zh) * 2009-03-05 2009-08-19 鹤山丽得电子实业有限公司 一种具有电流阻挡层的发光二极管
JP2010225945A (ja) * 2009-03-24 2010-10-07 Toshiba Corp 発光素子及びその製造方法
US8450767B2 (en) * 2009-05-08 2013-05-28 Epistar Corporation Light-emitting device
JP5434343B2 (ja) * 2009-07-31 2014-03-05 豊田合成株式会社 Ｉｔｏ電極の形成方法、半導体素子のｉｔｏ電極及びｉｔｏ電極を備えた半導体素子
JP5466479B2 (ja) * 2009-10-27 2014-04-09 スタンレー電気株式会社 半導体素子の製造方法
JP2011096935A (ja) * 2009-10-30 2011-05-12 Fujifilm Corp エピタキシャルウエハ、エピタキシャルウエハの製造方法、発光素子ウエハ、発光素子ウエハの製造方法、及び発光素子
KR101038923B1 (ko) * 2010-02-02 2011-06-03 전북대학교산학협력단 개선된 발광 효율을 갖는 발광 다이오드 및 이의 제조방법
JP5211121B2 (ja) * 2010-08-06 2013-06-12 株式会社東芝 半導体発光素子の製造方法
WO2012067075A1 (ja) * 2010-11-15 2012-05-24 日本電気株式会社 光素子
JP2012119585A (ja) * 2010-12-02 2012-06-21 Showa Denko Kk 発光ダイオード、発光ダイオードランプ及び照明装置
WO2012176369A1 (ja) * 2011-06-24 2012-12-27 パナソニック株式会社 窒化ガリウム系半導体発光素子、光源および凹凸構造形成方法
KR101861997B1 (ko) * 2011-10-31 2018-05-29 엘지이노텍 주식회사 발광소자 및 발광소자 제조방법
JP5661660B2 (ja) * 2012-02-07 2015-01-28 株式会社東芝 半導体発光素子
US9209356B2 (en) * 2012-06-08 2015-12-08 Epistar Corporation Light-emitting element including a light-emitting stack with an uneven upper surface
KR102284597B1 (ko) * 2013-03-13 2021-08-04 루미리즈 홀딩 비.브이. 다공성 반사성 콘택트를 생성하기 위한 방법 및 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI753106B (zh) * 2017-02-16 2022-01-21 韓商Ｌｇ伊諾特股份有限公司 半導體裝置

Also Published As

Publication number Publication date
KR20150128945A (ko) 2015-11-18
TWI656662B (zh) 2019-04-11
JP2016513882A (ja) 2016-05-16
KR102284597B1 (ko) 2021-08-04
US20150372192A1 (en) 2015-12-24
EP2973755A1 (en) 2016-01-20
WO2014141028A1 (en) 2014-09-18
CN105009308B (zh) 2019-03-29
JP6942767B2 (ja) 2021-09-29
CN105009308A (zh) 2015-10-28
EP2973755B1 (en) 2018-12-05
JP2019204981A (ja) 2019-11-28

Similar Documents

Publication Publication Date Title
JP6942767B2 (ja) 多孔質の反射性コンタクトを有するデバイス
JP5468203B2 (ja) 第３族窒化物デバイスを製造する方法およびその方法を使用して製造されたデバイス
US9000450B2 (en) Grown photonic crystals in semiconductor light emitting devices
JP4642731B2 (ja) 光抽出用の改良を含む発光ダイオード及びその製造方法
US6956246B1 (en) Resonant cavity III-nitride light emitting devices fabricated by growth substrate removal
TWI575773B (zh) 半導體發光裝置的接點
EP2033238B1 (en) Semiconductor light emitting device including porous layer
US8093607B2 (en) Optoelectronic semiconductor component
US20080197369A1 (en) Double flip semiconductor device and method for fabrication
US20060237735A1 (en) High-efficiency light extraction structures and methods for solid-state lighting
JP2011517064A (ja) オプトエレクトロニクス半導体チップおよびその製造方法
JP2006108698A (ja) フリップチップ発光デバイス用のコンタクト及び全方向反射ミラー
JP2008141015A (ja) 発光ダイオード素子
JP5990405B2 (ja) 発光素子及びその製造方法
JP2013106020A (ja) 半導体発光装置および半導体発光装置の製造方法
JP5496623B2 (ja) 光半導体装置
US9941454B2 (en) Light emitting device on a mount with a reflective layer
JP2006128659A (ja) 窒化物系半導体発光素子及びその製造方法
JP2009277898A (ja) 半導体発光素子及び半導体発光素子の製造方法
US9306120B2 (en) High efficiency light emitting diode
CN105679904B (zh) 光泵浦发光器件及单片集成光泵浦发光器件的制备方法
US20170005230A1 (en) Light-emitting device
JP2013207108A (ja) 発光ダイオード素子およびその製造方法
CN111971806A (zh) 用于将贵金属连接到氧化物的光学透明粘合层