JPS613428A - 半導体基板の切断方法 - Google Patents
半導体基板の切断方法Info
- Publication number
- JPS613428A JPS613428A JP59123318A JP12331884A JPS613428A JP S613428 A JPS613428 A JP S613428A JP 59123318 A JP59123318 A JP 59123318A JP 12331884 A JP12331884 A JP 12331884A JP S613428 A JPS613428 A JP S613428A
- Authority
- JP
- Japan
- Prior art keywords
- chips
- semiconductor substrate
- cut
- cutting
- holding film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に半導体チッ
プ〜を半導体基板から切断分離する半導体基板の切断方
法に関する。
プ〜を半導体基板から切断分離する半導体基板の切断方
法に関する。
従来半導体装置し１一枚の半導体基板にＰＮ接合等から
なる回路群の同一のものを多数個形成し、各回路群をそ
れぞれ切断分離してチップ−とし、同じチップを大量生
産する方法がとられている。この半導体基板を切断して
各チップに分離する一般的な方法は、半導体基板の裏面
に保持膜を付着しておき、半導体基板の裏面僅かを残し
て殆んど切断するかまたは半導体基板の裏面まで完全に
切断し、保持膜を拡延して各チップを完全に分離しコレ
ット等で各チソフーを吸収してグイボンディングする方
法がとられている。
なる回路群の同一のものを多数個形成し、各回路群をそ
れぞれ切断分離してチップ−とし、同じチップを大量生
産する方法がとられている。この半導体基板を切断して
各チップに分離する一般的な方法は、半導体基板の裏面
に保持膜を付着しておき、半導体基板の裏面僅かを残し
て殆んど切断するかまたは半導体基板の裏面まで完全に
切断し、保持膜を拡延して各チップを完全に分離しコレ
ット等で各チソフーを吸収してグイボンディングする方
法がとられている。
〔発明が解決し工５とする問題点〕
通常のＩＣ等のチンツブでは上述の方法で問題ないが１
例えば発光素子や受光素子のような半導体テソフー周囲
に迄ＰＮ接合部が露出している半導体チップでは例えば
ダイヤモンドブレードにより切断すると切断面の凹凸が
激しく、露出したＰＮ接合部にも凹凸が表われ特性に悪
影響を及ぼし品質管理上からも好ましくない。そのため
これら半導体チップは切断後ケミカルエッチを施して切
断による機械的ダメージ層をとることが行われている。
例えば発光素子や受光素子のような半導体テソフー周囲
に迄ＰＮ接合部が露出している半導体チップでは例えば
ダイヤモンドブレードにより切断すると切断面の凹凸が
激しく、露出したＰＮ接合部にも凹凸が表われ特性に悪
影響を及ぼし品質管理上からも好ましくない。そのため
これら半導体チップは切断後ケミカルエッチを施して切
断による機械的ダメージ層をとることが行われている。
しかしこのケミカルエッチ時に半導体基板の表面も処理
されると次の組立工程や製品特性に影響を及ぼすため予
め切断前等に半導体基板表面に保護膜を付着しているが
、ケミカルエッチ後は不要で再度化学処理でこの保護膜
を剥離している。この際半導体基板の裏面に付着した保
持膜も通常は保護膜とほぼ同じ材質のため溶解してとれ
てしまう。その結果、半導体基板の裏面まで殆んど切断
されている各チップはバラバラになってしまい、後のグ
イボンディング工程で非常に取扱い難いとｔ・５次点が
ある。
されると次の組立工程や製品特性に影響を及ぼすため予
め切断前等に半導体基板表面に保護膜を付着しているが
、ケミカルエッチ後は不要で再度化学処理でこの保護膜
を剥離している。この際半導体基板の裏面に付着した保
持膜も通常は保護膜とほぼ同じ材質のため溶解してとれ
てしまう。その結果、半導体基板の裏面まで殆んど切断
されている各チップはバラバラになってしまい、後のグ
イボンディング工程で非常に取扱い難いとｔ・５次点が
ある。
一方半導体基板の蕪面に保持膜を付着せずにダイヤモン
ドブレードによる切断をＰＮ接合を超えた所でやめケミ
カルエッチ後に機械的に割って各チップに分離する方法
もとられているが各テップの形状が不均一となり特性が
安定しないと共に自動ダイボンダでの位置決めが不正確
であるなどの欠点がある。
ドブレードによる切断をＰＮ接合を超えた所でやめケミ
カルエッチ後に機械的に割って各チップに分離する方法
もとられているが各テップの形状が不均一となり特性が
安定しないと共に自動ダイボンダでの位置決めが不正確
であるなどの欠点がある。
本発明は上述の欠点に鑑みなされたもので。
ダイヤモンドブレードによる切断工程を二段階に分け、
第一段階での切断工程後にケミカルエッチをして切断面
の凹凸を平らにしその後は通常のＩＣと同様に半導体基
板裏面に保持膜を付着して第二段階の切断を行うことに
より９品質の安定したチップが得られボンディング作業
が容易で自動化も可能としたものである。以下具体的実
施例により詳細に説明する。
第一段階での切断工程後にケミカルエッチをして切断面
の凹凸を平らにしその後は通常のＩＣと同様に半導体基
板裏面に保持膜を付着して第二段階の切断を行うことに
より９品質の安定したチップが得られボンディング作業
が容易で自動化も可能としたものである。以下具体的実
施例により詳細に説明する。
第１図は本発明の一実施例である発光ダイオード用半導
体チップを得るための切断方法を示す工程図である。ま
ず第１図（ａ）に示すようにＮ型ＧａＡｓ の半導体
基板１上に８１をドーパントとしてＧａＡａをエピタキ
シャル成長させる。
体チップを得るための切断方法を示す工程図である。ま
ず第１図（ａ）に示すようにＮ型ＧａＡｓ の半導体
基板１上に８１をドーパントとしてＧａＡａをエピタキ
シャル成長させる。
この際始めは約９００″Ｃ位で成長を始め次第に温度を
下げていくと最初の温度の高（・間はＮ型のＧａＡｓ２
がエビタキンヤルされ、温度が低くなるとＰ型のＧａＡ
ｓ ３がエピタキシャル成長されてその境界にＰＮ接合
４が形成される。次に各チップ毎の上側の電極となる上
電極５を形成し。
下げていくと最初の温度の高（・間はＮ型のＧａＡｓ２
がエビタキンヤルされ、温度が低くなるとＰ型のＧａＡ
ｓ ３がエピタキシャル成長されてその境界にＰＮ接合
４が形成される。次に各チップ毎の上側の電極となる上
電極５を形成し。
更に裏面全面に下側の電極となる下電極６を形成する。
次に同図［ｂ）に示すように半導体基板の表面全体に後
で行うケミカルエッチ時にＧａＡｓ ３のエビクキンヤ
ル成長層が腐蝕されないよう保護膜７を付着する。その
後同図（ｅ）に示すように各チップの境界線をダイヤモ
ンドブレードによりＰＮ接合４を超えるところ迄切断し
第一の切断溝８を形成する。次いで例えば流酸、過酸化
水素、水からなる混合液によりエツチングを行い切断面
を平らにし各チップの電気釣元学的性能チェンクを行う
。更に同図（ｄ）に示すように表面の保護膜７を化学処
理で除去、シ、裏面に保持膜９を付着する。その後同図
（ｅ）に示すように第一の切断溝８から更に下面に内力
）って各チ１．ブが容易に分離できるところ迄、半導体
基板を切断し、第二の切断溝１０を形成する。
で行うケミカルエッチ時にＧａＡｓ ３のエビクキンヤ
ル成長層が腐蝕されないよう保護膜７を付着する。その
後同図（ｅ）に示すように各チップの境界線をダイヤモ
ンドブレードによりＰＮ接合４を超えるところ迄切断し
第一の切断溝８を形成する。次いで例えば流酸、過酸化
水素、水からなる混合液によりエツチングを行い切断面
を平らにし各チップの電気釣元学的性能チェンクを行う
。更に同図（ｄ）に示すように表面の保護膜７を化学処
理で除去、シ、裏面に保持膜９を付着する。その後同図
（ｅ）に示すように第一の切断溝８から更に下面に内力
）って各チ１．ブが容易に分離できるところ迄、半導体
基板を切断し、第二の切断溝１０を形成する。
このような切断をすることにより１次のボンディング時
は通常のＩ’Ｃと同様に保持膜９を拡げて各チップを分
離すると共に各チップは保持膜９に付着しているため一
定に固定されて船り。
は通常のＩ’Ｃと同様に保持膜９を拡げて各チップを分
離すると共に各チップは保持膜９に付着しているため一
定に固定されて船り。
自動的にコレット等で吸着してダイボンディングするこ
とができる。
とができる。
本発明によればチップの周囲にＰＮ接合部が露出する発
光、受光素子等でも切断面のＰＮ接合部は平らで均一に
形成でき、半導体装置としても品質の安定したものが得
られると共に第一段階の切断後の状態で各チップの電気
性能チェックを全、数行うことができ能率的でありしか
もグイボンディングも自動的に行うことができ。
光、受光素子等でも切断面のＰＮ接合部は平らで均一に
形成でき、半導体装置としても品質の安定したものが得
られると共に第一段階の切断後の状態で各チップの電気
性能チェックを全、数行うことができ能率的でありしか
もグイボンディングも自動的に行うことができ。
切断を二工程にしても同かつ工数の削減に寄与し原価の
安い半導体装置を得ることができる。
安い半導体装置を得ることができる。
第１図（ａ）〜（ｅ）は本発明の一実施例を示す半導体
基板切断の工程図である。 ］・・Ｎ型ＧａＡｓ基板、２・・・Ｎ型Ｇａ５Ａ工ピタ
キシヤル成長層、３・・・Ｐ型ＧａＡｓエピタキシャル
成長層、４・・・ＰＮ接合、５・・上電極、６・・・下
電極。 ７・・・保護膜、８−第一の切断溝、９・・・保持膜。 １０・・・第二の切断溝。 特許出願人 新日本無線株式会社 第１図 ＋ｄ）
基板切断の工程図である。 ］・・Ｎ型ＧａＡｓ基板、２・・・Ｎ型Ｇａ５Ａ工ピタ
キシヤル成長層、３・・・Ｐ型ＧａＡｓエピタキシャル
成長層、４・・・ＰＮ接合、５・・上電極、６・・・下
電極。 ７・・・保護膜、８−第一の切断溝、９・・・保持膜。 １０・・・第二の切断溝。 特許出願人 新日本無線株式会社 第１図 ＋ｄ）
Claims (1)
- 少くとも一つのＰＮ接合を含む回路が形成され少なくと
も一つのＰＮ接合が周囲に露出する半導体チップを半導
体基板から切断して分離する半導体基板の切断方法にお
いて、前記半導体基板の表面に保護膜を塗布する工程と
、前記半導体チップの周囲に露出するＰＮ接合部が表わ
れる迄前記半導体基板を切断する第一の切断工程と、該
第一の切断工程で切断した切断面をエッチングする工程
と、前記半導体基板表面に塗布した保護膜を除去する工
程と、前記半導体基板裏面に保持膜を付着する工程と、
前記第一の切断工程で切断した場所から更に前記半導体
基板裏面に向かって切断し前記各チップにほぼ分離でき
る状態にする第二の切断工程とからなることを特徴とす
る半導体基板の切断方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59123318A JPS613428A (ja) | 1984-06-15 | 1984-06-15 | 半導体基板の切断方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59123318A JPS613428A (ja) | 1984-06-15 | 1984-06-15 | 半導体基板の切断方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS613428A true JPS613428A (ja) | 1986-01-09 |
Family
ID=14857583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59123318A Pending JPS613428A (ja) | 1984-06-15 | 1984-06-15 | 半導体基板の切断方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS613428A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020064935A (ja) * | 2018-10-16 | 2020-04-23 | 株式会社ディスコ | パッケージ基板の加工方法 |
| CN113224005A (zh) * | 2021-04-08 | 2021-08-06 | 深圳市德明利光电有限公司 | 一种芯片切割道工艺方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58220446A (ja) * | 1982-06-16 | 1983-12-22 | Toshiba Corp | 化合物半導体装置の製造方法 |
-
1984
- 1984-06-15 JP JP59123318A patent/JPS613428A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58220446A (ja) * | 1982-06-16 | 1983-12-22 | Toshiba Corp | 化合物半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020064935A (ja) * | 2018-10-16 | 2020-04-23 | 株式会社ディスコ | パッケージ基板の加工方法 |
| CN113224005A (zh) * | 2021-04-08 | 2021-08-06 | 深圳市德明利光电有限公司 | 一种芯片切割道工艺方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4189710B2 (ja) | 発光ダイオードの製造方法 | |
| JP2007201516A (ja) | 光放射デバイス | |
| JP2914014B2 (ja) | 窒化ガリウム系化合物半導体チップの製造方法 | |
| US20080305570A1 (en) | Led chip production method | |
| CN102569537A (zh) | 一种垂直结构发光二极管芯片的制造方法 | |
| JP2003347577A (ja) | 半導体受光装置およびその製造方法 | |
| CN108666212A (zh) | 一种led芯片制作方法 | |
| JP2000260760A (ja) | ウェーハ及び半導体装置の製造方法 | |
| JPS613428A (ja) | 半導体基板の切断方法 | |
| CN116130473A (zh) | 一种Micro-LED元件的转移方法 | |
| JP4542508B2 (ja) | 垂直型発光ダイオードおよびその製造方法 | |
| JPH05343744A (ja) | ダイボンド型発光ダイオード及びその製造方法 | |
| US4965223A (en) | Method of manufacturing a partially opaque substrate red led | |
| US4864371A (en) | Partially opaque substrate red LED | |
| JP2007103932A (ja) | エピタキシ基板、エピタキシ基板により製造されるモジュール、および相応の製造方法 | |
| JP3679626B2 (ja) | 窒化ガリウム系化合物半導体チップ | |
| JP2003258294A (ja) | Ｌｅｄ素子 | |
| JP2002083997A (ja) | 半導体発光素子及びその製造方法 | |
| JPH0288203A (ja) | 半導体素子の製造方法 | |
| JPH06188311A (ja) | 半導体素子切断方法 | |
| JPS6240855B2 (ja) | ||
| JPH06349887A (ja) | 化合物半導体基板及びその製造方法 | |
| JPS5833706Y2 (ja) | 半導体ペレット | |
| JP2003338638A (ja) | 窒化ガリウム系化合物半導体チップの製造方法 | |
| JPH08222531A (ja) | 半導体素子の製造方法 |