CN113224005A - 一种芯片切割道工艺方法 - Google Patents

一种芯片切割道工艺方法 Download PDF

Info

Publication number
CN113224005A
CN113224005A CN202110379656.9A CN202110379656A CN113224005A CN 113224005 A CN113224005 A CN 113224005A CN 202110379656 A CN202110379656 A CN 202110379656A CN 113224005 A CN113224005 A CN 113224005A
Authority
CN
China
Prior art keywords
etching
cutting
belt
wafer
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110379656.9A
Other languages
English (en)
Inventor
方照诒
李承远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Demingli Electronics Co Ltd
Original Assignee
Shenzhen Demingli Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Demingli Electronics Co Ltd filed Critical Shenzhen Demingli Electronics Co Ltd
Priority to CN202110379656.9A priority Critical patent/CN113224005A/zh
Publication of CN113224005A publication Critical patent/CN113224005A/zh
Priority to TW111112948A priority patent/TW202240686A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明涉及一种芯片切割道工艺方法，包括以下步骤：对切割道区域进行化学刻蚀，形成刻蚀带，所述刻蚀带的侧壁为非垂直面侧壁；用机械砂轮对准刻蚀带进行切割，切割边缘痕迹落在所述刻蚀带内，且刻蚀带位于晶圆表面的轮廓为无机械损伤的平直直线，使晶圆上表面形成具有平整边缘轮廓的高光反射区域。

Description

一种芯片切割道工艺方法
技术领域
本发明涉及芯片制造工艺技术领域，尤其涉及一种芯片切割道工艺方法。
背景技术
现有的芯片制造工艺中将晶圆切割成一个一个芯片时，所采用的的方法一般是激光切割或者砂轮锯片切断。其中，激光切割一般并非一次切断，通常需要后续的劈裂工艺配合，且激光切割高温灼烧的过程会产生有害的含砷元素的气体，会对人体造成伤害，甚至导致中毒死亡，故其工艺复杂、成本较高并具有安全隐患。而使用砂轮将晶圆直接切断的方式，会造成芯片出现锯齿状边缘轮廓的外观不良，及外观尺寸不一致的问题，并且在使用自动光学检测的时候，误判率非常高。
发明内容
鉴于上述状况，有必要提出一种提高显示质量的芯片切割道工艺方法。
为了解决上述技术问题，本发明采用的技术方案为：一种芯片切割道工艺方法，包括以下步骤：对切割道区域进行化学刻蚀，形成刻蚀带，所述刻蚀带的侧壁为非垂直面侧壁；用机械砂轮对准刻蚀带进行切割，切割边缘痕迹落在所述刻蚀带内，且刻蚀带位于晶圆表面的轮廓为无机械损伤的平直直线，使晶圆上表面形成具有平整边缘轮廓的高光反射区域。
进一步的，所述刻蚀带的深度为10-20μm，宽度为20-40μm。
进一步的，在化学刻蚀之前，用光刻定义切割道区域。
进一步的，在化学刻蚀后切割工艺前，用机械研磨减薄切割道区域背向光刻胶的一侧。
进一步的，减薄后的晶圆剩余厚度为50-200μm。
进一步的，所述切割工艺为机械切割或激光切割。
进一步的，在切割工艺后去除光刻胶。
进一步的，所述刻蚀带的侧壁为弧形侧壁，其宽度向下逐渐减小。
进一步的，所述化学刻蚀所使用的刻蚀液包含H3PO4/H2SO4/HCL/H2O2/H2O中的至少一种。
本发明的有益效果在于：利用湿法刻蚀在晶圆上表面形成具有平整边缘轮廓的高光反射区域，与侧壁区域形成光学强度高对比，由于刻蚀带为非垂直侧壁，刻蚀带与切割痕迹的交界处形成的焦平面与高光反射区域的焦平面不在一个焦平面上，在显微镜下芯片外观视觉上平整，在自动光学检测时不容易出现误判，提高了自动光学检测的准确率。
附图说明
图1是现有技术的流程示意图；
图2是现有技术的自动光学检测的光路示意图；
图3是本发明实施例一种芯片切割道工艺方法的流程示意图；
图4是本发明实施例自动光学检测的光路示意图；
图5是现有技术的产品的切割道边缘痕迹示意图；
图6是现有技术的产品图的切割道边缘痕迹示意图；
图7是本发明的产品的切割道边缘痕迹示意图。
标号说明：
100、芯片；200、切割道区域；210、刻蚀带；211、非垂直侧壁；
220、切割边缘痕迹；300、高光反射区；400、光刻胶。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明一种芯片切割道工艺方法进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
请参照图3和图4，一种芯片切割道工艺方法，包括以下步骤：对切割道区域200进行化学刻蚀，形成刻蚀带210，刻蚀带210的侧壁为非垂直面侧壁；用机械砂轮对准刻蚀带210进行切割，切割边缘痕迹220落在刻蚀带210内，且刻蚀带210位于晶圆表面的轮廓为无机械损伤的平直直线，使晶圆上表面形成具有平整边缘轮廓的高光反射区300域。
利用湿法刻蚀在晶圆上表面形成具有平整边缘轮廓的高光反射区300域，与侧壁区域形成光学强度高对比，由于刻蚀带210为非垂直侧壁211，刻蚀带210与切割痕迹的交界处形成的焦平面与高光反射区300域的焦平面不在一个焦平面上，在显微镜下芯片100外观视觉上平整，在自动光学检测时不容易出现误判，提高了自动光学检测的准确率。
可以理解的，化学刻蚀即为湿法刻蚀。
优选的，刻蚀带210的深度为10-20μm，宽度为20-40μm。
一般的，请参照图3，在化学刻蚀之前，用光刻定义切割道区域200。
优选的，请参照图3，在化学刻蚀后切割工艺前，用机械研磨减薄切割道区域200背向光刻胶400的一侧。
优选的，减薄后的晶圆剩余厚度为50-200μm。
简单的，切割工艺为机械切割或激光切割。可以理解的，机械切割即采用砂轮切割。
一般的，请参照图3，在切割工艺后去除光刻胶400。
特别的，请参照图3和图4，刻蚀带210的侧壁为弧形侧壁，其宽度向下逐渐减小。
优选的，化学刻蚀所使用的刻蚀液包含H3PO4/H2SO4/HCL/H2O2/H2O中的至少一种，即包括上述材料的任一比例混合液。
具体的，请参照图3和图4，准备尚未切割的、晶面衬底为(100)或者(110)的VSCEL(垂直腔面激光器)晶圆；通过光刻工艺定义切割道区域200；采用湿法工艺刻蚀切割道形成侧壁区域为非垂直侧壁211的刻蚀带210；通过机械研磨减薄工艺减薄晶圆，其减薄部位为背向光刻胶400的一侧，剩余的晶圆厚度为50-200μm；采用激光或机械方式的物理切割工艺进行切割，切割边缘痕迹220落在刻蚀带210内，且刻蚀带210位于晶圆表面的轮廓为无机械损伤的平直直线，使晶圆上表面形成具有平整边缘轮廓的高光反射区300；去除光刻胶400。
请参照图1、图2和图5、图6，使用砂轮将晶圆直接切断的方式，刻蚀带210是垂直的，粗糙面边缘与晶圆上表面处在同一焦平面上，显微镜观察时光线返回观察者会看到明显显示的粗糙边缘，既影响产品外观，又容易引起缺陷误判。请参照图3、图4和图7，而采用本申请的芯片100切割道工艺，产品的边缘轮廓平滑，既可以使产品外观美观，又可以提高自动光学检测的准确性。
需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
综上所述，本发明提供的一种芯片切割道工艺方法，利用湿法刻蚀在晶圆上表面形成具有平整边缘轮廓的高光反射区域，与侧壁区域形成光学强度高对比，由于刻蚀带为非垂直侧壁，刻蚀带与切割痕迹的交界处形成的焦平面与高光反射区域的焦平面不在一个焦平面上，在显微镜下芯片外观视觉上平整，在自动光学检测时不容易出现误判，提高了自动光学检测的准确率。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (9)

1.一种芯片切割道工艺方法，其特征在于，包括以下步骤：
对切割道区域进行化学刻蚀，形成刻蚀带，所述刻蚀带的侧壁为非垂直面侧壁；
用机械砂轮对准刻蚀带进行切割，切割边缘痕迹落在所述刻蚀带内，且刻蚀带位于晶圆表面的轮廓为无机械损伤的平直直线，使晶圆上表面形成具有平整边缘轮廓的高光反射区域。
2.根据权利要求1所述的一种芯片切割道工艺方法，其特征在于，所述刻蚀带的深度为10-20μm，宽度为20-40μm。
3.根据权利要求1所述的一种芯片切割道工艺方法，其特征在于，根据权利要求1所述的一种芯片切割道工艺方法，其特征在于，在化学刻蚀之前，用光刻定义切割道区域。
4.根据权利要求1所述的一种芯片切割道工艺方法，其特征在于，在化学刻蚀后切割工艺前，用机械研磨减薄切割道区域背向光刻胶的一侧。
5.根据权利要求4所述的一种芯片切割道工艺方法，其特征在于，减薄后的晶圆剩余厚度为50-200μm。
6.根据权利要求1所述的一种芯片切割道工艺方法，其特征在于，所述切割工艺为机械切割或激光切割。
7.根据权利要求1所述的一种芯片切割道工艺方法，其特征在于，在切割工艺后去除光刻胶。
8.根据权利要求1所述的一种芯片切割道工艺方法，其特征在于，所述刻蚀带的侧壁为弧形侧壁，其宽度向下逐渐减小。
9.根据权利要求1所述的一种芯片切割道工艺方法，其特征在于，所述化学刻蚀所使用的刻蚀液包含H3PO4/H2SO4/HCl/H2O2/H2O中的至少一种。
CN202110379656.9A 2021-04-08 2021-04-08 一种芯片切割道工艺方法 Pending CN113224005A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110379656.9A CN113224005A (zh) 2021-04-08 2021-04-08 一种芯片切割道工艺方法
TW111112948A TW202240686A (zh) 2021-04-08 2022-04-01 晶片切割道工藝方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110379656.9A CN113224005A (zh) 2021-04-08 2021-04-08 一种芯片切割道工艺方法

Publications (1)

Publication Number Publication Date
CN113224005A true CN113224005A (zh) 2021-08-06

Family

ID=77087048

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110379656.9A Pending CN113224005A (zh) 2021-04-08 2021-04-08 一种芯片切割道工艺方法

Country Status (2)

Country Link
CN (1) CN113224005A (zh)
TW (1) TW202240686A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS613428A (ja) * 1984-06-15 1986-01-09 New Japan Radio Co Ltd 半導体基板の切断方法
JPH08222529A (ja) * 1995-02-14 1996-08-30 Oki Electric Ind Co Ltd ダイシングマーク、ダイシングマークの形成方法、ダイシング方法、およびダイシング検査方法
US6281031B1 (en) * 1996-08-14 2001-08-28 Siemens Aktiengesellschaft Method of severing a semiconductor wafer
WO2003092040A2 (de) * 2002-04-23 2003-11-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e. V. Verfahren zum bearbeiten eines wafers
US20050221585A1 (en) * 2001-11-30 2005-10-06 Xerox Corporation Use of a U-groove as an alternative to using a V-groove for protection against dicing induced damage in silicon
US20060057822A1 (en) * 2004-09-15 2006-03-16 International Business Machines Corporation Chip dicing
US20140151841A1 (en) * 2012-12-01 2014-06-05 North Carolina State University Semiconductor devices having a positive-bevel termination or a negative-bevel termination and their manufacture
US20160379916A1 (en) * 2015-06-29 2016-12-29 Stmicroelectronics, Inc. Method for making semiconductor device with sidewall recess and related devices
CN108597998A (zh) * 2017-09-30 2018-09-28 中芯集成电路（宁波）有限公司 晶圆级系统封装方法及封装结构

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS613428A (ja) * 1984-06-15 1986-01-09 New Japan Radio Co Ltd 半導体基板の切断方法
JPH08222529A (ja) * 1995-02-14 1996-08-30 Oki Electric Ind Co Ltd ダイシングマーク、ダイシングマークの形成方法、ダイシング方法、およびダイシング検査方法
US6281031B1 (en) * 1996-08-14 2001-08-28 Siemens Aktiengesellschaft Method of severing a semiconductor wafer
US20050221585A1 (en) * 2001-11-30 2005-10-06 Xerox Corporation Use of a U-groove as an alternative to using a V-groove for protection against dicing induced damage in silicon
WO2003092040A2 (de) * 2002-04-23 2003-11-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e. V. Verfahren zum bearbeiten eines wafers
US20060057822A1 (en) * 2004-09-15 2006-03-16 International Business Machines Corporation Chip dicing
US20140151841A1 (en) * 2012-12-01 2014-06-05 North Carolina State University Semiconductor devices having a positive-bevel termination or a negative-bevel termination and their manufacture
US20160379916A1 (en) * 2015-06-29 2016-12-29 Stmicroelectronics, Inc. Method for making semiconductor device with sidewall recess and related devices
CN108597998A (zh) * 2017-09-30 2018-09-28 中芯集成电路（宁波）有限公司 晶圆级系统封装方法及封装结构

Also Published As

Publication number Publication date
TW202240686A (zh) 2022-10-16

Similar Documents

Publication Publication Date Title
CN107078015B (zh) 用于等离子体切割的接近接触盖环
US5904548A (en) Trench scribe line for decreased chip spacing
CN103650115B (zh) 使用可水溶管芯附接膜的激光及等离子体蚀刻晶圆切割
US8800475B2 (en) Etching a laser-cut semiconductor before dicing a die attach film (DAF) or other material layer
US9130057B1 (en) Hybrid dicing process using a blade and laser
US9165832B1 (en) Method of die singulation using laser ablation and induction of internal defects with a laser
JP5650257B2 (ja) 極薄ダイおよびその製造方法
US7759223B2 (en) Semiconductor wafer and manufacturing process for semiconductor device
CN103026468B (zh) 芯片的制造方法
US8108998B2 (en) Laser cutting method
CN105340064B (zh) 半导体片制造方法、包括半导体片的电路板和成像设备
EP3018701A1 (en) Method for fabrication of semiconductor part, circuit substrate and electronic device comprising semiconductor part, and method for dicing of substrate
TWI629750B (zh) 用於雷射刻劃製程中之雷射聚焦平面測定的方法與系統
JP2007317935A (ja) 半導体基板、基板割断方法、および素子チップ製造方法
CN105590835B (zh) 半导体件的制造方法
TW201603927A (zh) 雷射切割方法及其裝置
CN113421846A (zh) 划切由载具支撑的晶片或基板的方法
US20180015569A1 (en) Chip and method of manufacturing chips
CN113224005A (zh) 一种芯片切割道工艺方法
EP0776029A1 (en) Improvements in or relating to semiconductor chip separation
CN112838072A (zh) 用于背面光刻工艺的对准方法
US11901232B2 (en) Automatic kerf offset mapping and correction system for laser dicing
JP2018182127A (ja) ダイシング装置
CN110587124A (zh) 一种飞秒激光加工装置
TWI836230B (zh) 用於雷射切割之自動化切口偏移映射及校正系統

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210806

RJ01 Rejection of invention patent application after publication