JP5650257B2 - 極薄ダイおよびその製造方法 - Google Patents
極薄ダイおよびその製造方法 Download PDFInfo
- Publication number
- JP5650257B2 JP5650257B2 JP2013023094A JP2013023094A JP5650257B2 JP 5650257 B2 JP5650257 B2 JP 5650257B2 JP 2013023094 A JP2013023094 A JP 2013023094A JP 2013023094 A JP2013023094 A JP 2013023094A JP 5650257 B2 JP5650257 B2 JP 5650257B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- etching
- workpiece
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims description 82
- 238000000034 method Methods 0.000 claims description 51
- 238000005530 etching Methods 0.000 claims description 48
- 239000004065 semiconductor Substances 0.000 claims description 44
- 239000000463 material Substances 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 49
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 238000001514 detection method Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000004611 spectroscopical analysis Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 238000009623 Bosch process Methods 0.000 description 1
- 235000002918 Fraxinus excelsior Nutrition 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000002956 ash Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052729 chemical element Inorganic materials 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Dicing (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Micromachines (AREA)
Description
本開示は半導体デバイスに関する。より詳細には、本開示は半導体デバイスの厚さの低減に関連する方法に関する。
実証研究およびコンピュータモデルでは、半導体ダイを薄化することによって半導体デバイスの性能が改良され得ることが示されている。ダイを薄化するために用いられる最も一般的な方法はバック・グラインディング処理であり、ダイ・ソーイング、即ち、個片化に先立って行われる。
しかしながら、グラインディング単独でのダイの薄化が可能であるのは、機械的荷重によって半導体ウエハの欠けまたは割れを生じるより充分に前のみである。加えて、バック・グラインディング処理に続いて、ウエハ上に形成される個々のダイはソー切断またはスクライビング手法を用いて個片化される。ダイを個片化する個々の処理中、特にダイが薄化された状態にあるときには、ダイに一層の損傷が生じる恐れがある。したがって、この問題を克服する方法は有用であろう。
本開示の特定の一実施形態では、半導体基板の処理方法が開示される。同処理方法は、半導体基板の正面のスクライブ領域の上に、終了点材料を含む終了点層を形成する終了点層形成工程と、半導体基板の背面の上にマスク層を形成するマスク層形成工程と、半導体基板からダイが形成される場所を規定するトレンチ領域をマスク層に形成するトレンチ領域形成工程と、トレンチ領域工程に続いて、マスク層および半導体基板を同時にエッチングし、マスク層を除去すると同時に半導体基板にトレンチ領域を形成する第１エッチング工程と、を備える。半導体基板に形成されるトレンチ領域は、半導体基板の厚さ未満の第１の厚さを有している。前記方法は、第１エッチング工程に続いて、半導体基板の背面からエッチングし、半導体基板を薄化すると同時に半導体基板のトレンチ領域を深くする第２エッチング工程と、終了点材料を検出してから所定の時間後に第２エッチング工程を停止するエッチング停止工程と、を更に備えており、前記所定の時間は、第２のエッチング工程によって終了点層がエッチングされることを許容するのに十分な時間であり、それによって半導体基板が複数のダイへ個片化される。
本開示の特定の実施形態は、図１〜１２を参照することによって一層よく理解される。
図１には、ワークピース３１の断面図を示す。ワークピース３１は半導体基板１０を備え、２つの平行な大きな表面１２，１４と、２つの大きな表面１２，１４の間の縁を形成する１つの小さな表面とを有する。小さな表面、即ち、縁は、ワークピース３１の周面を形成する。参照のため、大きな表面１４を前面、正面または能動面１４と呼び、この表面が動作デバイスの形成される能動領域を有する表面であることを示す。また、前面の能動面１４の位置に対し、大きな表面１２を基板の後面または背面１２と呼ぶ。参照符号２１はワークピース３１の厚さを表す。一実施形態では、能動面１４を処理して動作デバイスを形成している間、厚さ２１は基板１０の厚さとほぼ同じである。薄化の必要な任意のワークピース厚さが用いられ得るが、典型的には基板１０の厚さは約６６０．４マイクロメートル（２６ミル）である。
図１には、ワークピース３１の断面図を示す。ワークピース３１は半導体基板１０を備え、２つの平行な大きな表面１２，１４と、２つの大きな表面１２，１４の間の縁を形成する１つの小さな表面とを有する。小さな表面、即ち、縁は、ワークピース３１の周面を形成する。参照のため、大きな表面１４を前面、正面または能動面１４と呼び、この表面が動作デバイスの形成される能動領域を有する表面であることを示す。また、前面の能動面１４の位置に対し、大きな表面１２を基板の後面または背面１２と呼ぶ。参照符号２１はワークピース３１の厚さを表す。一実施形態では、能動面１４を処理して動作デバイスを形成している間、厚さ２１は基板１０の厚さとほぼ同じである。薄化の必要な任意のワークピース厚さが用いられ得るが、典型的には基板１０の厚さは約６６０．４マイクロメートル（２６ミル）である。
典型的には、基板１０はシリコンまたは砒化ガリウムのウエハであるが、ゲルマニウムドープ層、エピタキシャルシリコン、シリコン・オン・インシュレータ（ＳＯＩ）基板その他、半導体デバイスの形成に適切な任意の基板であることが可能である。
図２には、薄化され、厚さ２１１を有するワークピース３２が形成された後の基板１０を示す。特定の一実施形態では、摩耗性の機械的バック・グラインディング処理により、基板１０の背面に１つ以上の研磨材を接触させることによって基板１０が薄化され、所望の中間の厚さ２１１が得られる。基板１０の厚さ２１１は、薄化される基板材料の機械的強度の限界によって制約される。この限界では、続く機械的薄化処理による破壊に対し、基板はより敏感になる。典型的には、厚さ２１１は約１０１．６〜２５４．０マイクロメートル（４〜１０ミル）の範囲にあるが、厚さ２１１は、さらなる薄層化を必要とする基板の任意の厚さを表し得る。例えば、より厚い基板やより薄い基板に対し、続く図３〜１０に記載の処理が実行され得る。
図３には、ワークピース３３を示す。ワークピース３３では、ワークピース３２の基板１０の背面の上にマスク層１６が形成されている。マスク層１６は放射線感光材料または非放射線感光材料から形成されてよく、複数の層を含んでよい。マスク層１６におけるトレンチ領域４１の形成は、リソグラフィの技術分野において周知のパターニングマスク（図示せず）、即ち、フォトマスク、または直接照射手法、即ち、電子ビームもしくはレーザを用いる背面整合手法の使用によって実行され、トレンチ領域４１がスクライブ領域の直上に形成されるように、トレンチ領域４１の位置がワークピースの正面と整合される。
一実施形態では、マスク層１６はフォトレジスト材料から形成される。このフォトレジスト材料の典型的な厚さは０．２５〜２５マイクロメートルの範囲であり、他の厚さは１〜２マイクロメートル、１〜４マイクロメートル、０．７５〜１．２５マイクロメートル、０．５〜１．５マイクロメートルおよび０．５〜３マイクロメートルの範囲である。典型的な厚さはほぼ１マイクロメートルである。マスク層１６がフォトレジスト層であるとき、フォトリソグラフィ手法の使用によってフォトレジスト材料の中へトレンチ４１が形成される。別の実施形態では、マスク層１６はハードマスク材料、即ち、非放射線感光材料から形成され、フォトレジスト層など別個のマスキング層（図示せず）を用いてエッチングされ、マスク層１６のエッチング中にトレンチ領域４１の位置が規定される。ハードマスク材料はエッチング耐性を提供する任意の材料であってよい。ハードマスク材料には、有機材料、酸化シリコン、窒化シリコン、炭化シリコンもしくはアルミニウム、タングステン、チタンなどの金属またはそれらの組み合わせが含まれる。
図１２は、能動面１４上に配置されるスクライブ・グリッドの位置を表すグリッド位置４１１を有する基板の平面図である。これらのスクライブ領域はデバイス４６の間に形成される領域であり、この領域ではダイを個片化するために、典型的には切断またはスクライブが行われる。トレンチ４１の幅をスクライブ領域の幅より幾分狭くするために、整合精度に基づいて、典型的にはスクライブ領域の幅をほぼ２０〜１００マイクロメートルとする。本開示の特定の実施形態では、デバイス４６が円など矩形以外の形状であってよいこと、即ち、円い縁を有するデバイスであってよいことや、スクライブ・ラインが任意の所望のパターンであってよいこと、また基板表面を横切って連続したチャネルを形成しても形成しなくてもよいことは明らかであろう。
図４には、ワークピース３３の一部１１０（図３）の拡大図を示す。図４の拡大図は、マスク層１６を通じてトレンチ領域４１を完全にエッチングして基板１０の一部を露出することが可能であること、または、破線１４１によって示す位置までなど、マスク層１６を通じてトレンチ４１を部分的に形成することが可能であることを示す。マスク層１６を通じて位置１４１まで部分的に形成されたトレンチは、様々な手法を用いて得られる。例えば、マスク１６が単一の種類の材料から形成される（即ち、領域１６１，１６２が同じハードマスク材料である）とき、典型的には時間の設定されたエッチングが用いられる。多層マスクが用いられるとき、下の層１６１に対し停止するように選択されるエッチングを用いることが可能である、即ち、層１６２の下の層１６１は異なった材料から形成される。また、層１６１が所望のトレンチ深さ１４１を表す深さに形成された検出可能な層を表すときなど、終了点の検出によって制御されるエッチングを用いることも可能である。光学分光その他の標準的なまたは専用の検出手法を用いて、終点検出を実行することが可能であることは認識されるであろう。
図５には、ワークピース３４を形成するためにエッチング工程６２によってマスク層１６および基板１０の背面内に形成されたトレンチ４２を示す。一実施形態では、エッチング６２はマスク層１６に対する有意な選択性を有し、基板１０はマスク層１６より大きな速度でエッチングされる。例えば、マスク層１６がフォトレジスト材料であるとき、ボッシュ（Ｂｏｓｃｈ）エッチング、即ち、ディープシリコンエッチングとして知られる処理を用いて、マスク層１６に対し基板１０を優先的にエッチングすることが可能である。このエッチング処理の結果、図５に示すように、図３にて形成されたトレンチは基板の中へ転写される。基板１０に所望の深さを有するトレンチ領域４２を形成することに続き、図６のエッチング処理６３の進行中にマスク層１６を除去することが可能である。これによって、ハードマスク１６を用いることなく、基板１０にトレンチ領域４３の形成されたワークピース３５が形成される。例えば、マスク層１６がフォトレジスト材料である場合、基板１０に対してトレンチ領域が所望の深さに達したときに、酸素プラズマを用いるエッチング処理またはフォトレジストの剥離もしくはアッシングを行うエッチングを用い、フォトレジストマスク層を除去することが可能である。
代替の一実施形態では、ワークピース３５のトレンチ領域４３は、マスク層１６を消費するエッチング中に同時に形成される。例えば、マスク層１６が部分的に消費され、トレンチ領域４３が部分的にのみ形成された場合、エッチング６２（図５）は中間のワークピース３４を形成する。図６のエッチング６３はエッチング６２の続きを表し、エッチング処理６３によってマスク層１６が完全に消費され、即ち、除去され、トレンチ領域４３が完全に形成されたときのワークピース３５を示す。一実施形態では、マスク層１６の厚さは、ボッシュエッチングなどディープエッチング処理を用いて基板のトレンチ領域４３の形成とマスク層の完全な消費とを同時に行うことを可能とする厚さである。
典型的なボッシュエッチング処理は、反復的な堆積（例えば、Ｃ４Ｈ８を用いる）とエッチング（例えば、ＳＦ６／Ｏ２）との連続に基づく。一般には、エッチングされているフィーチャ上にポリマーの堆積が行われる。サイドウォール沿いのポリマーの除去に対しトレンチの底部でのポリマーの除去を促進するために、基板バイアスが印加される。次いで、サイドウォール保護ポリマーを貫通せず、より深くトレンチをエッチングするために充分なだけ長く、エッチング工程が実行される。必要な深さに達するまで、堆積およびエッチングの工程が反復される。
ボッシュ処理では、低基板バイアスを用いて異方性エッチング特性が強化される。プラズマは高密度であり、高いエッチング速度と、潜在的に高い選択性を生じる。ポンプパッケージは低圧で非常に高いガス流量を可能とするように構成される。
ボッシュエッチングの結果、原子レベルで平滑（ａｔｏｍｉｃａｌｌｙ ｓｍｏｏｔｈ）な粗さ、即ち、５ｎｍ未満の表面粗さを有する水平の（大きな）表面と、ほぼ５０ｎｍのスキャロッピング性（ｓｃａｌｌｏｐｉｎｇ ｎａｔｕｒｅ）の粗さを有する垂直の（小さい）表面とが得られる。
マスク層１６がトレンチ４３の形成中の同時の消費によって除去されるフォトレジストである一実施形態では、マスク層１６の最小厚さは、下述の方程式によって決定される。既知変数には、基板１０の除去の速度、フォトレジストの除去の速度および所望のダイの厚さが含まれる。次の方程式によって定義される最小厚さのフォトレジストマスク層１６によってトレンチ４１を形成し、必要な場合には個片化に続くエッチングを通じて、所望のダイ厚さが得られる。
最小マスク厚さ ＝ 所望ダイ厚さ×（エッチング速度（マスク）／エッチング速度（基板））
エッチングが前面の能動側まで貫通して停止することによって完了するので、元のマスク厚さによって個片化時のダイの厚さが規定される。
エッチングが前面の能動側まで貫通して停止することによって完了するので、元のマスク厚さによって個片化時のダイの厚さが規定される。
図７には、ワークピース３６を示す。ワークピース３６は、中間の接着剤層５１の使用によって取り扱い基板５２に付着された後のワークピース３５である。開示の処理はダイを個片化するので、個々のダイを適所に支持するために取り扱い基板５２が用いられる。基板１０を損傷させることなく有効に取り扱うことが不可能となる点まで基板１０が薄化されるより前の任意の時点において、取り扱い基板５２が基板１０に付着され得ることは認識されるであろう。これによって、正面への整合が可能となる。例えば、取り扱い基板は、図３の処理の後に加えられる。
また、図７にはエッチング６４を示す。エッチング６４によって、ウエハの均一な薄化が継続される。エッチング６４は、ほぼ同じ速度でまたは既知のように背面の上部表面およびトレンチ領域４３の底部をエッチングすることによって、背面１２の上部表面に対するトレンチ領域４３のほぼ既知の深さを維持する任意のエッチングである。厚さ２１１は薄化処理中の基板１０の厚さを表す。特定の一実施形態では、エッチング６４は、本明細書に記載のボッシュエッチングなど、ディープシリコンエッチングである。図８に示すように、所望のダイ厚さ２１４が得られ、個々のダイ４６が個片化されるまでエッチングが継続されて、ワークピース３７が形成される。特定の一実施形態では、所望のダイ厚さは６５マイクロメートル未満である。別の実施形態では、この厚さは５１マイクロメートル未満である。さらに別の実施形態では、所望のダイ厚さは４０マイクロメートル未満である。典型的には、極薄ダイの厚さは後の取扱い要件および消費電力要件に適合するように選択される。図７に示すようにエッチングすることによって、基板１０上のダイ位置が薄化され、図８に見られるように、ダイのサイドウォールはその全体が露出されるまで、トレンチの内部で露出される。
最終のダイ厚さ２１４を、トレンチ領域４３（図６）の開始時の深さに基づく所定量に正確に制御可能であることは認識されるであろう。図６には、トレンチ領域４３の形成中のエッチング消費または剥離によって、マスク層１６が完全に消費される時点のワークピースを示す。図６によって表される時間の後の続くエッチングによって、エッチングが正面を貫通するときの検出が可能となる。例えば、終了点検出によって貫通時にエッチングを終結させることが可能である。終了点検出では、ウエハの正面のスクライブ領域で見出されることが分かっている化学元素、即ち、終了点材料が、プラズマエッチングのプラズマ内に検出される。例えば、終了点層は正面スクライブ領域の上に形成されて、背面エッチング中、光分光学によって検出可能な材料をプラズマに提供することが可能である。そのような「標識」元素の検出は、前面に達したことまたはやがて達することを示し、エッチングは停止される。これに代えて、標識元素または条件の検出に続き、短時間のエッチングを行うことによって、確実に個片化することが可能である。これらの手法によって、ウエハを完全に貫通しないためダイを個片化しない不完全エッチングと、材料を除去し過ぎてダイを薄化し過ぎるオーバーエッチングとの両方が防止され得る。
図９にはワークピース３８を示す。ワークピース３８では、ダイの背面の上方に背面金属層１１が形成され、ダイ４７が形成される。背面金属層１１によって、後に個々のダイ４７をパッケージング基板へ取付けることが容易となる。
図１０には、ワークピース３８の背面に付着されたピックアップテープ５３を示す。これによってワークピース３９が形成される。図１１では、接着剤層５が溶解その他の手段によって除去されて、取り扱い基板５２を分離してワークピース４０を形成することが可能となる。
個片化に続いて、従来のまたは専用のパッケージング手法およびパッケージング材料を用いて、ダイ４７をパッケージ化することが可能である。例えば、フリップチップ手法、ワイヤボンド手法またはそれらの組み合わせを用いて、ダイをパッケージ化することが可能である。パッケージは、セラミックおよびプラスチックパッケージや、ボールグリッドパッケージ、ワイヤリードパッケージまたは他の種類のパッケージも含め、任意の種類の材料であり得る。
Claims (4)
- 半導体基板の処理方法において、
半導体基板の正面のスクライブ領域の上に、終了点材料を含む終了点層を形成する終了点層形成工程と、
半導体基板の背面の上にマスク層を形成するマスク層形成工程と、
半導体基板からダイが形成される場所を規定するトレンチ領域をマスク層に形成するトレンチ領域形成工程と、
トレンチ領域形成工程に続いて、マスク層および半導体基板を同時にエッチングし、マスク層を除去すると同時に半導体基板にトレンチ領域を形成する第１エッチング工程であって、半導体基板に形成されるトレンチ領域は、半導体基板の厚さ未満の第１の厚さを有する工程と、
第１エッチング工程に続いて、半導体基板の背面からエッチングし、半導体基板を薄化すると同時に半導体基板のトレンチ領域を深くする第２エッチング工程と、
第２エッチング工程において前記終了点層を検出してから所定の時間後に第２エッチング工程を停止するエッチング停止工程と、を備え、前記所定の時間は、第２のエッチング工程によって終了点層がエッチングされることを許容するのに十分な時間であり、それによって半導体基板が複数のダイへ個片化される、方法。 - トレンチ領域形成工程に続いて、半導体基板の正面の上に取り扱い基板を付着させて第１のワークピースを形成する第１ワークピース形成工程を含み、半導体基板は第１のワークピース上で複数のダイへ個片化される請求項１に記載の方法。
- 第２エッチング工程に続いて、前記複数のダイの背面の上にピックアップテープを付着させるテープ付着工程と、
テープ付着工程の後に、第１のワークピース上の前記複数のダイから取り扱い基板を分離し、第２のワークピースを形成する第２ワークピース形成工程と、を含む請求項２に記載の方法。 - 第２エッチング工程の後であってテープ付着工程の前に、前記複数のダイのうちの１つのダイの背面の上に背面金属層を形成する背面金属層形成工程を含み、前記テープ付着工程は、前記背面金属層の上にピックアップテープを付着させることを含む、請求項３に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/881,144 US7507638B2 (en) | 2004-06-30 | 2004-06-30 | Ultra-thin die and method of fabricating same |
| US10/881,144 | 2004-06-30 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007519216A Division JP5390769B2 (ja) | 2004-06-30 | 2005-05-19 | 極薄ダイおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013084999A JP2013084999A (ja) | 2013-05-09 |
| JP5650257B2 true JP5650257B2 (ja) | 2015-01-07 |
Family
ID=35514548
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007519216A Expired - Fee Related JP5390769B2 (ja) | 2004-06-30 | 2005-05-19 | 極薄ダイおよびその製造方法 |
| JP2013023094A Expired - Fee Related JP5650257B2 (ja) | 2004-06-30 | 2013-02-08 | 極薄ダイおよびその製造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007519216A Expired - Fee Related JP5390769B2 (ja) | 2004-06-30 | 2005-05-19 | 極薄ダイおよびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7507638B2 (ja) |
| JP (2) | JP5390769B2 (ja) |
| CN (1) | CN100492595C (ja) |
| TW (1) | TWI377615B (ja) |
| WO (1) | WO2006007142A2 (ja) |
Families Citing this family (121)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006108428A (ja) * | 2004-10-06 | 2006-04-20 | Disco Abrasive Syst Ltd | ウェーハの分割方法 |
| JP2006150385A (ja) * | 2004-11-26 | 2006-06-15 | Canon Inc | レーザ割断方法 |
| JP4349278B2 (ja) * | 2004-12-24 | 2009-10-21 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2006210401A (ja) * | 2005-01-25 | 2006-08-10 | Disco Abrasive Syst Ltd | ウェーハの分割方法 |
| US7642205B2 (en) | 2005-04-08 | 2010-01-05 | Mattson Technology, Inc. | Rapid thermal processing using energy transfer layers |
| US20070072338A1 (en) * | 2005-09-26 | 2007-03-29 | Advanced Chip Engineering Technology Inc. | Method for separating package of WLP |
| US20070128875A1 (en) * | 2005-12-02 | 2007-06-07 | Jessing Jeffrey R | Dry etch release method for micro-electro-mechanical systems (MEMS) |
| US7768075B2 (en) * | 2006-04-06 | 2010-08-03 | Fairchild Semiconductor Corporation | Semiconductor die packages using thin dies and metal substrates |
| JP2007294612A (ja) * | 2006-04-24 | 2007-11-08 | Oki Data Corp | 半導体装置、半導体装置の製造方法、半導体製造装置、ｌｅｄヘッド、および画像形成装置 |
| US20080191318A1 (en) * | 2007-02-09 | 2008-08-14 | Advanced Micro Devices, Inc. | Semiconductor device and method of sawing semiconductor device |
| US8048775B2 (en) * | 2007-07-20 | 2011-11-01 | Alpha And Omega Semiconductor Incorporated | Process of forming ultra thin wafers having an edge support ring |
| GB2459302A (en) * | 2008-04-18 | 2009-10-21 | Xsil Technology Ltd | A method of dicing wafers to give high die strength |
| JP4468469B2 (ja) * | 2008-07-25 | 2010-05-26 | 株式会社東芝 | 磁気記録媒体の製造方法 |
| JP4489132B2 (ja) * | 2008-08-22 | 2010-06-23 | 株式会社東芝 | 磁気記録媒体の製造方法 |
| JP4551957B2 (ja) * | 2008-12-12 | 2010-09-29 | 株式会社東芝 | 磁気記録媒体の製造方法 |
| JP4575499B2 (ja) * | 2009-02-20 | 2010-11-04 | 株式会社東芝 | 磁気記録媒体の製造方法 |
| US8062958B2 (en) | 2009-04-01 | 2011-11-22 | Micron Technology, Inc. | Microelectronic device wafers and methods of manufacturing |
| US8445994B2 (en) | 2009-05-07 | 2013-05-21 | Qualcomm Incorporated | Discontinuous thin semiconductor wafer surface features |
| US8043938B2 (en) | 2009-05-14 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and SOI substrate |
| US8329053B2 (en) * | 2009-11-23 | 2012-12-11 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Micromachined transducers and method of fabrication |
| US8685837B2 (en) * | 2010-02-04 | 2014-04-01 | Sharp Kabushiki Kaisha | Transfer method, method for manufacturing semiconductor device, and semiconductor device |
| US8598000B2 (en) | 2010-03-30 | 2013-12-03 | Volterra Semiconductor Corporation | Two step poly etch LDMOS gate formation |
| US8236611B1 (en) | 2010-04-13 | 2012-08-07 | Sandia Corporation | Die singulation method and package formed thereby |
| US8461023B1 (en) | 2010-04-13 | 2013-06-11 | Sandia Corporation | Die singulation method |
| US8642448B2 (en) | 2010-06-22 | 2014-02-04 | Applied Materials, Inc. | Wafer dicing using femtosecond-based laser and plasma etch |
| JP5238780B2 (ja) | 2010-09-17 | 2013-07-17 | 株式会社東芝 | 磁気記録媒体とその製造方法及び磁気記録装置 |
| US9165795B2 (en) * | 2010-12-09 | 2015-10-20 | Cypress Semiconductor Corporation | High performance low profile QFN/LGA |
| US8802545B2 (en) * | 2011-03-14 | 2014-08-12 | Plasma-Therm Llc | Method and apparatus for plasma dicing a semi-conductor wafer |
| US8703581B2 (en) | 2011-06-15 | 2014-04-22 | Applied Materials, Inc. | Water soluble mask for substrate dicing by laser and plasma etch |
| US9129904B2 (en) | 2011-06-15 | 2015-09-08 | Applied Materials, Inc. | Wafer dicing using pulse train laser with multiple-pulse bursts and plasma etch |
| US8507363B2 (en) | 2011-06-15 | 2013-08-13 | Applied Materials, Inc. | Laser and plasma etch wafer dicing using water-soluble die attach film |
| US8759197B2 (en) | 2011-06-15 | 2014-06-24 | Applied Materials, Inc. | Multi-step and asymmetrically shaped laser beam scribing |
| US8557682B2 (en) * | 2011-06-15 | 2013-10-15 | Applied Materials, Inc. | Multi-layer mask for substrate dicing by laser and plasma etch |
| US8912077B2 (en) | 2011-06-15 | 2014-12-16 | Applied Materials, Inc. | Hybrid laser and plasma etch wafer dicing using substrate carrier |
| US9029242B2 (en) | 2011-06-15 | 2015-05-12 | Applied Materials, Inc. | Damage isolation by shaped beam delivery in laser scribing process |
| US8557683B2 (en) | 2011-06-15 | 2013-10-15 | Applied Materials, Inc. | Multi-step and asymmetrically shaped laser beam scribing |
| US8575026B2 (en) * | 2011-11-03 | 2013-11-05 | Infineon Technologies Ag | Method of protecting sidewall surfaces of a semiconductor substrate |
| US8946057B2 (en) | 2012-04-24 | 2015-02-03 | Applied Materials, Inc. | Laser and plasma etch wafer dicing using UV-curable adhesive film |
| US8772133B2 (en) | 2012-06-11 | 2014-07-08 | Infineon Technologies Ag | Utilization of a metallization scheme as an etching mask |
| US9048309B2 (en) | 2012-07-10 | 2015-06-02 | Applied Materials, Inc. | Uniform masking for wafer dicing using laser and plasma etch |
| US8940619B2 (en) | 2012-07-13 | 2015-01-27 | Applied Materials, Inc. | Method of diced wafer transportation |
| US8859397B2 (en) | 2012-07-13 | 2014-10-14 | Applied Materials, Inc. | Method of coating water soluble mask for laser scribing and plasma etch |
| EP2690059A1 (en) * | 2012-07-24 | 2014-01-29 | Biocartis SA | Method for producing microcarriers |
| US9252057B2 (en) | 2012-10-17 | 2016-02-02 | Applied Materials, Inc. | Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application |
| US8916453B2 (en) * | 2012-11-21 | 2014-12-23 | Infineon Technologies Ag | Method for manufacturing an electronic component |
| US9349662B2 (en) * | 2012-12-03 | 2016-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Test structure placement on a semiconductor wafer |
| US8975162B2 (en) | 2012-12-20 | 2015-03-10 | Applied Materials, Inc. | Wafer dicing from wafer backside |
| US9236305B2 (en) | 2013-01-25 | 2016-01-12 | Applied Materials, Inc. | Wafer dicing with etch chamber shield ring for film frame wafer applications |
| US8946902B2 (en) * | 2013-02-21 | 2015-02-03 | Infineon Technologies Austria Ag | Device and method for manufacturing a device |
| US9620379B2 (en) | 2013-03-14 | 2017-04-11 | Applied Materials, Inc. | Multi-layer mask including non-photodefinable laser energy absorbing layer for substrate dicing by laser and plasma etch |
| US9275916B2 (en) * | 2013-05-03 | 2016-03-01 | Infineon Technologies Ag | Removable indicator structure in electronic chips of a common substrate for process adjustment |
| US9105710B2 (en) | 2013-08-30 | 2015-08-11 | Applied Materials, Inc. | Wafer dicing method for improving die packaging quality |
| US9224650B2 (en) | 2013-09-19 | 2015-12-29 | Applied Materials, Inc. | Wafer dicing from wafer backside and front side |
| US9589880B2 (en) * | 2013-10-09 | 2017-03-07 | Infineon Technologies Ag | Method for processing a wafer and wafer structure |
| US9460966B2 (en) | 2013-10-10 | 2016-10-04 | Applied Materials, Inc. | Method and apparatus for dicing wafers having thick passivation polymer layer |
| US9041198B2 (en) | 2013-10-22 | 2015-05-26 | Applied Materials, Inc. | Maskless hybrid laser scribing and plasma etching wafer dicing process |
| US9312177B2 (en) | 2013-12-06 | 2016-04-12 | Applied Materials, Inc. | Screen print mask for laser scribe and plasma etch wafer dicing process |
| US9299614B2 (en) | 2013-12-10 | 2016-03-29 | Applied Materials, Inc. | Method and carrier for dicing a wafer |
| US9293304B2 (en) | 2013-12-17 | 2016-03-22 | Applied Materials, Inc. | Plasma thermal shield for heat dissipation in plasma chamber |
| US9299611B2 (en) | 2014-01-29 | 2016-03-29 | Applied Materials, Inc. | Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance |
| US9018079B1 (en) | 2014-01-29 | 2015-04-28 | Applied Materials, Inc. | Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate reactive post mask-opening clean |
| US9236284B2 (en) | 2014-01-31 | 2016-01-12 | Applied Materials, Inc. | Cooled tape frame lift and low contact shadow ring for plasma heat isolation |
| US8991329B1 (en) | 2014-01-31 | 2015-03-31 | Applied Materials, Inc. | Wafer coating |
| EP2908335B1 (en) | 2014-02-14 | 2020-04-15 | ams AG | Dicing method |
| EP2913848A1 (en) | 2014-02-27 | 2015-09-02 | ams AG | Dicing method |
| US9275902B2 (en) | 2014-03-26 | 2016-03-01 | Applied Materials, Inc. | Dicing processes for thin wafers with bumps on wafer backside |
| US9076860B1 (en) | 2014-04-04 | 2015-07-07 | Applied Materials, Inc. | Residue removal from singulated die sidewall |
| US8975163B1 (en) | 2014-04-10 | 2015-03-10 | Applied Materials, Inc. | Laser-dominated laser scribing and plasma etch hybrid wafer dicing |
| US8932939B1 (en) | 2014-04-14 | 2015-01-13 | Applied Materials, Inc. | Water soluble mask formation by dry film lamination |
| US8912078B1 (en) | 2014-04-16 | 2014-12-16 | Applied Materials, Inc. | Dicing wafers having solder bumps on wafer backside |
| US8999816B1 (en) | 2014-04-18 | 2015-04-07 | Applied Materials, Inc. | Pre-patterned dry laminate mask for wafer dicing processes |
| US8912075B1 (en) | 2014-04-29 | 2014-12-16 | Applied Materials, Inc. | Wafer edge warp supression for thin wafer supported by tape frame |
| US9159621B1 (en) | 2014-04-29 | 2015-10-13 | Applied Materials, Inc. | Dicing tape protection for wafer dicing using laser scribe process |
| US8980727B1 (en) | 2014-05-07 | 2015-03-17 | Applied Materials, Inc. | Substrate patterning using hybrid laser scribing and plasma etching processing schemes |
| US9112050B1 (en) | 2014-05-13 | 2015-08-18 | Applied Materials, Inc. | Dicing tape thermal management by wafer frame support ring cooling during plasma dicing |
| US9034771B1 (en) | 2014-05-23 | 2015-05-19 | Applied Materials, Inc. | Cooling pedestal for dicing tape thermal management during plasma dicing |
| CN105206506B (zh) * | 2014-06-30 | 2018-06-29 | 中芯国际集成电路制造(上海)有限公司 | 晶圆的处理方法 |
| US9093518B1 (en) | 2014-06-30 | 2015-07-28 | Applied Materials, Inc. | Singulation of wafers having wafer-level underfill |
| US9142459B1 (en) | 2014-06-30 | 2015-09-22 | Applied Materials, Inc. | Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination |
| US9130057B1 (en) | 2014-06-30 | 2015-09-08 | Applied Materials, Inc. | Hybrid dicing process using a blade and laser |
| US9165832B1 (en) | 2014-06-30 | 2015-10-20 | Applied Materials, Inc. | Method of die singulation using laser ablation and induction of internal defects with a laser |
| US9349648B2 (en) | 2014-07-22 | 2016-05-24 | Applied Materials, Inc. | Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensional top hat laser beam profile laser scribing process and plasma etch process |
| US9196498B1 (en) | 2014-08-12 | 2015-11-24 | Applied Materials, Inc. | Stationary actively-cooled shadow ring for heat dissipation in plasma chamber |
| US9117868B1 (en) | 2014-08-12 | 2015-08-25 | Applied Materials, Inc. | Bipolar electrostatic chuck for dicing tape thermal management during plasma dicing |
| US9281244B1 (en) | 2014-09-18 | 2016-03-08 | Applied Materials, Inc. | Hybrid wafer dicing approach using an adaptive optics-controlled laser scribing process and plasma etch process |
| US9177861B1 (en) | 2014-09-19 | 2015-11-03 | Applied Materials, Inc. | Hybrid wafer dicing approach using laser scribing process based on an elliptical laser beam profile or a spatio-temporal controlled laser beam profile |
| US11195756B2 (en) | 2014-09-19 | 2021-12-07 | Applied Materials, Inc. | Proximity contact cover ring for plasma dicing |
| US9196536B1 (en) | 2014-09-25 | 2015-11-24 | Applied Materials, Inc. | Hybrid wafer dicing approach using a phase modulated laser beam profile laser scribing process and plasma etch process |
| US9130056B1 (en) | 2014-10-03 | 2015-09-08 | Applied Materials, Inc. | Bi-layer wafer-level underfill mask for wafer dicing and approaches for performing wafer dicing |
| US9245803B1 (en) | 2014-10-17 | 2016-01-26 | Applied Materials, Inc. | Hybrid wafer dicing approach using a bessel beam shaper laser scribing process and plasma etch process |
| US10692765B2 (en) | 2014-11-07 | 2020-06-23 | Applied Materials, Inc. | Transfer arm for film frame substrate handling during plasma singulation of wafers |
| US9330977B1 (en) | 2015-01-05 | 2016-05-03 | Applied Materials, Inc. | Hybrid wafer dicing approach using a galvo scanner and linear stage hybrid motion laser scribing process and plasma etch process |
| US9159624B1 (en) | 2015-01-05 | 2015-10-13 | Applied Materials, Inc. | Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach |
| US9355907B1 (en) | 2015-01-05 | 2016-05-31 | Applied Materials, Inc. | Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process |
| JP6441088B2 (ja) * | 2015-01-13 | 2018-12-19 | 株式会社Sumco | シリコンウェーハの製造方法及び半導体装置の製造方法 |
| US9601375B2 (en) | 2015-04-27 | 2017-03-21 | Applied Materials, Inc. | UV-cure pre-treatment of carrier film for wafer dicing using hybrid laser scribing and plasma etch approach |
| US9478455B1 (en) | 2015-06-12 | 2016-10-25 | Applied Materials, Inc. | Thermal pyrolytic graphite shadow ring assembly for heat dissipation in plasma chamber |
| US9721839B2 (en) | 2015-06-12 | 2017-08-01 | Applied Materials, Inc. | Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch |
| US9893058B2 (en) * | 2015-09-17 | 2018-02-13 | Semiconductor Components Industries, Llc | Method of manufacturing a semiconductor device having reduced on-state resistance and structure |
| US10043676B2 (en) * | 2015-10-15 | 2018-08-07 | Vishay General Semiconductor Llc | Local semiconductor wafer thinning |
| EP3376526B1 (en) * | 2015-11-09 | 2022-06-22 | Furukawa Electric Co., Ltd. | Method for manufacturing semiconductor chip, and mask-integrated surface protection tape used therein |
| US9972575B2 (en) | 2016-03-03 | 2018-05-15 | Applied Materials, Inc. | Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process |
| JP6666173B2 (ja) * | 2016-03-09 | 2020-03-13 | 株式会社ディスコ | レーザー加工装置 |
| US9852997B2 (en) | 2016-03-25 | 2017-12-26 | Applied Materials, Inc. | Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process |
| US9793132B1 (en) | 2016-05-13 | 2017-10-17 | Applied Materials, Inc. | Etch mask for hybrid laser scribing and plasma etch wafer singulation process |
| GB201611652D0 (en) * | 2016-07-04 | 2016-08-17 | Spts Technologies Ltd | Method of detecting a condition |
| US12057332B2 (en) * | 2016-07-12 | 2024-08-06 | Ayar Labs, Inc. | Wafer-level etching methods for planar photonics circuits and devices |
| JP6925714B2 (ja) * | 2017-05-11 | 2021-08-25 | 株式会社ディスコ | ウェーハの加工方法 |
| US11158540B2 (en) | 2017-05-26 | 2021-10-26 | Applied Materials, Inc. | Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process |
| US10363629B2 (en) | 2017-06-01 | 2019-07-30 | Applied Materials, Inc. | Mitigation of particle contamination for wafer dicing processes |
| US10535561B2 (en) | 2018-03-12 | 2020-01-14 | Applied Materials, Inc. | Hybrid wafer dicing approach using a multiple pass laser scribing process and plasma etch process |
| US11355394B2 (en) | 2018-09-13 | 2022-06-07 | Applied Materials, Inc. | Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment |
| US11355358B2 (en) * | 2018-09-24 | 2022-06-07 | Applied Materials, Inc. | Methods of thinning silicon on epoxy mold compound for radio frequency (RF) applications |
| JP6845483B2 (ja) | 2018-11-26 | 2021-03-17 | 日亜化学工業株式会社 | 発光素子の製造方法 |
| US11114343B2 (en) * | 2019-01-25 | 2021-09-07 | Semiconductor Components Industries, Llc | Partial backside metal removal singulation system and related methods |
| US11011424B2 (en) | 2019-08-06 | 2021-05-18 | Applied Materials, Inc. | Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process |
| US11342226B2 (en) | 2019-08-13 | 2022-05-24 | Applied Materials, Inc. | Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process |
| US10903121B1 (en) | 2019-08-14 | 2021-01-26 | Applied Materials, Inc. | Hybrid wafer dicing approach using a uniform rotating beam laser scribing process and plasma etch process |
| CN111081541B (zh) * | 2019-10-18 | 2022-07-01 | 桂林电子科技大学 | 一种基于深硅刻蚀的柔性硅片的制备方法及其应用 |
| US11600492B2 (en) | 2019-12-10 | 2023-03-07 | Applied Materials, Inc. | Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process |
| US11637040B2 (en) * | 2020-12-29 | 2023-04-25 | Micron Technology, Inc. | Systems and methods for mitigating crack propagation in semiconductor die manufacturing |
Family Cites Families (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US599868A (en) | 1898-03-01 | Eleoteic oae teolley | ||
| EP0191534B1 (en) | 1985-02-14 | 1990-05-23 | Bando Chemical Industries, Ltd. | A method for dicing a semiconductor wafer |
| US5034347A (en) * | 1987-10-05 | 1991-07-23 | Menlo Industries | Process for producing an integrated circuit device with substrate via hole and metallized backplane |
| US5354695A (en) * | 1992-04-08 | 1994-10-11 | Leedy Glenn J | Membrane dielectric isolation IC fabrication |
| JPH02132844A (ja) * | 1988-07-19 | 1990-05-22 | Matsushita Electric Ind Co Ltd | 化合物半導体ウェハの分割方法 |
| JPH0265155A (ja) * | 1988-08-30 | 1990-03-05 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| WO1990009093A1 (en) | 1989-01-25 | 1990-08-23 | Polylithics, Inc. | Extended integration semiconductor structure and method of making the same |
| JP2626033B2 (ja) * | 1989-03-13 | 1997-07-02 | 富士通株式会社 | 半導体装置の製造方法 |
| JP2861264B2 (ja) * | 1990-05-28 | 1999-02-24 | 富士通株式会社 | 半導体装置の製造方法 |
| US5132773A (en) | 1991-02-06 | 1992-07-21 | Olin Corporation | Carrier ring having first and second ring means with bonded surfaces |
| US5927993A (en) * | 1992-02-03 | 1999-07-27 | Motorola, Inc. | Backside processing method |
| BR9507545A (pt) | 1994-04-28 | 1997-08-05 | Music Vending Inc | Sistema de venda de música |
| JPH08264490A (ja) * | 1995-03-22 | 1996-10-11 | Nec Kansai Ltd | 半導体装置の製造方法 |
| US5851845A (en) * | 1995-12-18 | 1998-12-22 | Micron Technology, Inc. | Process for packaging a semiconductor die using dicing and testing |
| DE19613561C2 (de) | 1996-04-04 | 2002-04-11 | Micronas Gmbh | Verfahren zum Vereinzeln von in einem Körper miteinander verbundenen, elektrisch getesteten elektronischen Elementen |
| US5911329A (en) | 1996-04-30 | 1999-06-15 | Micron Technology, Inc. | Apparatus and method for facilitating circuit board processing |
| JPH1027769A (ja) * | 1996-07-10 | 1998-01-27 | Toshiba Corp | 半導体チップとその製造方法 |
| US6498074B2 (en) * | 1996-10-29 | 2002-12-24 | Tru-Si Technologies, Inc. | Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners |
| JPH10154669A (ja) * | 1996-11-22 | 1998-06-09 | Stanley Electric Co Ltd | 半導体基板の高精度切断方法 |
| US5998968A (en) * | 1997-01-07 | 1999-12-07 | Ion Control Solutions, Llc | Method and apparatus for rapidly charging and reconditioning a battery |
| US6110937A (en) | 1997-04-03 | 2000-08-29 | Syntex Usa, Inc. | Phenoxymethyl piperidine derivatives for the treatment of neuropathic pain |
| US5915167A (en) * | 1997-04-04 | 1999-06-22 | Elm Technology Corporation | Three dimensional structure memory |
| US6551857B2 (en) * | 1997-04-04 | 2003-04-22 | Elm Technology Corporation | Three dimensional structure integrated circuits |
| EP0899538B1 (en) * | 1997-08-27 | 2003-05-14 | IMEC vzw | A probe tip configuration, a method of fabricating probe tips and use thereof |
| US5998868A (en) * | 1998-02-04 | 1999-12-07 | International Business Machines Corporation | Very dense chip package |
| US6159754A (en) * | 1998-05-07 | 2000-12-12 | Intel Corporation | Method of making a circuit edit interconnect structure through the backside of an integrated circuit die |
| US6355950B1 (en) * | 1998-09-23 | 2002-03-12 | Intel Corporation | Substrate interconnect for power distribution on integrated circuits |
| US6362078B1 (en) * | 1999-02-26 | 2002-03-26 | Intel Corporation | Dynamic threshold voltage device and methods for fabricating dynamic threshold voltage devices |
| US6162702A (en) | 1999-06-17 | 2000-12-19 | Intersil Corporation | Self-supported ultra thin silicon wafer process |
| US6500694B1 (en) * | 2000-03-22 | 2002-12-31 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| US6425971B1 (en) | 2000-05-10 | 2002-07-30 | Silverbrook Research Pty Ltd | Method of fabricating devices incorporating microelectromechanical systems using UV curable tapes |
| JP2002025948A (ja) * | 2000-07-10 | 2002-01-25 | Canon Inc | ウエハーの分割方法、半導体デバイス、および半導体デバイスの製造方法 |
| JP3738176B2 (ja) | 2000-08-03 | 2006-01-25 | 三洋電機株式会社 | 半導体装置の製造方法 |
| US6468889B1 (en) * | 2000-08-08 | 2002-10-22 | Advanced Micro Devices, Inc. | Backside contact for integrated circuit and method of forming same |
| US6524881B1 (en) * | 2000-08-25 | 2003-02-25 | Micron Technology, Inc. | Method and apparatus for marking a bare semiconductor die |
| JP2002093752A (ja) * | 2000-09-14 | 2002-03-29 | Tokyo Electron Ltd | 半導体素子分離方法及び半導体素子分離装置 |
| JP2003197569A (ja) * | 2001-12-28 | 2003-07-11 | Disco Abrasive Syst Ltd | 半導体チップの製造方法 |
| US6905891B2 (en) | 2002-02-28 | 2005-06-14 | Frrescale Semiconductor, Inc. | Method for processing multiple semiconductor devices for test |
| US6818532B2 (en) * | 2002-04-09 | 2004-11-16 | Oriol, Inc. | Method of etching substrates |
| JP4579489B2 (ja) * | 2002-09-02 | 2010-11-10 | 新光電気工業株式会社 | 半導体チップ製造方法及び半導体チップ |
| JP2004128094A (ja) * | 2002-09-30 | 2004-04-22 | Toshiba Corp | 半導体装置の製造方法及び半導体製造システム |
| JP3966168B2 (ja) * | 2002-11-20 | 2007-08-29 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP4013745B2 (ja) * | 2002-11-20 | 2007-11-28 | 松下電器産業株式会社 | プラズマ処理方法 |
| JP2004342873A (ja) * | 2003-05-16 | 2004-12-02 | Tokyo Electron Ltd | 半導体装置およびその製造方法 |
| JP2005050997A (ja) * | 2003-07-28 | 2005-02-24 | Matsushita Electric Ind Co Ltd | 半導体素子分離方法 |
-
2004
- 2004-06-30 US US10/881,144 patent/US7507638B2/en active Active
-
2005
- 2005-05-19 JP JP2007519216A patent/JP5390769B2/ja not_active Expired - Fee Related
- 2005-05-19 WO PCT/US2005/017703 patent/WO2006007142A2/en active Application Filing
- 2005-05-19 CN CNB2005800203772A patent/CN100492595C/zh not_active Expired - Fee Related
- 2005-06-15 TW TW094119835A patent/TWI377615B/zh not_active IP Right Cessation
-
2008
- 2008-09-16 US US12/211,556 patent/US8198705B2/en active Active
-
2013
- 2013-02-08 JP JP2013023094A patent/JP5650257B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7507638B2 (en) | 2009-03-24 |
| WO2006007142A2 (en) | 2006-01-19 |
| WO2006007142A3 (en) | 2006-03-16 |
| US20090008748A1 (en) | 2009-01-08 |
| CN100492595C (zh) | 2009-05-27 |
| CN1973362A (zh) | 2007-05-30 |
| US8198705B2 (en) | 2012-06-12 |
| TWI377615B (en) | 2012-11-21 |
| JP2013084999A (ja) | 2013-05-09 |
| JP2008505486A (ja) | 2008-02-21 |
| JP5390769B2 (ja) | 2014-01-15 |
| TW200614358A (en) | 2006-05-01 |
| US20060003551A1 (en) | 2006-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5650257B2 (ja) | 極薄ダイおよびその製造方法 | |
| US20070087524A1 (en) | Wafer singulation process | |
| KR101751709B1 (ko) | 반도체 다이 싱귤레이션 방법 | |
| JP2017500740A (ja) | ウエハをダイシングする方法及びそのためのキャリア | |
| US10607889B1 (en) | Jet ablation die singulation systems and related methods | |
| US11508579B2 (en) | Backside metal photolithographic patterning die singulation systems and related methods | |
| JP2005322738A (ja) | 半導体装置の製造方法 | |
| US7655539B2 (en) | Dice by grind for back surface metallized dies | |
| US11289380B2 (en) | Backside metal patterning die singulation systems and related methods | |
| US11114343B2 (en) | Partial backside metal removal singulation system and related methods | |
| US20170084468A1 (en) | Method for processing a wafer and method for dicing a wafer | |
| KR101731805B1 (ko) | 반도체 다이 싱귤레이션 방법 | |
| JP2004221423A (ja) | 半導体装置の製造方法 | |
| US20200321236A1 (en) | Edge ring removal methods | |
| JP4046645B2 (ja) | 半導体デバイス及びその製造方法 | |
| KR20070022355A (ko) | 초박형 다이 및 이를 제조하는 방법 | |
| US20050124140A1 (en) | Pre-fabrication scribing | |
| EP2015356A1 (en) | Method for singulation of wafers | |
| JP2005243947A (ja) | 半導体装置の製造方法、及び半導体装置 | |
| US6806200B2 (en) | Method of improving etch uniformity in deep silicon etching | |
| JP2004134455A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140502 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141014 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141112 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5650257 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |