JP2004134455A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】電気化学エッチングプロセスを安定して行うことができる半導体装置の製造方法を提供する。
【解決手段】シリコン基板１０（ｐ型の半導体基板）表面にエピタキシャル層１１（ｎ型の半導体層）を形成し、シリコン基板１０及びエピタキシャル層１１の周縁部、並びにシリコン基板１０の裏面にｎ型拡散領域１７を形成する。エピタキシャル層１１にｐ型のゲージ拡散抵抗層１８を形成し、エピタキシャル層１１の表面側に電気化学エッチング用の電圧を供給するためのアルミ配線２６を形成する。ｎ型拡散領域１７のゲージ拡散抵抗層１８に対応する所定領域を窓開けするエッチングする。アルミ配線２６を介して電圧を印加して、電気化学エッチングにより、ｎ型拡散領域１７の所定領域に窓開けした部分に対応するシリコン基板１０の部位をエッチングしてダイヤフラム３４を形成する。
【選択図】　　図１４

Description

【０００１】
【発明の属する技術分野】
本発明は加速度センサや圧力センサ等のような半導体装置の製造工程において、特に電気化学エッチングが行われる半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
図１５〜図２８は、従来の電気化学エッチングが行われる半導体装置の製造工程を表している。なお、この従来例では、半導体装置は歪みセンサである。
【０００３】
図１５に示すように、歪みセンサを製造する場合、まず、ｐ型のシリコン基板１１０を用意する。シリコン基板１１０を構成するウエハはチッピングで異物が出ないように、周縁部のコーナーＣはテーパを形成するように斜めに形成されている。
【０００４】
このシリコン基板１００の一方の面にｎ型のエピタキシャル層１１１を所定の厚みに成長させる。なお、以下では説明の便宜上、シリコン基板１１０に各種の層や領域が形成されたものも含めて単に基板という。
【０００５】
続いて、図１６に示すように基板の表裏面全体及び基板の側面に酸化膜等による保護膜１１２を形成する。
なお、基板の表面は、図中、基板の上面を指し、裏面は基板の下面を指す。
【０００６】
次に、図１７に示すように基板の表面側にレジストを塗布して、レジスト膜１１３を形成し、フォトパターニングして、開口部１１４となる部分をエッチング除去する。
【０００７】
次に、保護膜１１２において、開口部１１４に相対する部分をドライエッチングにて除去し、図１８に示すように、開口部１１４に対応した保護膜１１２に開口部１１５を形成する。続いて、図１８に示すようにレジスト膜１１３を除去する。
【０００８】
続いて、図１９に示すように高濃度の不純物（リン）を導入して開口部１１５に対応した部分にｎ型拡散層１１６を膜状に形成する。
次に、図示はしないが、基板の表面側にレジストを塗布して、レジスト膜を形成し、フォトパターニングして、ゲージ拡散抵抗層形成のための開口部となる部分や基板の周縁部分をエッチング除去する。そして、ボロンを固相拡散にて、ゲージ拡散抵抗層形成のための開口部を介してゲージ拡散を行い、ゲージ拡散抵抗層であるｐ＋拡散抵抗層１１８を形成する（図２０参照）。
【０００９】
なお、ゲージ拡散抵抗層形成のための開口部に対応した部分、開口部１１５及び基板の周縁部表面、及び裏面には、前記ゲージ拡散抵抗層形成を酸化雰囲気中で行うため、保護膜１１２が形成される（図２０参照）。
【００１０】
次に、図２１に示すように基板の表面にレジストを塗布して、レジスト膜１１９を形成し、フォトパターニングして、コンタクトホールに対応する開口部１２０，１２１となる部分や基板の外周縁部分をエッチング除去する。
【００１１】
次に、前記レジスト膜１１９をエッチングマスクとして、保護膜１１２を選択的にドライエッチングし、配線形成の為のコンタクトホール１２２，１２３を形成する。その後、レジスト膜１１９をアッシングにて除去する（図２２参照）。
【００１２】
次に、図２３に示すように基板上（表面）にアルミ合金膜１２４をスパッタリング法で形成する。
次に基板上にレジストを塗布し、露光、現像により電極／配線パターンを有するレジストマスク１２５を形成する（図２４参照）。なお、このとき、基板の周縁部表面、すなわち、周縁部のコーナーＣにはレジストマスク１２５ａが残留する。
【００１３】
このレジストマスク１２５，１２５ａをエッチングマスクとし、アルミ合金膜１２４をエッチングし、図２５に示すようにｎ型拡散層１１６に接続したアルミ配線１２６，ｐ＋拡散抵抗層１１８に接続したアルミ配線１２７，１２８を形成する。このとき、レジストマスク１２５ａにより、基板の周縁部表面、すなわち、周縁部のコーナーＣにはアルミ合金膜１２９が残留する。
【００１４】
続いて、基板上（表面）にＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法によって窒化膜や酸化膜からなるパッシベーション膜１３０を形成する。さらにその上に図示しないレジスト膜を形成し、このレジスト膜をフォトパターニングし、このレジストパターンをマスクとしてパッシベーション膜１３０をドライエッチングする。このエッチングにて、パッシベーション膜１３０にボンディングパッドとなる開口部１３１を形成する（図２６参照）。
【００１５】
次に、基板裏面にＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法によって窒化膜１３２を形成し、さらにその上に図示しないレジスト膜を形成する（図２６参照）。
続いて、このレジスト膜をフォトパターニングし、このレジストパターンをマスクとして窒化膜１３２をドライエッチングする。このエッチングにて、窒化膜１３２に開口部１３３を形成する（図２７参照）。
【００１６】
さらに、ＫＯＨ水溶液等で基板の所定領域、すなわち、開口部１３３に対応した部分を電気化学エッチングする。この際、ＫＯＨ水溶液に負の電圧を印加し、アルミ配線１２６に正の電圧を印加して、ｎ型拡散層１１６を通して、エピタキシャル層１１１に正の電圧が印加されるようにする。このようにすると、ｐｎ接合で逆バイアスを掛けた状態となり、ｎ層であるエピタキシャル層１１１のところ、すなわち、ｐｎ接合界面付近までエッチングされた後、エッチングがストップし、ダイヤフラム１３４が形成される。
【００１７】
前記歪みセンサは、ウエハ上に複数のセンサチップ領域が形成され、それらセンサチップ領域は、図示しないスクライブライン領域によって区切られており、スクライブライン領域をダイシングカットすることにより、個々のセンサチップに分けられる。
【００１８】
このようにして、歪みセンサが製造される。
【００１９】
【発明が解決しようとする課題】
ところで、前述したようにシリコン基板１００を構成するウエハはチッピングで異物が出ないように、周縁部のコーナーＣはテーパを形成するように斜めに形成されている。このコーナーＣ部分は、シリコン基板１１０とエピタキシャル層１１１とのｐｎ接合部分に跨って形成されている。
【００２０】
コーナーＣ部分はテーパーとなっているため、図２１に示す工程で、基板の表面にレジストを塗布した際、レジスト膜１１９はコーナーＣ上にも形成されるが、テーパーとなったコーナーＣ上にレジスト膜１１９が良好に付着されない場合がある。
【００２１】
このようにレジスト膜１１９が良好にコーナーＣ上に付着されていない状態で、ドライエッチングしてレジスト膜１１９を除去すると、コーナーＣに対応したテーパー部分の保護膜１１２（酸化膜）にピンホールが形成される。
【００２２】
この後、図２３に示すようにアルミ合金膜１２４を形成すると、コーナーＣ部分のシリコン基板１１０とエピタキシャル層１１１とのｐｎ接合部分が前記ピンホールを介してショートした状態となる。
【００２３】
そして、図２４に示すように、アルミ合金膜１２４を形成し、その後、図２５に示すようにアルミ合金膜１２４の除去を行う際に、コーナーＣ部分のアルミ合金膜１２４はアルミ合金膜１２９として残留する。
【００２４】
残留したアルミ合金膜１２９は、図２６、図２７に示す工程ではそのまま残る。そして、図２８に示す電気化学エッチングを行う際に、ＫＯＨ水溶液に負の電圧を印加し、アルミ配線１２６に正の電圧を印加して、ｎ型拡散層１１６を通して、エピタキシャル層１１１に正の電圧が印加されるようにするが、このとき、コーナーＣのｐｎ接合部分で電流リークする。
【００２５】
この電流リークにより、ウエハの全面での電界が不均一になり、電気化学エッチングが良好に進まなくなり、エッチング不良が発生し、電気化学エッチングプロセスが不安定となる問題があった。
【００２６】
本発明の目的は、電気化学エッチングプロセスを安定して行うことができる半導体装置の製造方法を提供することにある。
【００２７】
【課題を解決するための手段】
上記の課題を解決するために、請求項１に記載の発明は、ｐ型の半導体基板表面にｎ型の半導体層を形成する工程と、ｐ型の半導体基板及びｎ型の半導体層の周縁部、並びにｐ型の半導体基板の裏面にｎ型拡散領域を形成する工程と、ｎ型の半導体層にｐ型のゲージ拡散抵抗層を形成する工程と、ｎ型の半導体層の表面側に電気化学エッチング用の電圧を供給するための配線を形成する工程と、前記ｎ型拡散領域の前記ゲージ拡散抵抗層に対応する所定領域を窓開けするエッチング工程と、前記配線を介して電圧を印加して、電気化学エッチングにより、ｎ型拡散領域の所定領域に窓開けした部分に対応する前記半導体基板の部位をエッチングしてダイヤフラムを形成する工程とを含むことを特徴とする半導体装置の製造方法を要旨とするものである。
【００２８】
請求項２の発明は、請求項１において、前記ｎ型拡散領域の形成と同時に、前記配線に電気的に接続するためのｎ型拡散層をｎ型の半導体層に形成することを特徴とする。
【００２９】
請求項３の発明は、請求項１又は請求項２において、前記エッチング工程は前記配線に対して電圧を印加しない状態で行うことを特徴とする。
請求項４の発明は、請求項１乃至請求項３のうちいずれか１項において、前記ｐ型の半導体基板の周縁部のコーナーは、テーパを形成するように斜めに形成されていることを特徴とする。
【００３０】
【発明の実施の形態】
以下、本発明を具体化した一実施形態を図１〜図１４を参照して説明する。
図１〜図１４には、本発明を歪みセンサに適用した場合の製造工程が示されている。
【００３１】
図１に示すように、歪みセンサを製造する場合、まず、ｐ型のシリコン基板１０を用意する。なお、図１〜図１４は、シリコン基板１０を構成するウエハにおいて、周縁に近い部分の断面図を示している。
【００３２】
又、シリコン基板１０を構成するウエハはチッピングで異物が出ないように、周縁部のコーナーＣはテーパを形成するように斜めになっている。
このシリコン基板１０の一方の面にｎ型のエピタキシャル層１１を所定の厚みに成長させる。例えば、エピタキシャル層１１の厚みを１０μｍ程度とする。
【００３３】
なお、以下では説明の便宜上、シリコン基板１０に各種の層や領域が形成されたものも含めて単に基板という。
続いて、図２に示すように基板の表裏面全体（基板の側面を含む）に酸化膜等による保護膜１２を形成する。本実施形態では、酸化膜にて保護膜１２が形成されている。
【００３４】
なお、本実施形態では、基板の表面は、図中、基板の上面を指し、裏面は基板の下面を指す。
次に、基板の表面側にレジストを塗布して、レジスト膜１３を形成し、フォトパターニングして、レジスト膜１３において開口部１４となる部分や基板の周縁部分（周縁部のコーナーＣのテーパ部分を含む）をエッチング除去する（図３参照）。
【００３５】
次に、図３に示すように、保護膜１２において、開口部１４に相対する部分、基板の周縁部表面、及び裏面をウェットエッチングにて保護膜１２を除去し、開口部１４に対応した保護膜１２に開口部１５を形成する。
【００３６】
すなわち、このウェットエッチングにより、基板の周縁部側面の保護膜１２も除去されることになる。
続いて、図４に示すようにレジスト膜１３を除去し、高濃度の不純物（リン）を導入して開口部１５に対応した部分にはｎ型拡散層１６を、基板の周縁部表面、及び裏面にはｎ型拡散領域１７を膜状に形成する（図５参照）。
【００３７】
次に、図示はしないが、基板の表面側にレジストを塗布して、レジスト膜を形成し、フォトパターニングして、ゲージ拡散抵抗層形成のための開口部となる部分や基板の周縁部分をエッチング除去する。
【００３８】
そして、ボロンを固相拡散にて、ゲージ拡散抵抗層形成のための開口部を介してゲージ拡散を行い、ゲージ拡散抵抗層であるｐ＋ゲージ拡散抵抗層１８を形成する。
【００３９】
なお、ゲージ拡散抵抗層形成のための開口部に対応した部分、開口部１５及び基板の周縁部表面、及び裏面には、前記ゲージ拡散抵抗層形成を酸化雰囲気中で行うため、保護膜１２が形成される（図６参照）。
【００４０】
次に、基板の表面にレジストを塗布して、レジスト膜１９を形成し、フォトパターニングして、コンタクトホールに対応する開口部２０，２１となる部分や基板の外周縁部分をエッチング除去する（図７参照）。
【００４１】
次に、前記レジスト膜１９をエッチングマスクとして、保護膜１２を選択的にエッチングし、配線形成の為のコンタクトホール２２，２３を形成した後、レジスト膜１９は除去する。このとき、図８に示すように基板の周縁部表面及び裏面の保護膜１２が除去される。
【００４２】
次に、図９に示すように基板上（表面）にアルミ合金膜２４をスパッタリング法で形成する。
次に基板上にレジストを塗布し、露光、現像により電極／配線パターンを有するレジストマスク２５を形成する（図１０参照）。なお、このとき、基板の周縁部表面、すなわち、周縁部のコーナーＣにはレジストマスク２５ａが残留する。
【００４３】
このレジストマスク２５，２５ａをエッチングマスクとし、アルミ合金膜２４をエッチングし、図１１に示すようにｎ型拡散層１６に接続したアルミ配線２６，ｐ＋ゲージ拡散抵抗層１８に接続したアルミ配線２７，２８を形成する。このとき、レジストマスク２５ａにより、基板の周縁部表面、すなわち、周縁部のコーナーＣにはアルミ合金膜２９が残留する。
【００４４】
続いて、基板上（表面）にＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法によって窒化膜や酸化膜からなるパッシベーション膜３０を形成する。さらにその上に図示しないレジスト膜を形成し、このレジスト膜をフォトパターニングし、このレジストパターンをマスクとしてパッシベーション膜３０をドライエッチングする。このエッチングにて、パッシベーション膜３０にボンディングパッドとなる開口部３１を形成する（図１２参照）。
【００４５】
次に、基板裏面にＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法によって窒化膜３２を形成し、さらにその上に図示しないレジスト膜を形成する（図１２参照）。
続いて、このレジスト膜をフォトパターニングし、このレジストパターンをマスクとして窒化膜３２をドライエッチングする。このエッチングにて、窒化膜３２に開口部３３を形成する（図１３参照）。
【００４６】
さらに、ＫＯＨ水溶液等で基板の所定領域、すなわち、開口部３３に対応したｎ型拡散領域１７の部分をエッチングする。
この場合、最初に、ＫＯＨ水溶液やアルミ配線２６には電圧を印加せずに、開口部３３に対応した窒化膜３２の部分のエッチングを行う。そして、開口部３３に対応した窒化膜３２の部分のエッチングが進んで、シリコン基板１０が露出した時点で、電気化学エッチングを行う。
【００４７】
なお、開口部３３に対応したｎ型拡散領域１７部分のエッチングが進んで、シリコン基板１０を露出させる工程は、本発明の「ｎ型拡散領域１７のゲージ拡散抵抗層に対応する所定領域を窓開けするエッチング工程」に相当する。
【００４８】
電気化学エッチングでは、ＫＯＨ水溶液に負の電圧を印加し、アルミ配線２６に正の電圧を印加して、ｎ型拡散層１６を通して、エピタキシャル層１１に正の電圧が印加されるようにする。このようにすると、ｐｎ接合で逆バイアスを掛けた状態となり、ｎ層であるエピタキシャル層１１のところ、すなわち、ｐｎ接合界面付近までエッチングされた後、エッチングがストップし、ダイヤフラム３４が形成される。
【００４９】
本実施形態の歪みセンサは、ウエハ上に複数のセンサチップ領域が形成され、それらセンサチップ領域は、図示しないスクライブライン領域によって区切られており、スクライブライン領域をダイシングカットすることにより、個々のセンサチップに分けられる。
【００５０】
このようにして、歪みセンサが製造される。
したがって、本実施形態によれば以下のような効果を得ることができる。
（１）　本実施形態では、シリコン基板１０（ｐ型の半導体基板）表面にエピタキシャル層１１（ｎ型の半導体層）を形成する工程と、シリコン基板１０及びエピタキシャル層１１の周縁部、並びにシリコン基板１０の裏面にｎ型拡散領域１７を形成する工程を備えている。
【００５１】
又、エピタキシャル層１１にｐ型のｐ＋ゲージ拡散抵抗層１８を形成する工程と、エピタキシャル層１１の表面側に電気化学エッチング用の電圧を供給するためのアルミ配線２６を形成する工程と、ｎ型拡散領域１７のｐ＋ゲージ拡散抵抗層１８に対応する所定領域を窓開けするエッチング工程とを備えている。
【００５２】
さらに、本実施形態では、アルミ配線２６を介して電圧を印加して、電気化学エッチングにより、ｎ型拡散領域１７の所定領域に窓開けした部分に対応するシリコン基板１０の部位をエッチングしてダイヤフラム３４を形成する工程とを備えている。
【００５３】
上記のような工程を備えることにより、ｎ型拡散領域１７で、シリコン基板１０（ウエハ）の周縁部を覆うことができる。
このため、その後に行われる同部分に対するアルミ合金膜２４のスパッタリング時に、コーナーＣのテーパー部分にアルミ合金膜２４が形成されても、シリコン基板１１０とエピタキシャル層１１１とのｐｎ接合部分がショートした状態となることはない。
【００５４】
従って、アルミ合金膜２４の除去時に、コーナーＣのテーパー部分にアルミ合金膜２９が残留しても、ｎ型拡散領域１７にてシリコン基板１０の周縁部を覆うっているため、電気化学エッチングが行われた際、コーナーＣのｐｎ接合部分で電流リークすることはない。
【００５５】
このように電流リークが生じないため、ウエハの全面での電界が不均一になるということがなくなり、電気化学エッチングプロセスを安定にすることができる効果を奏する。
【００５６】
（２）　本実施形態では、ｎ型拡散領域１７の形成と同時に、アルミ配線２６に電気的に接続するためのｎ型拡散層１６をエピタキシャル層１１に形成するようにした。
【００５７】
この結果、ｎ型拡散領域１７とｎ型拡散層１６とが同時に形成できるため、工程を簡略化することができ、別々の工程でｎ型拡散領域１７とｎ型拡散層１６とを製造する場合に比して、コストを低減することができる。
【００５８】
（３）　本実施形態では、エッチング工程はアルミ配線２６に対して電圧を印加しない状態で行うようにした。
この結果、窒化膜３２の開口部３３に対応した窒化膜３２の部分のエッチングを行うことができる。
【００５９】
（４）　本実施形態では、シリコン基板１０の周縁部のコーナーＣは、テーパを形成するように斜めに形成されている。
シリコン基板１０の周縁部のコーナーＣがテーパに形成されている場合において、従来問題があったウエハに対して、上記（１）の作用効果をそうすることができる。
【００６０】
なお、本発明の実施形態は以下のように変更してもよい。
○　前記実施形態では、歪みセンサの製造方法に具体化したが、加速度センサや、圧力センサのように物理量を検出できる他の半導体装置の製造方法に具体化してもよい、
○　前記実施形態では、パッシベーション膜３０は、窒化膜や酸化膜から構成したが、他の組成のパッシベーション膜にて構成してもよい。
【００６１】
上記実施形態から把握できる、請求項以外の技術的思想について記載する。
（１）　請求項１乃至請求項４のいずれか１項に記載の製造方法にて製造された半導体装置。このようにすると、電気化学エッチングプロセスを効率的に行うことができ、歩留まりを良好にした半導体装置となる。
【００６２】
【発明の効果】
以上詳述したように、本発明の半導体装置の製造方法によれば、電気化学エッチングプロセスを安定して行うことができる効果を奏する。
【図面の簡単な説明】
【図１】本発明を具体化した実施形態に関する半導体装置の製造工程の説明のための説明図。
【図２】同じく実施形態の製造工程の説明のための説明図。
【図３】同じく実施形態の製造工程の説明のための説明図。
【図４】同じく実施形態の製造工程の説明のための説明図。
【図５】同じく実施形態の製造工程の説明のための説明図。
【図６】同じく実施形態の製造工程の説明のための説明図。
【図７】同じく実施形態の製造工程の説明のための説明図。
【図８】同じく実施形態の製造工程の説明のための説明図。
【図９】同じく実施形態の製造工程の説明のための説明図。
【図１０】同じく実施形態の製造工程の説明のための説明図。
【図１１】同じく実施形態の製造工程の説明のための説明図。
【図１２】同じく実施形態の製造工程の説明のための説明図。
【図１３】同じく実施形態の製造工程の説明のための説明図。
【図１４】同じく実施形態の製造工程の説明のための説明図。
【図１５】従来の半導体装置の製造工程の説明のための説明図。
【図１６】同じく従来の半導体装置の製造工程の説明のための説明図。
【図１７】従来の半導体装置の製造工程の説明のための説明図。
【図１８】従来の半導体装置の製造工程の説明のための説明図。
【図１９】従来の半導体装置の製造工程の説明のための説明図。
【図２０】従来の半導体装置の製造工程の説明のための説明図。
【図２１】従来の半導体装置の製造工程の説明のための説明図。
【図２２】従来の半導体装置の製造工程の説明のための説明図。
【図２３】従来の半導体装置の製造工程の説明のための説明図。
【図２４】従来の半導体装置の製造工程の説明のための説明図。
【図２５】従来の半導体装置の製造工程の説明のための説明図。
【図２６】従来の半導体装置の製造工程の説明のための説明図。
【図２７】従来の半導体装置の製造工程の説明のための説明図。
【図２８】従来の半導体装置の製造工程の説明のための説明図。
【符号の説明】
１０…シリコン基板（ｐ型の半導体基板）
１１…エピタキシャル層（ｎ型の半導体層）
１６…ｎ型拡散層
１７…ｎ型拡散領域
１８…ゲージ拡散抵抗層
２６…アルミ配線（電気化学エッチング用の電圧を供給するための配線）
３４…ダイヤフラム
Ｃ…コーナー

Claims (4)

1. ｐ型の半導体基板表面にｎ型の半導体層を形成する工程と、
   ｐ型の半導体基板及びｎ型の半導体層の周縁部、並びにｐ型の半導体基板の裏面にｎ型拡散領域を形成する工程と、
   ｎ型の半導体層にｐ型のゲージ拡散抵抗層を形成する工程と、
   ｎ型の半導体層の表面側に電気化学エッチング用の電圧を供給するための配線を形成する工程と、
   前記ｎ型拡散領域の前記ゲージ拡散抵抗層に対応する所定領域を窓開けするエッチング工程と、
   前記配線を介して電圧を印加して、電気化学エッチングにより、ｎ型拡散領域の所定領域に窓開けした部分に対応する前記半導体基板の部位をエッチングしてダイヤフラムを形成する工程とを含むことを特徴とする半導体装置の製造方法。
2. 前記ｎ型拡散領域の形成と同時に、前記配線に電気的に接続するためのｎ型拡散層をｎ型の半導体層に形成することを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記エッチング工程は前記配線に対して電圧を印加しない状態で行うことを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
4. 前記ｐ型の半導体基板の周縁部のコーナーは、テーパを形成するように斜めに形成されていることを特徴とする請求項１乃至請求項３のうちいずれか１項に記載の半導体装置の製造方法。

Images