JP2003031818A

JP2003031818A - 半導体圧力センサ

Info

Publication number: JP2003031818A
Application number: JP2001211011A
Authority: JP
Inventors: Kenichi Yokoyama; 賢一横山; Kazuhiko Sugiura; 和彦杉浦; Eiji Kawasaki; 栄嗣川崎
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2001-07-11
Filing date: 2001-07-11
Publication date: 2003-01-31
Anticipated expiration: 2021-07-11
Also published as: JP4306160B2

Abstract

(57)【要約】【課題】ＳＯＩ（シリコン−オン−インシュレータ）
基板に対して、圧力検出用のダイヤフラムを形成し、こ
のＳＯＩ基板をガラスよりなる台座に陽極接合してなる
半導体圧力センサの製造方法において、陽極接合用の電
極部を容易に形成できるようにする。【解決手段】第１のシリコン基板１１にゲージ拡散抵
抗３、回路素子４を形成し、第２のシリコン基板１２に
凹部を形成してダイヤフラム１を形成し、ＳＯＩ基板１
０における素子及びダイヤフラム形成領域の外周部に、
研削することにより第２のシリコン基板１２が露出した
露出部１５を形成する。この露出部１５を介して、第２
のシリコン基板１２と台座２０との間に電圧を印加し、
両者を陽極接合する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一対の半導体層が
絶縁膜を介して積層されてなる積層基板に対して、圧力
検出用のダイヤフラムを形成し、この積層基板を台座に
陽極接合してなる半導体圧力センサの製造方法に関す
る。

【０００２】

【従来の技術】この種の半導体圧力センサは、ＳＯＩ
（シリコン−オン−インシュレータ）基板等、第１の半
導体層と第２の半導体層とが絶縁膜を介して積層されて
なる積層基板において、第１の半導体層側の表面に圧力
検出用の素子を形成し、第２の半導体層側から凹んだ凹
部を形成して圧力検出用のダイヤフラムを形成すること
により、製造される。

【０００３】そして、このような半導体圧力センサとし
ては、特開平２−２２４２７７号公報、特開平５−３４
３７０５号公報、特開平３−１７８１７２号公報、特開
平４−１０３１７７号公報等に記載のものが提案されて
いる。

【０００４】

【発明が解決しようとする課題】ところで、上記半導体
圧力センサは、例えば、特開平２−２２４２７７号公報
に記載されている様に、ガラスよりなる台座に接合され
て実装されるのが通常である。このガラス台座と上記積
層基板との接合は、上記凹部が形成された第２の半導体
基板にて行われ、当該第２の半導体基板とガラス台座と
の間に電圧印加する陽極接合によって行うのが一般的で
ある。

【０００５】しかし、従来における陽極接合用の電極部
の形成は、第１の半導体層及び絶縁膜を深堀りして除去
した後、更に、電極材料となるＡｌやポリシリコン等を
成膜、パターニングすることによって行われていたた
め、陽極接合用の電極部形成のための工程が複雑化し、
安価に製造できないといった問題がある。

【０００６】そこで、本発明は上記問題に鑑み、一対の
半導体層が絶縁膜を介して積層されてなる積層基板に対
して、圧力検出用のダイヤフラムを形成し、この積層基
板を台座に陽極接合してなる半導体圧力センサの製造方
法において、陽極接合用の電極部を容易に形成できるよ
うにすることを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、第１の半導体層（１
１）と第２の半導体層（１２）とが絶縁膜（１３）を介
して積層されてなる積層基板（１０）を用意し、この積
層基板における第１の半導体層に圧力検出用の素子
（３、４）を形成する工程と、積層基板における素子の
形成領域よりも外周側の部位にて、第１の半導体層およ
び絶縁膜を除去することにより、第２の半導体層が露出
した露出部（１５）を形成する工程と、積層基板におけ
る露出部の内周側にて、第２の半導体層側から凹んだ凹
部を形成し、この凹部に対応する第１の半導体層側に、
圧力の印加に応じて歪み可能なダイヤフラム（１）を形
成する工程と、少なくとも一面側がガラスよりなる台座
（２０）の一面を積層基板における第２の半導体層に接
触させつつ、露出部を介して第２の半導体層と台座との
間に電圧を印加することにより、第２の半導体層と台座
とを陽極接合する工程と、を備えることを特徴としてい
る。

【０００８】つまり、本発明は、積層基板における圧力
検出用の素子およびダイヤフラムを形成すべき領域の外
周、すなわち積層基板の外周縁部にて、第１の半導体層
および絶縁膜を除去して第２の半導体層を露出させるこ
とにより、この露出部を陽極接合時に電圧を印加する電
極部として用いるものである。そのため、Ａｌやポリシ
リコン等の電極材料を成膜、パターニングすることな
く、陽極接合用の電極部を容易に形成することができ
る。

【０００９】また、請求項２に記載の発明では、露出部
（１５）を形成する工程では、積層基板（１０）を第１
の半導体層（１１）側から研削することにより第２の半
導体層（１２）を露出させることを特徴としている。

【００１０】積層基板における第１の半導体層に圧力検
出用の素子を形成した場合、積層基板のうち当該素子の
形成領域よりも外周側の部位では、第２の半導体層の上
に酸化膜等色々な種類の膜が形成される。

【００１１】このような種々の膜をエッチングにより除
去して第２の半導体層を露出させる場合、各種の膜の応
じてエッチング条件を選択する必要があるが、本発明に
よれば、研削を採用することにより、そのような種々の
膜を一括して容易に除去することができ、好ましい。

【００１２】また、露出部を形成する工程において、第
１の半導体層側から積層基板を研削して第２の半導体層
を露出させる場合、確実に絶縁膜まで除去するために
は、ある程度の研削代が必要である。本発明者等の検討
によれば、この研削代としては５０μｍ以上であれば、
確実に第２の半導体層を露出させることができ、７０μ
ｍよりも多いと、露出部における第２の半導体層が薄く
なって強度的に弱くなる。

【００１３】請求項３に記載の発明は、このような検討
結果に基づいてなされたものであり、露出部（１５）を
形成する工程は、絶縁膜（１３）を研削した後、第２の
半導体層（１２）も一部研削により除去するものであ
り、除去される第２の半導体層の厚さ（Ｈ１）を５０μ
ｍ〜７０μｍとすることを特徴としている。それによ
り、請求項２に記載の発明の効果を適切に実現できる。

【００１４】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示す一
例である。

【００１５】

【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。図１、図２は、本実施形態に係る半
導体圧力センサの製造方法を概略断面構成にて示す工程
図である。なお、図１及び図２中の破線ＤＬは、ダイシ
ングラインであり、本製造方法は、最終的に図２（ｃ）
におけるダイシングラインＤＬにて区切られた半導体圧
力センサＳ１を製造するものである。

【００１６】まず、図２（ｃ）を参照して、本実施形態
の半導体圧力センサＳ１の構成を述べる。本半導体圧力
センサＳ１は、圧力の印加に応じて歪み可能なダイヤフ
ラム１が形成された積層基板１０とガラスよりなる台座
２０とを接合したウェハを、チップ単位にダイシングカ
ットすることにより形成されたものである。

【００１７】ここで、本例の積層基板１０は、共に面方
位が（１００）面である第１のシリコン基板（第１の半
導体層、ＳＯＩ層）１１と第２のシリコン基板（第２の
半導体層）１２とを、これら第１及び第２のシリコン基
板１１、１２の間に埋め込まれた埋込酸化膜（本発明で
いう絶縁膜）１３を介して貼り合わされてなるＳＯＩ基
板である。

【００１８】積層基板１０の第２のシリコン基板１２側
から第２のシリコン基板１２に、凹部を形成することに
より、該凹部に対応する第１のシリコン基板１１及び埋
込酸化膜１３側に、上記ダイヤフラム１が形成されてい
る。そして、第２のシリコン基板１２には、台座２０が
陽極接合され、ダイヤフラム１と台座２０との間のキャ
ビティ２に真空室を形成している。

【００１９】第１のシリコン基板１１におけるダイヤフ
ラム１の表面には、ダイヤフラム１の歪みに基づく電気
信号を発生するゲージ拡散抵抗（歪みゲージ）３が、ブ
リッジ回路を構成するように形成されている。また、第
１のシリコン基板１１のうちダイヤフラム１以外の部位
には、ｐ層やｎ層の拡散によって、バイポーラトランジ
スタやＭＯＳトランジスタ等の複数個の回路素子４が形
成されている。これら回路素子４により、ゲージ拡散抵
抗３からの電気信号を検出する回路部が構成されてい
る。

【００２０】また、これら回路素子４及びゲージ拡散抵
抗３の各表面素子は、第１のシリコン基板１１を厚み方
向に突き抜け埋込酸化膜１３に達するトレンチ溝５を介
して互いに絶縁分離されている。トレンチ溝５内には、
ポリシリコン等が充填され絶縁性を高めている。このよ
うに、各表面素子３、４をＰＮ接合による分離のみでは
無くて、素子面積を小さくすることが可能なトレンチ溝
５による絶縁分離を採用することにより、よりいっそう
チップの小型化に有利である。

【００２１】そして、これら第１のシリコン基板１１に
形成されたゲージ拡散抵抗（歪みゲージ）３および回路
素子４は、本発明でいう圧力検出用の素子に相当するも
のである。さらに、第１のシリコン基板１１の表面に
は、この圧力検出用の素子３、４を被覆して保護するた
めのシリコン窒化膜等の絶縁膜よりなる保護膜６が形成
されている。

【００２２】次に、本センサＳ１の製造方法について、
図１および図２に示す製造工程順に説明していく。な
お、図３は図１（ａ）（表面素子形成工程）の補足説明
図、図４は図１（ｂ）（露出部形成工程）及び図１
（ｃ）（第２の半導体層薄肉化工程）の補足説明図、図
５は図１（ｂ）（露出部形成工程）の補足説明図、図６
は図２（ｃ）（陽極接合工程）の補足説明図である。

【００２３】まず、ウェハ状態の上記積層基板（以下、
積層ウェハという）１０を用意する。本例では、両シリ
コン基板１１、１２共に（１００）面であり、また、第
１のシリコン基板１１の不純物濃度はＮ型で貼り合わせ
界面が１×１０¹⁹ｃｍ^-3程度、埋込酸化膜１３は熱酸化
にて形成したもので１．３μｍの厚さ、第２のシリコン
基板１２の不純物濃度はＰ型で１×１０¹⁷ｃｍ^-3程度で
ある。

【００２４】そして、図１（ａ）に示す様に、一般的な
半導体製造方法を用いて、第１のシリコン基板１１に、
トレンチ溝５、ゲージ拡散抵抗３やバイポーラ、ＭＯＳ
トランジスタ等の回路素子４を形成し、さらに、スパッ
タ法等により保護膜６を形成する（表面素子形成工
程）。

【００２５】この表面素子形成工程によって表面素子
３、４及び保護膜６が形成された積層ウェハ１０の全体
構成図を、図３に示す。図３において、（ａ）は平面
図、（ｂ）は（ａ）中のＡ−Ａ断面図であり、各素子
３、４や保護膜６等の細部は省略し、第１及び第２のシ
リコン基板１１、１２及び絶縁膜１３の外形のみ示して
ある。

【００２６】ここで、積層ウェハ１０は、両シリコン基
板１１、１２の熱処理を用いた貼り合わせによって作ら
れるが、この貼り合わせ界面にボイド等が発生しやすい
ため、積層ウェハ１０が用意された段階で、元々、積層
ウェハ１０の外周縁部にて第１のシリコン基板１１の一
部が除去されている。

【００２７】そのため、図３に示す表面素子形成工程後
の積層ウェハ１０においても、積層ウェハ１０の初期形
状が承継されており、積層ウェハ１０の外周縁部にて、
埋込酸化膜１３および第２のシリコン基板１２が、第１
のシリコン基板１１の端部よりもせり出しており、せり
出し部がテラス部１４として形成されている。

【００２８】こうして、表面素子形成工程を行った後、
図２（ｂ）に示す様に、積層ウェハ１０における素子
３、４の形成領域よりも外周側の部位、即ち積層ウェハ
１０のテラス部１４にて、第１のシリコン基板１１およ
び埋込酸化膜１３が除去されて第２のシリコン基板１２
が露出した露出部１５を形成する（露出部形成工程）。

【００２９】具体的には、積層ウェハ１０のテラス部１
４を第１のシリコン基板１１側から研削することにより
第２のシリコン基板１２を露出させる。このとき、テラ
ス部１４では、既に第１のシリコン基板１１が除去され
ているが、表面素子形成工程において形成された酸化膜
等の種々の膜、及び保護膜６が存在するため、これらの
膜と埋込酸化膜１３とを研削して除去する。

【００３０】この露出部形成工程について、図４を参照
して、より具体的に述べる。図４は、露出部形成工程
（ａ〜ｃ）および次の第２の半導体層薄肉化工程（ｄ〜
ｆ）の詳細説明図であり、積層ウェハ１０は、概略的に
両シリコン基板１１、１２の外形のみを示してある。

【００３１】まず、図４（ａ）に示す様に、積層ウェハ
１０における第１のシリコン基板１１の主表面に、研削
時において第１のシリコン基板１１及び素子３、４を保
護するためのテープ３０を貼り付ける。次に、図４
（ｂ）に示す様に、砥石等よりなる研削装置３１によ
り、テラス部１４を研削し、第２のシリコン基板１２を
露出させる。

【００３２】このとき、確実に埋込酸化膜１３を除去し
第２のシリコン基板１２を露出させるために、ある程度
の研削代を設ける必要があるため、埋込酸化膜１３を研
削して除去した後、さらに、第２のシリコン基板１２も
一部研削により除去される。この研削代としては、５０
μｍ以上が好ましい。

【００３３】そして、図４（ｃ）に示す様に、テラス部
１４のうち上記研削によって粗くなっている第２のシリ
コン基板１２の表面（加工表面ダメージ層）を鏡面化す
るために、テラス部１４をエッチング液の入ったエッチ
ング槽３２に入れてシリコンエッチングする。エッチン
グ液としては、ＫＯＨ、ＴＭＡＨ（テトラメチルアンモ
ニウムヒドロキシド）等を用いることができる。

【００３４】なお、もし、テラス部１４のシリコンエッ
チングを行わないと、研削部表面に残った残留物を介し
て、両シリコン基板１１、１２が埋込酸化膜１３の外周
端部を越えて互いに導通してしまい、上記素子３、４に
悪影響を与える等の恐れがある。そのため、図４（ｃ）
に示すテラス部１４のシリコンエッチングを行うことが
必要である。

【００３５】こうして、鏡面化された上記露出部（外周
研削部）１５が形成される。この露出部１５が形成され
た積層ウェハ１０の全体構成図を、図５に示す。図５に
おいて、（ａ）は平面図、（ｂ）は（ａ）中のＢ−Ｂ断
面図であり、上記図３と同様、第１及び第２のシリコン
基板１１、１２及び絶縁膜１３の外形のみ示してある。

【００３６】なお、図３及び図５では、テラス部１４及
び露出部１５の幅Ｗ１及びＷ２を長く表しているが、実
際には、テラス部１４全体の幅Ｗ１は４ｍｍ程度、露出
部１５の幅Ｗ２は３ｍｍ程度である。また、この露出部
形成工程にて除去される第２のシリコン基板１２の厚さ
（露出部１５の研削厚さ）Ｈ１は、５０μｍ〜７０μｍ
程度である。

【００３７】次に、図１（ｃ）に示す様に、積層ウェハ
１０において台座２０との接合面となる第２のシリコン
基板１２の主表面（積層ウェハ１０の裏面）を、研削、
研磨することにより、第２のシリコン基板１２を薄肉化
する（第２の半導体層薄肉化工程）。

【００３８】これは、後述のダイヤフラムエッチング工
程（図２（ａ）参照）にて、シリコンの異方性エッチン
グを用いるので、台座２０との接合面積を増加させる等
の目的でテーパ部１ａを短くしたり、台座２０との接合
の際にうまく接合を行うべく第２のシリコン基板１２の
主表面を鏡面とするためである。

【００３９】この第２の半導体層薄肉化工程は、具体的
には、上記図４中の（ｄ）〜（ｆ）に示す様に行う。ま
ず、露出部形成工程後におけるテープ３０が付いた積層
ウェハ１０の裏面を、砥石等よりなる研削装置３３にて
研削し（図４（ｄ））、次に、テープ３０を剥がし、積
層ウェハ１０をその表面側にて研磨プレート３４によっ
て支持する（図４（ｅ））。

【００４０】そして、図４（ｆ）に示す様に、研磨プレ
ート３４および積層ウェハ１０を、一対の研磨装置３５
の間に挟み込み、図中の下側の研磨装置３５と第２のシ
リコン基板１２との界面に研磨剤を介在させつつ、積層
ウェハ１０の裏面を研磨する。それにより、第２のシリ
コン基板１２の主表面を鏡面とする。この第２の半導体
層薄肉化工程によって、積層ウェハ１０全体の厚さＨ２
（図１（ｃ）参照）は、例えば４００μｍ程度となる。

【００４１】次に、図１（ｄ）に示す様に、第２のシリ
コン基板１２の主表面に、ダイヤフラムエッチング工程
（図２（ａ）参照）におけるマスクとなり得るＳｉＮ系
膜や酸化膜等といった堆積膜７を形成する（堆積膜形成
工程）。この堆積膜７は、ＣＶＤやスパッタ等により成
膜することができる。

【００４２】次に、図１（ｅ）に示す様に、第２のシリ
コン基板１２の主表面に形成された堆積膜７のうちダイ
ヤフラム１を形成すべき部位及びダイシングラインＤＬ
に対応した部位を、エッチングして除去することにより
パターニングし、所望のパターンを有するマスク８を形
成する（マスク形成工程）。

【００４３】次に、図２（ａ）に示す様に、上記マスク
８が形成された第２のシリコン基板１２を、その主表面
側から異方性エッチングを施すことにより、積層ウェハ
１０における露出部１５の内周側にて、第２のシリコン
基板１２側から凹んだ凹部を形成し、この凹部に対応す
る第１のシリコン基板１１側にダイヤフラム１を形成す
る（ダイヤフラムエッチング工程）。

【００４４】このときシリコンのエッチング液として
は、例えば、ＫＯＨやＴＭＡＨ（テトラメチルアンモニ
ウム）等を用いる。また、このエッチングの際には、第
１のシリコン基板１１の表面をエッチング液から保護す
ることは、如何なる方法でも良い。例えば、ワックスに
よる保護や、ウェハ外周部をシールし表面にエッチング
液を回り込ませない製造装置による保護等である。

【００４５】ここで、ダイヤフラム１を形成するシリコ
ンエッチングは、エッチング時間を管理することで、所
望の凹部深さを実現する。図２（ａ）では、第２のシリ
コン基板１２の一部を残した形状の凹部となっている
が、埋込酸化膜１３や第１のシリコン基板１１が露出す
るまでシリコンエッチングを行っても良い。

【００４６】このようにして、ダイヤフラム１形成した
後、次に、図２（ｂ）に示すマスク除去工程を行う。上
記ダイヤフラムエッチング工程に用いたマスク８を、フ
ッ酸やアンモニア系混酸等のエッチング液を用いて除去
する。

【００４７】次に、図２（ｃ）に示す様に、真空中に
て、ガラスよりなる上記台座２０の一面を積層ウェハ１
０における第２のシリコン基板１２に接触させつつ、露
出部１５を介して第２のシリコン基板１２と台座２０と
の間に電圧を印加することにより、第２のシリコン基板
１２と台座２０とを陽極接合する（陽極接合工程）。

【００４８】この陽極接合工程を図６を参照して具体的
に述べる。図６において、（ａ）は平面図、（ｂ）は
（ａ）中のＣ−Ｃ断面図であり、上記図３と同様、積層
ウェハ１０は、第１及び第２のシリコン基板１１、１２
及び絶縁膜１３の外形のみ示してある。また、図６
（ａ）では、荷重装置４２の外周形状が２点鎖線にて示
してあり、台座２０、陰極電極４０は省略してある。

【００４９】図６（ｂ）に示す様に、陰極電極４０上
に、台座２０、積層ウェハ１０を順次、搭載し、露出部
１５に陽極電極４１を押し当てる共に、積層ウェハ１０
の上方から荷重装置４２にて荷重を印加する。この荷重
装置４２には、積層ウェハ１０におけるセンサとしては
不要な位置（荷重位置、図６（ａ）中、黒丸にて図示）
４３に接して荷重を印加する様に、突起４４が形成され
ている。

【００５０】ここで、両電極４０、４１の材質として
は、ステンレスや銅、チタン等を用い、荷重装置の材質
としては、ステンレス等を用いることができる。また、
陰極電極４０は、台座２０との密着が良好となるよう
に、当該密着面の面粗さを極力小さくしておく（例え
ば、Ｒａで１０μｍ以下）ことが望ましい。

【００５１】また、陽極電極４１は、図６では、露出部
１５の一部に接触させているが、積層ウェハ１０の外周
縁部の全周にて露出部１５に接触した形で電圧印加を行
っても良い。

【００５２】そして、加熱（例えば３００〜４００℃）
しながら、露出部１５を介して第２のシリコン基板１２
と台座２０との間に電圧を印加することにより、第２の
シリコン基板１２と台座２０とを陽極接合する。一般的
に、ガラスとの陽極接合は５００〜１０００Ｖ程度の直
流電圧を印加するので、アルミ等の金属薄膜等が無くて
も、露出部１５において第２のシリコン基板１２と陽極
電極４１とのコンタクトは十分である。

【００５３】こうして、図２（ｃ）に示す様に、積層ウ
ェハ１０と台座２０とを陽極接合することにより、ダイ
ヤフラム１と台座２０との間のキャビティ２に真空室が
形成され、絶対圧センサ構造となる。

【００５４】最後に、ダイシングラインＤＬに沿って、
ダイシングカットを実施することにより、積層ウェハ１
０がチップ単位に分断されて、半導体圧力センサＳ１を
形成することができる（ダイシングカット工程）。

【００５５】かかる半導体圧力センサＳ１（絶対圧セン
サ）においては、第１のシリコン基板１１の主表面側か
ら圧力が印加されると、ダイヤフラム１が歪み、このダ
イヤフラム１の歪みに基づいてゲージ拡散抵抗３の抵抗
値が変化し、上記ブリッジ回路における電圧値が変化す
る。この変化した電圧値が電気信号として上記回路部に
て検出されることにより、印加圧力が検出されるように
なっている。

【００５６】以上のように、本実施形態の製造方法で
は、積層基板１０における素子３、４およびダイヤフラ
ム１を形成すべき領域の外周すなわち外周縁部にて、第
１のシリコン基板１１及び埋込酸化膜１３を除去して第
２のシリコン基板１２を露出させ、この露出部１５を陽
極接合時に電圧を印加する電極部として用いている。そ
のため、従来の様に、Ａｌやポリシリコン等の電極材料
を成膜、パターニングすることが不要となり、陽極接合
用の電極部を容易に形成することができる。

【００５７】また、上記製造方法では、露出部形成工程
にて、積層ウェハ１０における第１のシリコン基板１１
側から保護膜６及び埋込酸化膜１３等を研削することに
より、第２のシリコン基板１２を露出させている。

【００５８】上述したように、積層ウェハ１０における
第１のシリコン基板１１に圧力検出用の素子３、４を形
成した場合、積層ウェハ１０のうち当該素子の形成領域
よりも外周側の部位（つまりテラス部１４）では、第２
のシリコン基板１２及び埋込酸化膜１３の上には、保護
膜６やその他の酸化膜等色々な種類の膜が形成される。

【００５９】このような種々の膜をエッチングにより除
去して第２のシリコン基板１２を露出させる場合、各種
の膜の応じてエッチング条件を選択する必要があるが、
本実施形態の製造方法によれば、研削を採用することに
より、そのような種々の膜を一括して容易に除去するこ
とができ、好ましい。

【００６０】また、上述したように、積層ウェハ１０を
研削して第２のシリコン基板１２を露出させる場合、確
実に埋込酸化膜１３まで除去するには、第２のシリコン
基板１２も或る程度の厚さ研削すること、つまり研削代
が必要である。本発明者等の検討によれば、この研削代
としては５０μｍ以上であれば、確実に第２のシリコン
基板１２を露出させることができる。

【００６１】また、露出部１５は、ウェハ１０の外周縁
部に位置し、後工程にて治具等にてハンドリングされる
部分である。そのため、第２のシリコン基板１２を研削
しすぎると、最終的に露出部１５の強度が弱くなり、後
工程のハンドリング等により破損する恐れがある。

【００６２】上記図１（ｃ）の状態で、６インチ、厚さ
４００μｍのウェハの場合、露出部１５の研削厚さＨ１
（図５（ｂ）参照）が７０μｍよりも大きいと、後工程
のハンドリングで破損する可能性がある。従って、上記
した研削代と合わせて考慮すると、露出部１５の研削厚
さＨ１は５０μｍ〜７０μｍが好ましい。

【００６３】（他の実施形態）なお、露出部１５の形成
は、上記した研削に比べて効率が劣るが、エッチングで
行っても良い。

【００６４】また、上記ダイヤフラムエッチング工程
（図２（ａ）参照）は、電気化学的なストップエッチン
グで行っても良い。この場合、積層ウェハ１０における
露出部１５は、ダイヤフラムエッチングする際の電圧印
加部とも成り得る。

【００６５】つまり、電気化学的にストップエッチング
させるため、上記露出部１５側を正、エッチング液側を
負として電圧を印加し第２のシリコン基板１２のエッチ
ング面を陽極酸化させ、見かけ上ストップさせる。酸化
させることでシリコンのエッチングに比較して酸化膜の
エッチングになるので選択比が〜１００程度となり見か
け上ストップする。

【００６６】また、台座２０に対して、キャビティ２へ
連通するような圧力導入孔を形成することにより、相対
圧型センサとして構成されたものに対しても、上記実施
形態は適用可能である。

【００６７】また、台座２０としては、第２のシリコン
基板１２と陽極接合される面がガラスよりなるものであ
れば、それ以外の部分が通常のシリコンやポリシリコン
等よりなるものであっても、上記実施形態に用いて積層
ウェハ１０と陽極接合させることが可能である。

【図面の簡単な説明】

【図１】本発明の実施形態に係る半導体圧力センサの製
造方法を示す工程図である。

【図２】図１に続く製造方法を示す工程図である。

【図３】表面素子及び保護膜が形成された積層ウェハの
全体構成図である。

【図４】露出部形成工程および第２の半導体層薄肉化工
程の詳細説明図である。

【図５】露出部が形成された積層ウェハの全体構成図で
ある。

【図６】陽極接合工程の詳細説明図である。

【符号の説明】

１…ダイヤフラム、３…ゲージ拡散抵抗、４…回路素
子、１０…積層基板（ＳＯＩ基板）、１１…第１のシリ
コン基板、１２…第２のシリコン基板、１３…埋込酸化
膜、１５…露出部、２０…台座。

───────────────────────────────────────────────────── フロントページの続き (72)発明者川崎栄嗣愛知県刈谷市昭和町１丁目１番地株式会社デンソー内Ｆターム(参考） 2F055 AA40 BB20 CC02 DD04 EE14 FF43 GG01 GG14 4M112 AA01 BA01 CA01 CA03 CA04 CA05 CA08 CA12 CA15 DA04 DA05 DA16 EA04 EA06 EA07 EA11 EA13 FA20

Claims

【特許請求の範囲】

【請求項１】第１の半導体層（１１）と第２の半導体
層（１２）とが絶縁膜（１３）を介して積層されてなる
積層基板（１０）を用意し、この積層基板における前記第１の半導体層に圧力検出用
の素子（３、４）を形成する工程と、前記積層基板における前記素子の形成領域よりも外周側
の部位にて、前記第１の半導体層および前記絶縁膜が除
去されて前記第２の半導体層が露出した露出部（１５）
を形成する工程と、前記積層基板における前記露出部の内周側にて、前記第
２の半導体層側から凹んだ凹部を形成し、この凹部に対
応する前記第１の半導体層側に、圧力の印加に応じて歪
み可能なダイヤフラム（１）を形成する工程と、少なくとも一面側がガラスよりなる台座（２０）の前記
一面を前記積層基板における前記第２の半導体層に接触
させつつ、前記露出部を介して前記第２の半導体層と前
記台座との間に電圧を印加することにより、前記第２の
半導体層と前記台座とを陽極接合する工程と、を備える
ことを特徴とする半導体圧力センサの製造方法。
【請求項２】前記露出部（１５）を形成する工程で
は、前記積層基板（１０）を前記第１の半導体層（１
１）側から研削することにより前記第２の半導体層（１
２）を露出させることを特徴とする請求項１に記載の半
導体圧力センサの製造方法。
【請求項３】前記露出部（１５）を形成する工程で
は、前記絶縁膜（１３）を研削して除去した後、前記第
２の半導体層（１２）も一部研削により除去するもので
あり、除去される前記第２の半導体層の厚さ（Ｈ１）が
５０μｍ〜７０μｍであることを特徴とする請求項２に
記載の半導体圧力センサの製造方法。