CN114121767B - 晶圆键合结构及晶圆键合方法 - Google Patents

晶圆键合结构及晶圆键合方法 Download PDF

Info

Publication number
CN114121767B
CN114121767B CN202111400971.1A CN202111400971A CN114121767B CN 114121767 B CN114121767 B CN 114121767B CN 202111400971 A CN202111400971 A CN 202111400971A CN 114121767 B CN114121767 B CN 114121767B
Authority
CN
China
Prior art keywords
wafer
bonding
groove
thickness
device wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111400971.1A
Other languages
English (en)
Other versions
CN114121767A (zh
Inventor
吉亚莉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN202111400971.1A priority Critical patent/CN114121767B/zh
Publication of CN114121767A publication Critical patent/CN114121767A/zh
Application granted granted Critical
Publication of CN114121767B publication Critical patent/CN114121767B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供了一种晶圆键合结构及晶圆键合方法，所述晶圆键合方法包括：提供器件晶圆和承载晶圆，所述器件晶圆和所述承载晶圆均包括中间区域和环绕所述中间区域的边缘区域；去除部分厚度的所述器件晶圆的边缘区域，以在所述器件晶圆的中间区域形成一凸出部；并且，去除部分厚度的所述承载晶圆的中间区域，以在所述承载晶圆的中间区域形成一凹槽；涂覆键合胶于所述凹槽中，所述键合胶的厚度小于所述凹槽的深度；执行键合工艺，以将所述凸出部通过所述键合胶键合于所述凹槽中。本发明的技术方案能够避免键合胶导致的生产机台污染和晶圆破裂。

Description

晶圆键合结构及晶圆键合方法
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种晶圆键合结构及晶圆键合方法。
背景技术
在半导体器件的生产过程中，对于厚度较薄(例如厚度在200微米或以下)的晶圆的移送和处理比较困难，通常采用临时键合工艺来辅助其在生产过程中的移送和处理。
其中，在临时键合工艺中，会在待键合的晶圆的键合界面涂覆键合胶，而在涂覆键合胶的过程中，键合胶无法避免的会溢流至晶圆的边缘(包含键合界面的边缘和晶圆的侧面)而包裹晶圆的边缘，导致在后续的生产过程中，键合胶从晶圆边缘脱落至生产机台中，造成生产机台受到污染；并且，在解键合的过程中，两个晶圆边缘的键合胶撕扯，容易导致晶圆破裂。
因此，如何避免键合胶导致的生产机台污染和晶圆破裂是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种晶圆键合结构及晶圆键合方法，能够避免键合胶导致的生产机台污染和晶圆破裂。
为实现上述目的，本发明提供了一种晶圆键合方法，包括：
提供器件晶圆和承载晶圆，所述器件晶圆和所述承载晶圆均包括中间区域和环绕所述中间区域的边缘区域；
去除部分厚度的所述器件晶圆的边缘区域，以在所述器件晶圆的中间区域形成一凸出部；并且，去除部分厚度的所述承载晶圆的中间区域，以在所述承载晶圆的中间区域形成一凹槽；
涂覆键合胶于所述凹槽中，所述键合胶的厚度小于所述凹槽的深度；
执行键合工艺，以将所述凸出部通过所述键合胶键合于所述凹槽中。
可选地，所述凹槽的深度小于或等于所述键合胶的厚度与所述凸出部的厚度之和。
可选地，所述凹槽的深度小于或等于所述键合胶的厚度与所述凸出部的厚度之和，所述器件晶圆的边缘区域与所述承载晶圆的边缘区域之间键合。
可选地，所述凹槽的深度以及所述凸出部的厚度均为20μm～50μm。
可选地，所述器件晶圆的边缘区域的宽度大于或等于所述承载晶圆的边缘区域的宽度，以使得所述凸出部的直径小于或等于所述凹槽的直径。
可选地，所述器件晶圆的边缘区域的宽度为3mm～4mm，所述承载晶圆的边缘区域的宽度为2mm～3mm。
可选地，采用光刻和蚀刻工艺或TAIKO工艺去除部分厚度的所述承载晶圆的中间区域。
本发明还提供了一种晶圆键合结构，包括器件晶圆和承载晶圆，所述器件晶圆和所述承载晶圆均包括中间区域和环绕所述中间区域的边缘区域；所述器件晶圆键合于所述承载晶圆上，所述器件晶圆面向所述承载晶圆的一面的中间区域相对于其边缘区域形成一凸出部，所述承载晶圆面向所述器件晶圆的一面的中间区域形成一凹槽，所述凹槽中形成有键合胶，所述键合胶的厚度小于所述凹槽的深度，所述凸出部通过所述键合胶键合于所述凹槽中。
可选地，所述凹槽的深度小于或等于所述键合胶的厚度与所述凸出部的厚度之和。
可选地，所述凹槽的深度等于所述键合胶的厚度与所述凸出部的厚度之和，所述器件晶圆的边缘区域与所述承载晶圆的边缘区域之间键合。
可选地，所述凹槽的深度以及所述凸出部的厚度均为20μm～50μm。
可选地，所述器件晶圆的边缘区域的宽度大于或等于所述承载晶圆的边缘区域的宽度，以使得所述凸出部的直径小于或等于所述凹槽的直径。
可选地，所述器件晶圆的边缘区域的宽度为3mm～4mm，所述承载晶圆的边缘区域的宽度为2mm～3mm。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的晶圆键合方法，通过去除部分厚度的器件晶圆的边缘区域，以在器件晶圆的中间区域形成一凸出部；并且，去除部分厚度的承载晶圆的中间区域，以在承载晶圆的中间区域形成一凹槽；涂覆键合胶于所述凹槽中，所述键合胶的厚度小于所述凹槽的深度，使得在执行键合工艺，以将所述凸出部通过所述键合胶键合于所述凹槽中的过程中，能够避免所述键合胶包裹在所述器件晶圆和所述承载晶圆的边缘，进而避免导致在后续的生产过程中，所述键合胶从所述器件晶圆和所述承载晶圆的边缘脱落至生产机台中而造成生产机台受到污染，并且，能够避免在解键合工艺中所述器件晶圆和所述承载晶圆边缘的键合胶撕扯而导致晶圆破裂。
2、本发明的晶圆键合结构，包括器件晶圆和承载晶圆，由于所述器件晶圆面向所述承载晶圆的一面的中间区域相对于其边缘区域形成一凸出部，所述承载晶圆面向所述器件晶圆的一面的中间区域形成一凹槽，所述凹槽中形成有键合胶，所述键合胶的厚度小于所述凹槽的深度，所述凸出部通过所述键合胶键合于所述凹槽中，使得能够避免所述键合胶包裹在所述器件晶圆和所述承载晶圆的边缘，进而避免导致在后续的生产过程中，所述键合胶从所述器件晶圆和所述承载晶圆的边缘脱落至生产机台中而造成生产机台受到污染，并且，能够避免在解键合工艺中所述器件晶圆和所述承载晶圆边缘的键合胶撕扯而导致晶圆破裂。
附图说明
图1是本发明一实施例的晶圆键合方法的流程图；
图2a～图2f是图1所示的晶圆键合方法中的器件示意图。
其中，附图1～图2f的附图标记说明如下：
11-器件晶圆；111-凸出部；12-承载晶圆；121-凹槽；13-键合胶。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下对本发明提出的晶圆键合结构及晶圆键合方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。本文中“和/或”的含义是二选一或者二者兼具。
本发明一实施例提供一种晶圆键合方法，参阅图1，图1是本发明一实施例的晶圆键合方法的流程图，所述晶圆键合方法包括：
步骤S1、提供器件晶圆和承载晶圆，所述器件晶圆和所述承载晶圆均包括中间区域和环绕所述中间区域的边缘区域；
步骤S2、去除部分厚度的所述器件晶圆的边缘区域，以在所述器件晶圆的中间区域形成一凸出部；并且，去除部分厚度的所述承载晶圆的中间区域，以在所述承载晶圆的中间区域形成一凹槽；
步骤S3、涂覆键合胶于所述凹槽中，所述键合胶的厚度小于所述凹槽的深度；
步骤S4、执行键合工艺，以将所述凸出部通过所述键合胶键合于所述凹槽中。
下面参阅图2a～图2f更为详细的介绍本实施例提供的晶圆键合方法。
按照步骤S1，参阅图2a和图2c，提供器件晶圆11和承载晶圆12。可选的，所述器件晶圆11与所述承载晶圆12的直径相同；可选的，所述器件晶圆11的厚度较薄，例如所述器件晶圆11的厚度小于或等于200μm，所述承载晶圆12的厚度可以大于或等于所述器件晶圆11的厚度。
所述器件晶圆11可以为包含图像传感器的像素阵列的像素晶圆，或者包含MEMS器件的MEMS微结构的MEMS晶圆，还可以为包含功率器件的MOSFET晶圆或者IGBT晶圆或者无源器件晶圆等，所述器件晶圆11的种类取决于最终要制作的器件的功能。
所述器件晶圆11可以包含衬底以及形成于所述衬底上的膜层结构，所述膜层结构中含有功能结构，例如像素阵列、晶体管(如MOSFET、IGBT等)，或者MEMS微结构(例如振膜、电极等结构)，所述膜层结构中还可具有介质层、导电插栓、金属互连线等结构。
所述承载晶圆12可以未包含功能结构；或者，所述承载晶圆12可以包含功能结构，且功能结构位于所述承载晶圆12的内部而非位于所述承载晶圆12的表面，在一些实施例中，所述承载晶圆12包含的功能结构也可以位于晶圆边缘的内部和/或表面。
所述器件晶圆11可以包括中间区域和环绕中间区域的边缘区域，所述承载晶圆12可以包括中间区域和环绕中间区域的边缘区域，为了便于区分，定义所述器件晶圆11包括第一中间区域A1和环绕第一中间区域A1的第一边缘区域A2，定义所述承载晶圆12包括第二中间区域B1和环绕第二中间区域B1的第二边缘区域B2。
其中，所述器件晶圆11的第一中间区域A1包含功能结构，所述器件晶圆11的第一边缘区域A2未包含功能结构；所述承载晶圆12的第二中间区域B1可以包含或未包含功能结构，且功能结构位于所述第二中间区域B1的内部；所述承载晶圆12的第二边缘区域B2包含或未包含功能结构，且功能结构位于所述第二边缘区域B2的内部和/或表面。
步骤S2、参阅图2b，去除部分厚度的所述器件晶圆11的第一边缘区域A2，以在所述器件晶圆11的第一中间区域A1形成一凸出部111，所述凸出部111是指所述第一中间区域A1的器件晶圆11凸出于所述第一边缘区域A2的器件晶圆11；并且，参阅图2d，去除部分厚度的所述承载晶圆12的第二中间区域B1，以在所述承载晶圆12的第二中间区域B1形成一凹槽121，此时，所述第二边缘区域B2的承载晶圆12凸出于所述第二中间区域B1的承载晶圆12。
其中，若所述承载晶圆12的第二中间区域B1包含功能结构，则该功能结构未形成于所述凹槽121所在区域的承载晶圆12中。
并且，可以采用边缘修剪(Trimming)工艺或蚀刻工艺去除部分厚度的所述器件晶圆11的第一边缘区域A2；采用光刻和蚀刻工艺或减薄工艺比如TAIKO工艺去除部分厚度的所述承载晶圆12的第二中间区域B1。其中，TAIKO工艺是指在对所述承载晶圆12进行减薄时，仅对所述第二中间区域B1进行减薄，未对所述第二边缘区域B2进行减薄，从而使得所述第二中间区域B1中形成所述凹槽121。
所述凸出部111可以位于所述器件晶圆11的正面或背面，其中，所述器件晶圆11中的膜层结构位于所述器件晶圆11的正面；所述凹槽121可以位于所述承载晶圆12的正面或背面，所述正面和所述背面为相对的面。
所述器件晶圆11的第一边缘区域A2的宽度大于或等于所述承载晶圆12的第二边缘区域B2的宽度，以使得所述凸出部111的直径小于或等于所述凹槽121的直径。
若所述器件晶圆11的第一边缘区域A2的宽度大于所述承载晶圆12的第二边缘区域B2的宽度，则所述器件晶圆11的第一边缘区域A2的宽度可以为3mm～4mm，所述承载晶圆12的第二边缘区域B2的宽度可以为2mm～3mm，以使得在避免导致所述器件晶圆11中的功能结构受到破坏的同时，还能使得在后续的键合工艺中，所述凸出部111能够顺利的放入所述凹槽121中。
步骤S3、参阅图2e，涂覆键合胶13于所述凹槽121中，所述键合胶13的厚度小于所述凹槽121的深度。
其中，由于所述键合胶13位于所述凹槽121中，使得能够避免所述键合胶13溢流至所述承载晶圆12的第二边缘区域B2以及所述承载晶圆12的侧面，从而避免所述键合胶13包裹所述承载晶圆12的边缘。
并且，所述凹槽121的深度小于或等于所述键合胶13的厚度与所述凸出部111的厚度之和。若所述凹槽121的深度小于所述键合胶13的厚度与所述凸出部111的厚度之和，则使得后续在将所述凸出部111键合于所述凹槽121中时，所述凸出部111能够对所述键合胶13产生挤压作用，从而使得所述器件晶圆11和所述承载晶圆12能够通过所述键合胶13键合的更加牢固。
应当理解，当所述凹槽121的深度小于所述键合胶13的厚度与所述凸出部111的厚度之和时，通过一定的挤压，能够实现键合胶13与凸出部111充分地接触；当所述凹槽121的深度等于所述键合胶13的厚度与所述凸出部111的厚度之和时，也能够保证键合胶13与凸出部111进行有效接触。
其中，所述凹槽121的深度可以大于、小于或等于所述凸出部111的厚度，所述凹槽121的深度以及所述凸出部111的厚度均可以为20μm～50μm。需要说明的是，所述凹槽121的深度以及所述凸出部111的厚度不仅限于上述的范围，可以根据所述器件晶圆11和所述承载晶圆12的厚度及内部的结构等因素选择合适的范围。
步骤S4、参阅图2f，执行键合工艺，以将所述凸出部111通过所述键合胶13键合于所述凹槽121中。可选的，所述键合工艺为临时键合工艺。
若所述凸出部111的直径等于所述凹槽121的直径，则所述凸出部111的侧面与所述凹槽121的侧壁之间无间隙，所述凸出部111刚好覆盖所有的所述键合胶13；若所述凸出部111的直径小于所述凹槽121的直径，则所述凸出部111的侧面与所述凹槽121的侧壁之间存在间隙，键合时所述凸出部111将部分的所述键合胶13挤压至间隙中，使得所述凸出部111的位于所述凹槽121中的部分侧面也被所述键合胶13包围。因此，在将所述凸出部111通过所述键合胶13键合于所述凹槽121中之后，所述键合胶13仍然位于所述凹槽121中，所述键合胶13不会溢流至所述承载晶圆12的第二边缘区域B2以及所述承载晶圆12的侧面，所述键合胶13也不会与所述器件晶圆11的第一边缘区域A2以及所述器件晶圆11的侧面接触，避免了所述键合胶13包裹在所述器件晶圆11和所述承载晶圆12的边缘。
并且，若所述凸出部111的直径小于所述凹槽121的直径，则所述凸出部111和所述凹槽121之间的间隙可以防止所述键合胶13和/或晶圆(即所述器件晶圆11和所述承载晶圆12)因热工艺(退火、高温等)产生的应力和/或体积膨胀。
并且，若所述凹槽121的深度小于所述键合胶13的厚度与所述凸出部111的厚度之和，则在通过所述键合胶13键合之后，所述器件晶圆11的第一边缘区域A2与所述承载晶圆12的第二边缘区域B2未接触。
并且，若所述凹槽121的深度等于所述键合胶13的厚度与所述凸出部111的厚度之和，则在通过所述键合胶13键合之后，所述器件晶圆11的第一边缘区域A2与所述承载晶圆12的第二边缘区域B2接触。可选的，所述器件晶圆11的第一边缘区域A2与所述承载晶圆12的第二边缘区域B2键合在一起，可以在后续的工艺中有效防止所述键合胶13通过挥发溢出。
另外，在将所述凸出部111放置于所述凹槽121中之后，执行烘烤工艺，以使得所述键合胶13固化。其中，烘烤温度可以为150℃～300℃，烘烤时间可以为100s～500s。
在所述步骤S4之后，可以继续执行晶圆背面减薄、离子注入、退火、晶圆背面电极制作等工艺；在所需的工艺完成之后，可以执行解键合工艺，以将所述器件晶圆11和所述承载晶圆12之间解键合。其中，可以采用化学试剂、激光或机械等方法执行解键合。
综上所述，本发明提供的晶圆键合方法，通过去除部分厚度的器件晶圆的边缘区域，以在器件晶圆的中间区域形成一凸出部；并且，去除部分厚度的承载晶圆的中间区域，以在承载晶圆的中间区域形成一凹槽；涂覆键合胶于所述凹槽中，所述键合胶的厚度小于所述凹槽的深度，使得在执行键合工艺，以将所述凸出部通过所述键合胶键合于所述凹槽中的过程中，能够避免所述键合胶包裹在所述器件晶圆和所述承载晶圆的边缘，进而避免导致在后续的生产过程中，所述键合胶从所述器件晶圆和所述承载晶圆的边缘脱落至生产机台中而造成生产机台受到污染，并且，能够避免在解键合工艺中所述器件晶圆和所述承载晶圆边缘的键合胶撕扯而导致晶圆破裂。
基于同一发明构思，本发明一实施例提供了一种晶圆键合结构，所述晶圆键合结构包括器件晶圆和承载晶圆，所述器件晶圆和所述承载晶圆均包括中间区域和环绕所述中间区域的边缘区域；所述器件晶圆键合于所述承载晶圆上，所述器件晶圆面向所述承载晶圆的一面的中间区域相对于其边缘区域形成一凸出部，所述承载晶圆面向所述器件晶圆的一面的中间区域形成一凹槽，所述凹槽中形成有键合胶，所述键合胶的厚度小于所述凹槽的深度，所述凸出部通过所述键合胶键合于所述凹槽中。
下面参阅图2f更为详细的介绍本实施例提供的晶圆键合结构。
所述器件晶圆11与所述承载晶圆12的直径可以相同；可选的，所述器件晶圆11的厚度较薄，例如所述器件晶圆11的厚度小于或等于200μm，所述承载晶圆12的厚度可以大于或等于所述器件晶圆11的厚度。
所述器件晶圆11可以为包含图像传感器的像素阵列的像素晶圆，或者包含MEMS器件的MEMS微结构的MEMS晶圆，还可以包含功率器件的MOSFET晶圆或者IGBT晶圆或者无源器件晶圆等，所述器件晶圆11的种类取决于最终要制作的器件的功能。
所述器件晶圆11可以包含衬底以及形成于所述衬底上的膜层结构，所述膜层结构中含有功能结构，例如像素阵列、晶体管(如MOSFET、IGBT等)、MEMS微结构(例如振膜、电极等结构)，所述膜层结构中还可具有介质层、导电插栓、金属互连线等结构。
所述承载晶圆12可以未包含功能结构；或者，所述承载晶圆12可以包含功能结构，且功能结构位于所述承载晶圆12的内部。在一些实施例中，所述承载晶圆12包含的功能结构也可以位于晶圆边缘的内部和/或表面。
所述器件晶圆11和所述承载晶圆12均包括中间区域和环绕所述中间区域的边缘区域。为了便于区分，定义所述器件晶圆11包括第一中间区域A1和环绕第一中间区域A1的第一边缘区域A2，定义所述承载晶圆12包括第二中间区域B1和环绕第二中间区域B1的第二边缘区域B2。
其中，所述器件晶圆11的第一中间区域A1包含功能结构，所述器件晶圆11的第一边缘区域A2未包含功能结构；所述承载晶圆12的第二中间区域B1可以包含或未包含功能结构，且功能结构位于所述第二中间区域B1的内部；所述承载晶圆12的第二边缘区域B2包含或未包含功能结构，且功能结构位于所述第二边缘区域B2的内部和/或表面。
所述器件晶圆11键合于所述承载晶圆12上，所述器件晶圆11面向所述承载晶圆12的一面的第一中间区域A1相对于第一边缘区域A2形成一凸出部111，所述承载晶圆12面向所述器件晶圆11的一面的第二中间区域B1形成一凹槽121。所述凹槽121中形成有键合胶13，所述键合胶13的厚度小于所述凹槽121的深度，所述凸出部111通过所述键合胶13键合于所述凹槽121中。
其中，若所述承载晶圆12的第二中间区域B1包含功能结构，则该功能结构未形成于所述凹槽121所在区域的承载晶圆12中。
所述凸出部111可以位于所述器件晶圆11的正面或背面，其中，所述器件晶圆11中的膜层结构位于所述器件晶圆11的正面；所述凹槽121可以位于所述承载晶圆12的正面或背面，所述正面和所述背面为相对的面。
并且，所述凹槽121的深度小于或等于所述键合胶13的厚度与所述凸出部111的厚度之和。若所述凹槽121的深度小于所述键合胶13的厚度与所述凸出部111的厚度之和，则使得所述凸出部111键合于所述凹槽121中时，所述凸出部111能够对所述键合胶13产生挤压作用，从而使得所述器件晶圆11和所述承载晶圆12能够通过所述键合胶13键合的更加牢固。
其中，所述凹槽121的深度可以大于、小于或等于所述凸出部111的厚度，所述凹槽121的深度以及所述凸出部111的厚度范围均可以为20μm～50μm。需要说明的是，所述凹槽121的深度以及所述凸出部111的厚度不仅限于上述的范围，可以根据所述器件晶圆11和所述承载晶圆12的厚度及内部的结构等因素选择合适的范围。
并且，若所述凹槽121的深度小于所述键合胶13的厚度与所述凸出部111的厚度之和，则在通过所述键合胶13键合之后，所述器件晶圆11的第一边缘区域A2与所述承载晶圆12的第二边缘区域B2未接触；若所述凹槽121的深度等于所述键合胶13的厚度与所述凸出部111的厚度之和，则在通过所述键合胶13键合之后，所述器件晶圆11的第一边缘区域A2与所述承载晶圆12的第二边缘区域B2接触。
可选的，若所述凹槽121的深度小于或等于所述键合胶13的厚度与所述凸出部111的厚度之和，所述器件晶圆11的第一边缘区域A2与所述承载晶圆12的第二边缘区域B2可以键合在一起，以在后续的工艺中有效防止所述键合胶13的溢出或通过挥发溢出。
其中，边缘键合不采用键合胶进行键合，利用常规的键合方式，例如但不限于制作相应的键合膜层进行键合即可。
另外，所述器件晶圆11的第一边缘区域A2的宽度大于或等于所述承载晶圆12的第二边缘区域B2的宽度，以使得所述凸出部111的直径小于或等于所述凹槽121的直径。
其中，若所述器件晶圆11的第一边缘区域A2的宽度大于所述承载晶圆12的第二边缘区域B2的宽度，则所述器件晶圆11的第一边缘区域A2的宽度可以为3mm～4mm，所述承载晶圆12的第二边缘区域B2的宽度可以为2mm～3mm，以使得在避免导致所述器件晶圆11中的功能结构受到破坏的同时，还能使得在键合工艺中，所述凸出部111能够顺利的放入所述凹槽121中。
若所述凸出部111的直径等于所述凹槽121的直径，则所述凸出部111的侧面与所述凹槽121的侧壁之间无间隙，所述凸出部111刚好覆盖所述凹槽121中所有的所述键合胶13；若所述凸出部111的直径小于所述凹槽121的直径，则所述凸出部111的侧面与所述凹槽121的侧壁之间存在间隙，键合时所述凸出部111将部分的所述键合胶13挤压至间隙中，使得所述凸出部111的位于所述凹槽121中的部分侧面也被所述键合胶13包围。因此，在将所述凸出部111通过所述键合胶13键合于所述凹槽121中之后，所述键合胶13仍然位于所述凹槽121中，所述键合胶13不会溢流至所述承载晶圆12的第二边缘区域B2以及所述承载晶圆12的侧面，所述键合胶13也不会与所述器件晶圆11的第一边缘区域A2以及所述器件晶圆11的侧面接触，避免了所述键合胶13包裹在所述器件晶圆11和所述承载晶圆12的边缘。
并且，若所述凸出部111的直径小于所述凹槽121的直径，则所述凸出部111和所述凹槽121之间的间隙可以防止所述键合胶13和/或晶圆(即所述器件晶圆11和所述承载晶圆12)因热工艺(退火、高温等)产生的应力和/或体积膨胀。
综上所述，本发明提供的晶圆键合结构，包括器件晶圆和承载晶圆，由于所述器件晶圆面向所述承载晶圆的一面的中间区域相对于其边缘区域形成一凸出部，所述承载晶圆面向所述器件晶圆的一面的中间区域形成一凹槽，所述凹槽中形成有键合胶，所述键合胶的厚度小于所述凹槽的深度，所述凸出部通过所述键合胶键合于所述凹槽中，使得能够避免所述键合胶包裹在所述器件晶圆和所述承载晶圆的边缘，进而避免导致在后续的生产过程中，所述键合胶从所述器件晶圆和所述承载晶圆的边缘脱落至生产机台中而造成生产机台受到污染，并且，能够避免在解键合工艺中所述器件晶圆和所述承载晶圆边缘的键合胶撕扯而导致晶圆破裂。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (13)

1.一种晶圆键合方法，其特征在于，包括：
提供器件晶圆和承载晶圆，所述器件晶圆和所述承载晶圆均包括中间区域和环绕所述中间区域的边缘区域；
去除部分厚度的所述器件晶圆的边缘区域，以在所述器件晶圆的中间区域形成一凸出部；并且，去除部分厚度的所述承载晶圆的中间区域，以在所述承载晶圆的中间区域形成一凹槽；
涂覆键合胶于所述凹槽中，所述键合胶未溢流至所述承载晶圆的边缘区域，所述键合胶的厚度小于所述凹槽的深度；
执行键合工艺，以将所述凸出部通过所述键合胶键合于所述凹槽中。
2.如权利要求1所述的晶圆键合方法，其特征在于，所述凹槽的深度小于或等于所述键合胶的厚度与所述凸出部的厚度之和。
3.如权利要求2所述的晶圆键合方法，其特征在于，所述凹槽的深度小于或等于所述键合胶的厚度与所述凸出部的厚度之和，所述器件晶圆的边缘区域与所述承载晶圆的边缘区域之间键合。
4.如权利要求2所述的晶圆键合方法，其特征在于，所述凹槽的深度以及所述凸出部的厚度均为20μm～50μm。
5.如权利要求1所述的晶圆键合方法，其特征在于，所述器件晶圆的边缘区域的宽度大于或等于所述承载晶圆的边缘区域的宽度，以使得所述凸出部的直径小于或等于所述凹槽的直径。
6.如权利要求5所述的晶圆键合方法，其特征在于，所述器件晶圆的边缘区域的宽度为3mm～4mm，所述承载晶圆的边缘区域的宽度为2mm～3mm。
7.如权利要求1所述的晶圆键合方法，其特征在于，采用光刻和蚀刻工艺或TAIKO工艺去除部分厚度的所述承载晶圆的中间区域。
8.一种晶圆键合结构，其特征在于，包括器件晶圆和承载晶圆，所述器件晶圆和所述承载晶圆均包括中间区域和环绕所述中间区域的边缘区域；所述器件晶圆键合于所述承载晶圆上，所述器件晶圆面向所述承载晶圆的一面的中间区域相对于其边缘区域形成一凸出部，所述承载晶圆面向所述器件晶圆的一面的中间区域形成一凹槽，所述凹槽中形成有键合胶，所述键合胶未溢流至所述承载晶圆的边缘区域，所述键合胶的厚度小于所述凹槽的深度，所述凸出部通过所述键合胶键合于所述凹槽中。
9.如权利要求8所述的晶圆键合结构，其特征在于，所述凹槽的深度小于或等于所述键合胶的厚度与所述凸出部的厚度之和。
10.如权利要求9所述的晶圆键合结构，其特征在于，所述凹槽的深度等于所述键合胶的厚度与所述凸出部的厚度之和，所述器件晶圆的边缘区域与所述承载晶圆的边缘区域之间键合。
11.如权利要求9所述的晶圆键合结构，其特征在于，所述凹槽的深度以及所述凸出部的厚度均为20μm～50μm。
12.如权利要求8所述的晶圆键合结构，其特征在于，所述器件晶圆的边缘区域的宽度大于或等于所述承载晶圆的边缘区域的宽度，以使得所述凸出部的直径小于或等于所述凹槽的直径。
13.如权利要求12所述的晶圆键合结构，其特征在于，所述器件晶圆的边缘区域的宽度为3mm～4mm，所述承载晶圆的边缘区域的宽度为2mm～3mm。
CN202111400971.1A 2021-11-19 2021-11-19 晶圆键合结构及晶圆键合方法 Active CN114121767B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111400971.1A CN114121767B (zh) 2021-11-19 2021-11-19 晶圆键合结构及晶圆键合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111400971.1A CN114121767B (zh) 2021-11-19 2021-11-19 晶圆键合结构及晶圆键合方法

Publications (2)

Publication Number Publication Date
CN114121767A CN114121767A (zh) 2022-03-01
CN114121767B true CN114121767B (zh) 2023-02-10

Family

ID=80440788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111400971.1A Active CN114121767B (zh) 2021-11-19 2021-11-19 晶圆键合结构及晶圆键合方法

Country Status (1)

Country Link
CN (1) CN114121767B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076882B2 (en) * 2013-06-03 2015-07-07 Intel Corporation Methods for high precision microelectronic die integration
CN107958881A (zh) * 2017-11-28 2018-04-24 华进半导体封装先导技术研发中心有限公司 一种cis器件封装结构及封装方法
CN109659267B (zh) * 2018-12-21 2021-04-23 中芯集成电路（宁波）有限公司 半导体器件制作方法
CN110021547A (zh) * 2018-12-25 2019-07-16 浙江集迈科微电子有限公司 一种表面大凸点晶圆临时键合方法
CN111696944A (zh) * 2020-07-17 2020-09-22 开元通信技术（厦门）有限公司 一种键合晶圆及晶圆键合方法
CN112117249B (zh) * 2020-09-22 2022-06-21 上海先方半导体有限公司 一种晶圆级键合结构及晶圆级键合方法
CN112234017B (zh) * 2020-10-19 2023-07-14 绍兴同芯成集成电路有限公司 一种玻璃载板与晶圆双面加工工艺

Also Published As

Publication number Publication date
CN114121767A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
JP5599342B2 (ja) 半導体装置の製造方法
TWI282592B (en) Manufacturing method of semiconductor device
US8383489B2 (en) SOI wafer and method for forming the same
KR101238679B1 (ko) 저압에서의 분자 접착 접합 방법
US20060068534A1 (en) Method for manufacturing semiconductor device
CN108242393B (zh) 一种半导体器件的制造方法
CN114121767B (zh) 晶圆键合结构及晶圆键合方法
TWI337390B (en) Method for semiconductor device performance enhancement
CN116779458A (zh) 半导体器件及其制造方法
TW200715536A (en) Flash memory structure and method for fabricating the same
CN111883418B (zh) 半导体结构的制造方法
US20110309467A1 (en) Semiconductor device and manufacturing method thereof
KR100219549B1 (ko) 랜딩 패드를 갖는 반도체 소자의 제조방법
JP2009218573A (ja) 半導体処理中の電解腐食を防止するための方法および装置
JPH0620984A (ja) 半導体装置の裏面電極形成方法
CN116364545A (zh) 半导体器件及其制造方法
CN113808913A (zh) 利用薄化和切分的半导体器件制造
KR100404224B1 (ko) 반도체 소자의 화학적 기계적 연마 공정에서 피식각물의불균일성 개선 방법
JPH04302160A (ja) 半導体装置の製造方法
WO2008139897A1 (ja) 半導体装置の製造方法および半導体装置
CN117276099A (zh) 半导体器件及其制造方法
JP4288570B2 (ja) 半導体装置の製造方法
KR20110078063A (ko) 매립비트라인을 구비한 반도체장치 및 그 제조 방법
KR100529624B1 (ko) 반도체 소자의 금속-절연체-금속 커패시터 제조 방법
CN110880450A (zh) 改善ild氧化层剥落的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant