CN116779458A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN116779458A
CN116779458A CN202310946720.6A CN202310946720A CN116779458A CN 116779458 A CN116779458 A CN 116779458A CN 202310946720 A CN202310946720 A CN 202310946720A CN 116779458 A CN116779458 A CN 116779458A
Authority
CN
China
Prior art keywords
wafer
bonding
layer
device wafer
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310946720.6A
Other languages
English (en)
Inventor
吉亚莉
王鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN202310946720.6A priority Critical patent/CN116779458A/zh
Publication of CN116779458A publication Critical patent/CN116779458A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82909—Post-treatment of the connector or the bonding area
    • H01L2224/82951—Forming additional members

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供一种半导体器件及其制造方法，半导体器件的制造方法包括：提供器件晶圆和承载晶圆；形成键合层于所述器件晶圆和/或所述承载晶圆上；执行键合工艺，使得所述器件晶圆通过所述键合层与所述承载晶圆键合；形成绝缘介质层，所述绝缘介质层覆盖所述器件晶圆的侧壁，并经所述键合层延伸至覆盖所述承载晶圆的侧壁。本发明的技术方案使得能够避免导致晶圆破片。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。
背景技术
目前，在制作绝缘栅双极晶体管的背面工艺(例如背面减薄工艺)之前，先将用于制作绝缘栅双极晶体管的器件晶圆与一承载晶圆通过键合胶键合，在背面工艺制作过程中，承载晶圆作为器件晶圆的载体。
但是，在部分背面工艺的高温作用下，位于器件晶圆与承载晶圆边缘的键合胶容易受损，导致器件晶圆与承载晶圆的边缘键合力较弱，进而导致在背面工艺中容易从器件晶圆与承载晶圆的边缘解键合，从而导致器件晶圆和承载晶圆破片。
因此，如何避免导致晶圆破片是亟需解决的问题。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法，能够避免导致晶圆破片。
为实现上述目的，本发明提供了一种半导体器件的制造方法，包括：
提供器件晶圆和承载晶圆；
形成键合层于所述器件晶圆和/或所述承载晶圆上；
执行键合工艺，使得所述器件晶圆通过所述键合层与所述承载晶圆键合；
形成绝缘介质层，所述绝缘介质层覆盖所述器件晶圆的侧壁，并经所述键合层延伸至覆盖所述承载晶圆的侧壁。
可选地，所述器件晶圆和所述承载晶圆均包括中间区域和环绕所述中间区域的边缘区域，所述键合层形成于所述器件晶圆和/或所述承载晶圆的中间区域；在执行键合工艺之后，所述器件晶圆的边缘区域与所述承载晶圆的边缘区域之间形成有间隙，所述绝缘介质层至少覆盖所述间隙的内壁。
可选地，所述键合层为键合胶，或者，所述键合层包括介质层和形成于所述介质层中的金属层。
可选地，采用化学气相沉积工艺形成所述绝缘介质层；所述键合层为键合胶时，所述化学气相沉积工艺所采用的温度为250℃～300℃。
可选地，所述半导体器件的制造方法还包括：
减薄所述器件晶圆远离所述承载晶圆的一面。
可选地，所述半导体器件的制造方法还包括：
将所述承载晶圆与所述器件晶圆之间解键合。
可选地，所述绝缘介质层的厚度为
本发明还提供一种半导体器件，包括：
器件晶圆和承载晶圆，所述器件晶圆通过键合层键合于所述承载晶圆上；
绝缘介质层，覆盖所述器件晶圆的侧壁，并经所述键合层延伸至覆盖所述承载晶圆的侧壁。
可选地，所述器件晶圆和所述承载晶圆均包括中间区域和环绕所述中间区域的边缘区域，所述键合层形成于所述器件晶圆的中间区域与所述承载晶圆的中间区域之间，所述器件晶圆的边缘区域与所述承载晶圆的边缘区域之间形成有间隙，所述绝缘介质层至少覆盖所述间隙的内壁。
可选地，所述键合层为键合胶，或者，所述键合层包括介质层和形成于所述介质层中的金属层。
可选地，所述绝缘介质层的厚度为
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的半导体器件的制造方法，通过形成键合层于所述器件晶圆和/或所述承载晶圆上；执行键合工艺，使得所述器件晶圆通过所述键合层与所述承载晶圆键合；形成绝缘介质层，所述绝缘介质层覆盖所述器件晶圆的侧壁，并经所述键合层延伸至覆盖所述承载晶圆的侧壁，使得能够避免导致晶圆破片。
2、本发明的半导体器件，由于所述器件晶圆通过键合层键合于所述承载晶圆上；绝缘介质层覆盖所述器件晶圆的侧壁，并经所述键合层延伸至覆盖所述承载晶圆的侧壁，使得能够避免导致晶圆破片。
附图说明
图1是本发明一实施例的半导体器件的制造方法的流程图；
图2a～图2e是图1所示的半导体器件的制造方法中的器件示意图；
图3是本发明一实施例的半导体器件的示意图。
其中，附图1～图3的附图标记说明如下：
11-器件晶圆；12-键合层；13-承载晶圆；14-间隙；15-绝缘介质层。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下对本发明提出的半导体器件及其制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供了一种半导体器件的制造方法，参阅图1，从图1中可看出，所述半导体器件的制造方法包括：
步骤S1，提供器件晶圆和承载晶圆；
步骤S2，形成键合层于所述器件晶圆和/或所述承载晶圆上；
步骤S3，执行键合工艺，使得所述器件晶圆通过所述键合层与所述承载晶圆键合；
步骤S4，形成绝缘介质层，所述绝缘介质层覆盖所述器件晶圆的侧壁，并经所述键合层延伸至覆盖所述承载晶圆的侧壁。
下面参阅图2a～图2e和图3对本实施例提供的半导体器件的制造方法进行详细说明。
按照步骤S1，如图2a和图2b所示，提供器件晶圆11和承载晶圆13。
所述器件晶圆11可以为包含图像传感器的像素阵列的像素晶圆，或者包含MEMS器件的MEMS微结构的MEMS晶圆，还可以为包含功率器件的MOSFET晶圆或者IGBT晶圆或者无源器件晶圆等，所述器件晶圆11的种类取决于最终要制作的器件的功能。
所述器件晶圆11可以包含衬底以及形成于所述衬底正面的膜层结构，所述膜层结构中含有功能结构，例如像素阵列、晶体管(如MOSFET、IGBT等)，或者MEMS微结构(例如振膜、电极等结构)，所述膜层结构中还可具有介质层、导电插栓、金属互连线等结构。
所述承载晶圆13可以未包含功能结构；或者，所述承载晶圆13可以包含功能结构，且功能结构位于所述承载晶圆13的内部而非位于所述承载晶圆13的表面，在一些实施例中，所述承载晶圆13包含的功能结构也可以位于晶圆边缘的内部和/或表面。
所述器件晶圆11和所述承载晶圆13可以均包括中间区域和环绕所述中间区域的边缘区域；为了便于区分，定义所述器件晶圆11包括第一中间区域A1和环绕第一中间区域A1的第一边缘区域A2，定义所述承载晶圆13包括第二中间区域B1和环绕第二中间区域B1的第二边缘区域B2。
其中，所述器件晶圆11的第一中间区域A1包含功能结构，所述器件晶圆11的第一边缘区域A2未包含功能结构；所述承载晶圆13的第二中间区域B1可以包含或未包含功能结构，且功能结构位于所述第二中间区域B1的内部；所述承载晶圆13的第二边缘区域B2包含或未包含功能结构，且功能结构位于所述第二边缘区域B2的内部和/或表面。
可选的，所述器件晶圆11与所述承载晶圆13的直径相同，所述第一中间区域A1与所述第二中间区域B1的直径相同，所述第一边缘区域A2与所述第二边缘区域B2的宽度相同。
所述第一边缘区域A2和所述第二边缘区域B2的宽度可以为0.2mm～1mm。
按照步骤S2，形成键合层12于所述器件晶圆11和/或所述承载晶圆13上。
其中，所述键合层12可以形成于所述器件晶圆11和/或所述承载晶圆13的整个表面，或者，所述键合层12形成于所述器件晶圆11的第一中间区域A1和/或所述承载晶圆13的第二中间区域B1。在图2a所示的实施例中，所述键合层12形成于所述器件晶圆11的第一中间区域A1。
并且，若形成所述键合层12于所述器件晶圆11上，则所述键合层12可以形成于所述器件晶圆11的正面，以使得后续所述器件晶圆11的正面与所述承载晶圆13键合；若形成所述键合层12于所述承载晶圆13上，则所述键合层12可以形成于所述承载晶圆13的正面或背面，以使得后续所述承载晶圆13的正面或背面与所述器件晶圆11的正面键合。
所述键合层12可以为键合胶，此时，键合胶可以形成于所述器件晶圆11和/或所述承载晶圆13上，使得后续所述器件晶圆11通过键合胶与所述承载晶圆13实现临时键合；或者，所述键合层12包括介质层和形成于所述介质层中的金属层，此时，所述器件晶圆11和所述承载晶圆13上均形成有介质层和金属层，使得后续通过将所述器件晶圆11和所述承载晶圆13上的介质层和金属层分别对准的混合键合来实现永久键合。
当所述键合层12为键合胶时，形成键合胶于所述器件晶圆11和/或所述承载晶圆13的中间区域的步骤可以包括：首先，涂覆键合胶于所述器件晶圆11和/或所述承载晶圆13的中间区域和边缘区域；然后，采用边缘去胶工艺去除所述器件晶圆11和/或所述承载晶圆13的边缘区域的键合胶。
当所述键合层12包括介质层和金属层时，可以采用沉积和刻蚀等工艺形成。
按照步骤S3，如图2b所示，执行键合工艺，使得所述器件晶圆11通过所述键合层12与所述承载晶圆13键合。
通过将所述器件晶圆11的正面与所述承载晶圆13键合，使得后续能够对所述器件晶圆11的背面进行工艺制作；并且，所述承载晶圆13用于在后续对所述器件晶圆11的背面进行工艺制作时支撑所述器件晶圆11。
如图2b所示，若所述键合层12形成于所述器件晶圆11的第一中间区域A1和/或所述承载晶圆13的第二中间区域B1，则在执行键合工艺之后，由于所述器件晶圆11的第一边缘区域A2与所述承载晶圆13的第二边缘区域B2之间未形成有所述键合层12，则所述器件晶圆11的第一边缘区域A2与所述承载晶圆13的第二边缘区域B2之间形成有间隙14，所述间隙14环绕所述键合层12。
并且，若所述键合层12为键合胶，则在执行键合工艺时，所述器件晶圆11与所述承载晶圆13会挤压所述键合胶，导致所述键合胶可能会少量流至所述第一边缘区域A2和所述第二边缘区域B2，进而导致所述间隙14的宽度略小于所述第一边缘区域A2和所述第二边缘区域B2的宽度，需要说明的是，此因素不会影响后续所述绝缘介质层15所起的作用。
在执行键合工艺之后，所述键合层12的厚度即为所述间隙14的高度，所述间隙14的高度可以为10μm～50μm。
如图3所示，若所述键合层12形成于所述器件晶圆11和/或所述承载晶圆13的整个表面，则在执行键合工艺之后，所述器件晶圆11与所述承载晶圆13之间不会形成有间隙14。
按照步骤S4，如图2c和图3所示，形成绝缘介质层15，所述绝缘介质层15覆盖所述器件晶圆11的侧壁，并经所述键合层12延伸至覆盖所述承载晶圆13的侧壁。
如图2c所示，若所述器件晶圆11的第一边缘区域A2与所述承载晶圆13的第二边缘区域B2之间形成有所述间隙14，则所述绝缘介质层15至少覆盖所述间隙14的内壁，即所述绝缘介质层15包裹所述器件晶圆11的侧壁、所述间隙14的内壁以及所述承载晶圆13的侧壁。
如图3所示，若所述器件晶圆11与所述承载晶圆13之间未形成有间隙14，则所述绝缘介质层15包裹所述器件晶圆11的侧壁、所述键合层12的侧壁以及所述承载晶圆13的侧壁。
形成所述绝缘介质层15的步骤可以包括：将键合在一起的所述器件晶圆11和所述承载晶圆13放置于反应腔室内的卡盘上，且可以所述器件晶圆11接触卡盘或所述承载晶圆13接触卡盘，采用化学气相沉积工艺形成所述绝缘介质层15。
当所述键合层12为键合胶时，优选所述化学气相沉积工艺所采用的温度为250℃～300℃，以避免温度过高导致所述键合胶的边缘受损，进而避免导致在形成所述绝缘介质层15的过程中所述器件晶圆11与所述承载晶圆13之间解键合。
其中，所述化学气相沉积工艺可以为ALD(原子层沉积)或PECVD(等离子体增强化学气相沉积)等。
所述器件晶圆11、所述键合层12和所述承载晶圆13侧壁上的所述绝缘介质层15的厚度可以为
其中，如图2c所示，若所述绝缘介质层15仅覆盖所述间隙14的内壁，则所述间隙14的内壁上的所述绝缘介质层15的厚度可以为若所述绝缘介质层15填满所述间隙14，则所述间隙14中的绝缘介质层15的厚度即为所述间隙14的高度，所述间隙14中的绝缘介质层15的厚度可以为10μm～50μm。
并且，若所述器件晶圆11接触卡盘，则所述承载晶圆13远离所述器件晶圆11的一面也可以形成有所述绝缘介质层15；若所述承载晶圆13接触卡盘，则所述器件晶圆11远离所述承载晶圆13的一面也可以形成有所述绝缘介质层15。
所述绝缘介质层15的材质可以为氧化硅、氮氧化硅和氮化硅等绝缘材料中的至少一种。
通过形成所述绝缘介质层15覆盖所述器件晶圆11的侧壁，并经所述键合层12延伸至覆盖所述承载晶圆13的侧壁，即在所述器件晶圆11、所述键合层12以及所述承载晶圆13的侧壁形成连续的膜，连续的所述绝缘介质层15将所述器件晶圆11、所述键合层12和所述承载晶圆13依次包覆连接起来，使得所述器件晶圆11、所述键合层12与所述承载晶圆13之间的结合力增大，进而使得后续在对所述器件晶圆11的背面进行工艺制作的过程中能够避免所述器件晶圆11与所述承载晶圆13解键合，从而避免导致所述器件晶圆11和所述承载晶圆13破片。
并且，当所述器件晶圆11的第一边缘区域A2与所述承载晶圆13的第二边缘区域B2之间形成有所述间隙14时，通过形成所述绝缘介质层15至少覆盖所述间隙14的内壁，即在所述器件晶圆11与所述承载晶圆13的键合界面的边缘区域形成连续的膜，连续的所述绝缘介质层15将所述器件晶圆11的侧壁、键合界面的边缘区域的所述器件晶圆11、所述键合层12的侧壁、键合界面的边缘区域的所述承载晶圆13以及所述承载晶圆13的侧壁包覆连接起来，使得所述器件晶圆11的边缘区域、所述键合层12与所述承载晶圆13的边缘区域之间的结合力增大，进而使得后续在对所述器件晶圆11的背面进行工艺制作的过程中能够避免所述器件晶圆11与所述承载晶圆13的边缘解键合，从而避免导致所述器件晶圆11和所述承载晶圆13破片。
另外，所述半导体器件的制造方法还可包括对所述器件晶圆11的背面进行工艺制作，对所述器件晶圆11的背面进行的工艺制作可以包括：首先，如图2d所示，减薄所述器件晶圆11远离所述承载晶圆13的一面；所述器件晶圆11远离所述承载晶圆13的一面可以为所述器件晶圆11的背面，以对所述器件晶圆11背面的衬底进行减薄；然后，对所述器件晶圆11的背面进行多次离子注入和退火，以在所述器件晶圆11的背面形成NPN或PNP三极管(未图示)；然后，采用物理气相沉积工艺形成电极(未图示)于所述器件晶圆11的背面。
其中，采用物理气相沉积工艺形成电极时的温度可以为300℃～400℃。由于所述绝缘介质层15使得所述器件晶圆11、所述键合层12与所述承载晶圆13之间的结合力增大，因此，当所述键合层12为键合胶时，在采用物理气相沉积工艺形成电极时的高温的影响下，所述器件晶圆11与所述承载晶圆13的边缘也不会发生解键合。
另外，在对所述器件晶圆11的背面进行工艺制作之后，所述半导体器件的制造方法还可包括：如图2e所示，将所述承载晶圆13与所述器件晶圆11之间解键合。其中，可以采用化学试剂、激光或机械等方法执行解键合。
需要说明的是，在将所述承载晶圆13与所述器件晶圆11之间解键合之后，所述器件晶圆11正面的第一边缘区域A2以及所述器件晶圆11的侧壁保留的所述绝缘介质层15并未位于功能结构所在的区域，因此，不会对所述器件晶圆11的性能产生影响。
综上所述，本发明提供一种半导体器件的制造方法，包括：提供器件晶圆和承载晶圆；形成键合层于所述器件晶圆和/或所述承载晶圆上；执行键合工艺，使得所述器件晶圆通过所述键合层与所述承载晶圆键合；形成绝缘介质层，所述绝缘介质层覆盖所述器件晶圆的侧壁，并经所述键合层延伸至覆盖所述承载晶圆的侧壁。本发明提供的半导体器件的制造方法能够避免导致晶圆破片。
基于同一发明构思，本发明一实施例提供了一种半导体器件，包括：器件晶圆和承载晶圆；所述器件晶圆通过键合层键合于所述承载晶圆上；绝缘介质层，覆盖所述器件晶圆的侧壁，并经所述键合层延伸至覆盖所述承载晶圆的侧壁。
下面参阅图2c、图2d和图3对本实施例提供的半导体器件的制造方法进行详细说明。
所述器件晶圆11可以为包含图像传感器的像素阵列的像素晶圆，或者包含MEMS器件的MEMS微结构的MEMS晶圆，还可以为包含功率器件的MOSFET晶圆或者IGBT晶圆或者无源器件晶圆等，所述器件晶圆11的种类取决于最终要制作的器件的功能。
所述器件晶圆11可以包含衬底以及形成于所述衬底正面的膜层结构，所述膜层结构中含有功能结构，例如像素阵列、晶体管(如MOSFET、IGBT等)，或者MEMS微结构(例如振膜、电极等结构)，所述膜层结构中还可具有介质层、导电插栓、金属互连线等结构。
所述承载晶圆13可以未包含功能结构；或者，所述承载晶圆13可以包含功能结构，且功能结构位于所述承载晶圆13的内部而非位于所述承载晶圆13的表面，在一些实施例中，所述承载晶圆13包含的功能结构也可以位于晶圆边缘的内部和/或表面。
所述器件晶圆11和所述承载晶圆13可以均包括中间区域和环绕所述中间区域的边缘区域；为了便于区分，定义所述器件晶圆11包括第一中间区域A1和环绕第一中间区域A1的第一边缘区域A2，定义所述承载晶圆13包括第二中间区域B1和环绕第二中间区域B1的第二边缘区域B2。
其中，所述器件晶圆11的第一中间区域A1包含功能结构，所述器件晶圆11的第一边缘区域A2未包含功能结构；所述承载晶圆13的第二中间区域B1可以包含或未包含功能结构，且功能结构位于所述第二中间区域B1的内部；所述承载晶圆13的第二边缘区域B2包含或未包含功能结构，且功能结构位于所述第二边缘区域B2的内部和/或表面。
可选的，所述器件晶圆11与所述承载晶圆13的直径相同，所述第一中间区域A1与所述第二中间区域B1的直径相同，所述第一边缘区域A2与所述第二边缘区域B2的宽度相同。
所述第一边缘区域A2和所述第二边缘区域B2的宽度可以为0.2mm～1mm。
所述器件晶圆11通过键合层12键合于所述承载晶圆13上。
所述键合层12可以为键合胶，使得所述器件晶圆11通过键合胶与所述承载晶圆13实现临时键合；或者，所述键合层12包括介质层和形成于所述介质层中的金属层，使得通过将所述器件晶圆11和所述承载晶圆13上的介质层和金属层分别对准的混合键合来实现永久键合。
其中，可以所述器件晶圆11的正面通过所述键合层12键合于所述承载晶圆13的正面或背面，使得能够对所述器件晶圆11的背面进行工艺制作，所述承载晶圆13用于在对所述器件晶圆11的背面进行工艺制作时支撑所述器件晶圆11。
如图2c和图2d所示，所述键合层12形成于所述器件晶圆11的第一中间区域A1与所述承载晶圆13的第二中间区域B1之间，所述器件晶圆11的第一边缘区域A2与所述承载晶圆13的第二边缘区域B2之间未形成有所述键合层12，使得所述器件晶圆11的第一边缘区域A2与所述承载晶圆13的第二边缘区域B2之间形成有间隙14，所述间隙14环绕所述键合层12；或者，如图3所示，所述键合层12可以形成于所述器件晶圆11与所述承载晶圆13之间的整个键合界面，此时，所述器件晶圆11与所述承载晶圆13之间未形成有间隙14。
所述键合层12的厚度即为所述间隙14的高度，所述间隙14的高度可以为10μm～50μm。
所述绝缘介质层15覆盖所述器件晶圆11的侧壁，并经所述键合层12延伸至覆盖所述承载晶圆13的侧壁。
如图2c和图2d所示，若所述器件晶圆11的第一边缘区域A2与所述承载晶圆13的第二边缘区域B2之间形成有所述间隙14，则所述绝缘介质层15至少覆盖所述间隙14的内壁，即所述绝缘介质层15包裹所述器件晶圆11的侧壁、所述间隙14的内壁以及所述承载晶圆13的侧壁。
如图3所示，若所述器件晶圆11与所述承载晶圆13之间未形成有间隙14，则所述绝缘介质层15包裹所述器件晶圆11的侧壁、所述键合层12的侧壁以及所述承载晶圆13的侧壁。
所述器件晶圆11、所述键合层12和所述承载晶圆13侧壁上的所述绝缘介质层15的厚度可以为
其中，若所述绝缘介质层15仅覆盖所述间隙14的内壁，则所述间隙14的内壁上的所述绝缘介质层15的厚度可以为若所述绝缘介质层15填满所述间隙14，则所述间隙14中的绝缘介质层15的厚度即为所述间隙14的高度，所述间隙14中的绝缘介质层15的厚度可以为10μm～50μm。
并且，所述承载晶圆13远离所述器件晶圆11的一面(如图2c、图2d和图3所示)或者所述器件晶圆11远离所述承载晶圆13的一面也可以形成有所述绝缘介质层15。
所述绝缘介质层15的材质可以为氧化硅、氮氧化硅和氮化硅等绝缘材料中的至少一种。
由于所述绝缘介质层15覆盖所述器件晶圆11的侧壁，并经所述键合层12延伸至覆盖所述承载晶圆13的侧壁，即所述器件晶圆11、所述键合层12以及所述承载晶圆13的侧壁形成有连续的膜，连续的所述绝缘介质层15将所述器件晶圆11、所述键合层12和所述承载晶圆13依次包覆连接起来，使得所述器件晶圆11、所述键合层12与所述承载晶圆13之间的结合力增大，进而使得在对所述器件晶圆11的背面进行工艺制作的过程中能够避免所述器件晶圆11与所述承载晶圆13解键合，从而避免导致所述器件晶圆11和所述承载晶圆13破片。
并且，当所述器件晶圆11的第一边缘区域A2与所述承载晶圆13的第二边缘区域B2之间形成有所述间隙14时，由于所述绝缘介质层15至少覆盖所述间隙14的内壁，即所述器件晶圆11与所述承载晶圆13的键合界面的边缘区域形成有连续的膜，连续的所述绝缘介质层15将所述器件晶圆11的侧壁、键合界面的边缘区域的所述器件晶圆11、所述键合层12的侧壁、键合界面的边缘区域的所述承载晶圆13以及所述承载晶圆13的侧壁包覆连接起来，使得所述器件晶圆11的边缘区域、所述键合层12与所述承载晶圆13的边缘区域之间的结合力增大，进而使得在对所述器件晶圆11的背面进行工艺制作的过程中能够避免所述器件晶圆11与所述承载晶圆13的边缘解键合，从而避免导致所述器件晶圆11和所述承载晶圆13破片。
其中，图2d中所示的半导体器件为对图2c中所示的半导体器件中的所述器件晶圆11远离所述承载晶圆13的一面进行减薄后获得；所述器件晶圆11远离所述承载晶圆13的一面可以为所述器件晶圆11的背面，因此，是对所述器件晶圆11背面的衬底进行减薄。
并且，所述半导体器件还可包括：
NPN或PNP三极管(未图示)，形成于所述器件晶圆11的背面；
电极(未图示)，形成于所述器件晶圆11的背面上。
对所述器件晶圆11背面的衬底进行减薄、形成NPN或PNP三极管以及形成电极均为对所述器件晶圆11背面进行的工艺制作。
其中，形成电极时的温度可以为300℃～400℃。由于所述绝缘介质层15使得所述器件晶圆11、所述键合层12与所述承载晶圆13之间的结合力增大，因此，当所述键合层12为键合胶时，在形成电极时的高温的影响下，所述器件晶圆11与所述承载晶圆13的边缘也不会发生解键合。
综上所述，本发明提供一种半导体器件，包括：器件晶圆和承载晶圆；所述器件晶圆通过键合层键合于所述承载晶圆上；绝缘介质层，覆盖所述器件晶圆的侧壁，并经所述键合层延伸至覆盖所述承载晶圆的侧壁。本发明提供的半导体器件能够避免导致晶圆破片。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (11)

1.一种半导体器件的制造方法，其特征在于，包括：
提供器件晶圆和承载晶圆；
形成键合层于所述器件晶圆和/或所述承载晶圆上；
执行键合工艺，使得所述器件晶圆通过所述键合层与所述承载晶圆键合；
形成绝缘介质层，所述绝缘介质层覆盖所述器件晶圆的侧壁，并经所述键合层延伸至覆盖所述承载晶圆的侧壁。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述器件晶圆和所述承载晶圆均包括中间区域和环绕所述中间区域的边缘区域，所述键合层形成于所述器件晶圆和/或所述承载晶圆的中间区域；在执行键合工艺之后，所述器件晶圆的边缘区域与所述承载晶圆的边缘区域之间形成有间隙，所述绝缘介质层至少覆盖所述间隙的内壁。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述键合层为键合胶，或者，所述键合层包括介质层和形成于所述介质层中的金属层。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，采用化学气相沉积工艺形成所述绝缘介质层；所述键合层为键合胶时，所述化学气相沉积工艺所采用的温度为250℃～300℃。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，所述半导体器件的制造方法还包括：
减薄所述器件晶圆远离所述承载晶圆的一面。
6.如权利要求5所述的半导体器件的制造方法，其特征在于，所述半导体器件的制造方法还包括：
将所述承载晶圆与所述器件晶圆之间解键合。
7.如权利要求1所述的半导体器件的制造方法，其特征在于，所述绝缘介质层的厚度为
8.一种半导体器件，其特征在于，包括：
器件晶圆和承载晶圆，所述器件晶圆通过键合层键合于所述承载晶圆上；
绝缘介质层，覆盖所述器件晶圆的侧壁，并经所述键合层延伸至覆盖所述承载晶圆的侧壁。
9.如权利要求8所述的半导体器件，其特征在于，所述器件晶圆和所述承载晶圆均包括中间区域和环绕所述中间区域的边缘区域，所述键合层形成于所述器件晶圆的中间区域与所述承载晶圆的中间区域之间，所述器件晶圆的边缘区域与所述承载晶圆的边缘区域之间形成有间隙，所述绝缘介质层至少覆盖所述间隙的内壁。
10.如权利要求8所述的半导体器件，其特征在于，所述键合层为键合胶，或者，所述键合层包括介质层和形成于所述介质层中的金属层。
11.如权利要求8所述的半导体器件，其特征在于，所述绝缘介质层的厚度为
CN202310946720.6A 2023-07-28 2023-07-28 半导体器件及其制造方法 Pending CN116779458A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310946720.6A CN116779458A (zh) 2023-07-28 2023-07-28 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310946720.6A CN116779458A (zh) 2023-07-28 2023-07-28 半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN116779458A true CN116779458A (zh) 2023-09-19

Family

ID=87993201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310946720.6A Pending CN116779458A (zh) 2023-07-28 2023-07-28 半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN116779458A (zh)

Similar Documents

Publication Publication Date Title
US6512258B2 (en) Semiconductor device and method of manufacturing same
US6737333B2 (en) Semiconductor device isolation structure and method of forming
US6339010B2 (en) Semiconductor element forming process having a step of separating film structure from substrate
US9647085B2 (en) CMOS device with double-sided terminals and method of making the same
US7498636B2 (en) Semiconductor device and method of manufacturing the same
KR100711000B1 (ko) 이중 게이트를 구비한 모스트랜지스터 및 그 제조방법
US9478463B2 (en) Device and method for improving RF performance
KR20000035696A (ko) 반도체집적회로장치의 제조방법
JP2006503442A (ja) 埋め込み酸化物層の圧縮材料に導入される伸張性のストレインシリコンを備えた半導体デバイス
US20110037142A1 (en) Soi wafer and method for forming the same
KR20090108917A (ko) 반도체 소자 및 그 제조 방법
CN116779458A (zh) 半导体器件及其制造方法
US12014953B2 (en) Semiconductor device mitigating parasitic capacitance and method of fabricating the same
US20080076215A1 (en) Method for semiconductor device performance enhancement
JP2008021935A (ja) 電子デバイス及びその製造方法
US9287376B1 (en) Method of manufacturing a gate trench with thick bottom oxide
CN114121767B (zh) 晶圆键合结构及晶圆键合方法
CN106560916B (zh) 元件芯片的制造方法
KR100701405B1 (ko) 모스트랜지스터 및 그 제조방법
US11605648B2 (en) Semiconductor structure and manufacturing method thereof
US20050048750A1 (en) Method for fabricating a semiconductor device having salicide
US20230092336A1 (en) Semiconductor manufacturing apparatus and method of processing object
CN110875193B (zh) 晶圆级封装方法及封装结构
JP4302929B2 (ja) 半導体基板の製造方法
KR100286776B1 (ko) 실리콘 온 인슐레이터 웨이퍼의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Country or region after: China

Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Applicant after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Applicant before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Country or region before: China

CB02 Change of applicant information