KR100529624B1 - 반도체 소자의 금속-절연체-금속 커패시터 제조 방법 - Google Patents
반도체 소자의 금속-절연체-금속 커패시터 제조 방법 Download PDFInfo
- Publication number
- KR100529624B1 KR100529624B1 KR10-2003-0101812A KR20030101812A KR100529624B1 KR 100529624 B1 KR100529624 B1 KR 100529624B1 KR 20030101812 A KR20030101812 A KR 20030101812A KR 100529624 B1 KR100529624 B1 KR 100529624B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- pattern
- layer pattern
- metal
- mask
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 title abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 48
- 229910052751 metal Inorganic materials 0.000 claims abstract description 48
- 238000005530 etching Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명의 반도체 소자의 금속-절연체-금속 커패시터는, 하부 전극 금속막 위에 절연막 패턴 및 유전체막 패턴이 순차적으로 배치되도록 하는 단계와, 하부 전극 금속막 및 유전체막 패턴 위에 유전체막 패턴의 일부 표면을 노출시키는 개구부를 갖는 마스크막 패턴을 형성하는 단계와, 마스크막 패턴이 갖는 개구부가 채워지도록 전면에 상부 전극 금속막을 형성하는 단계와, 마스크막 패턴을 식각 정지막으로 한 평탄화 공정을 수행하여 개구부 내에 배치되는 상부 전극 금속막 패턴을 형성하는 단계와, 그리고 마스크막 패턴을 제거하는 단계를 포함한다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히 반도체 소자의 금속-절연체-금속 커패시터의 제조 방법에 관한 것이다.
반도체 소자의 용도가 다양해짐에 따라 고속 및 대용량의 커패시터가 요구되고 있다. 일반적으로, 커패시터의 고속화를 위해서는 커패시터 전극의 저항을 감소시켜 주파수 의존성을 작게 하여야 하며, 커패시터의 대용량화를 위해서는 커패시터 전극 사이에 내재하는 유전체막의 두께를 감소시키거나 유전율이 높은 물질을 유전체막으로 사용하거나 또는 전극의 면적을 증가시켜야 한다. 반도체 소자에서 사용되는 커패시터로는, 그 접합 구조에 따라서, 모스 구조, pn 접합 구조, 폴리실리콘-절연체-폴리실리콘(PIP) 구조 및 금속-절연체-금속(MIM) 구조 등의 커패시터들이 있다. 이 중에서 금속-절연체-금속 구조를 제외한 나머지 구조를 갖는 커패시터들은 적어도 한쪽 전극 물질로서 단결정 실리콘이나 다결정 실리콘을 사용한다. 그러나 단결정 실리콘 또는 다결정 실리콘은, 그 물질 특성으로 인하여 커패시터 전극의 저항을 감소시키는데는 한계를 나타내고 있다. 따라서 고속의 커패시터가 요구되는 응용 분야에서는 저 저항의 커패시터 전극을 쉽게 실현할 수 있는 금속-절연체-금속 커패시터가 주로 사용된다.
도 1 및 도 2는 종래의 반도체 소자의 금속-절연체-금속 커패시터 제조 방법을 설명하기 위하여 나타내 보인 단면들이다.
먼저 도 1에 도시된 바와 같이, 하부 전극 금속막(110) 위에 유전체막(120) 및 상부 전극 금속막(130)을 순차적으로 적층한다. 다음에 상부 전극 금속막(130) 위에 마스크막 패턴(140)을 형성한다. 다음에 도 2에 도시된 바와 같이, 마스크막 패턴(140)을 식각 마스크로 한 식각 공정을 수행하여 상부 전극 금속막(130) 및 유전체막(120)의 노출 부분을 순차적으로 제거한다. 이후 상기 마스크막 패턴(140)을 제거한다.
그런데 이와 같은 종래의 금속-절연체-금속 커패시터의 제조 방법에 있어서, 상부 전극 금속막(130)의 식각시 상부 전극 금속막(130)의 브리지(bridge)를 방지하기 위하여 과도 식각을 수행하는 것이 일반적이다. 그런데 이때 유전체막(120)의 두께가 얇으므로 하부 전극 금속막(110)의 표면이 노출될 수 있으며, 이 노출 부분이 식각될 수 있다. 이때 도면에서 화살표로 나타낸 바와 같이, 식각된 금속들, 즉 식각 부산물들이 유전체막(120)의 측면에 증착되며, 그 결과 커패시터로서의 기능을 제대로 발휘하지 못하는 경우가 발생한다.
본 발명이 이루고자 하는 기술적 과제는, 상부 전극 금속막에 대한 식각 공정시에 하부 전극 금속막에 대한 식각이 이루어지지 않도록 하는 반도체 소자의 금속-절연체-금속 커패시터 제조 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 금속-절연체-금속 커패시터는, 하부 전극 금속막 위에 절연막 패턴 및 유전체막 패턴이 순차적으로 배치되도록 하는 단계; 상기 하부 전극 금속막 및 유전체막 패턴 위에 상기 유전체막 패턴의 일부 표면을 노출시키는 개구부를 갖는 마스크막 패턴을 형성하는 단계; 상기 마스크막 패턴이 갖는 개구부가 채워지도록 전면에 상부 전극 금속막을 형성하는 단계; 상기 마스크막 패턴을 식각 정지막으로 한 평탄화 공정을 수행하여 상기 개구부 내에 배치되는 상부 전극 금속막 패턴을 형성하는 단계; 및 상기 마스크막 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.
상기 유전체막 패턴 및 절연막 패턴이 순차적으로 배치되도록 하는 단계는, 상기 하부 전극 금속막 위에 절연막 및 유전체막을 순차적으로 적층하는 단계; 상기 유전체막 위에 상기 유전체막의 일부 표면을 노출시키는 마스크막 패턴을 형성하는 단계; 상기 마스크막 패턴을 식각 마스크로 한 식각 공정으로 상기 유전체막 및 절연막의 노출 부분을 순차적으로 제거하여 유전체막 패턴 및 절연막 패턴을 형성하는 단계; 및 상기 마스크막 패턴을 제거하는 단계를 포함하는 것이 바람직하다.
상기 절연막은 산화막이나 나이트라이드막을 사용하여 형성하는 것이 바람직하다.
상기 마스크막 패턴은 포토레지스트막 패턴으로 형성하는 것이 바람직하다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 3 내지 도 7은 본 발명에 따른 반도체 소자의 금속-절연체-금속 커패시터의 제조 방법을 설명하기 위하여 나타내 보인 단면도들이다.
먼저 도 3을 참조하면, 하부 전극 금속막(200) 위에 절연막(210) 및 유전체막(220)을 순차적으로 적층한다. 절연막(210)은 산화막 또는 나이트라이드막으로 형성할 수 있다. 다음에 유전체막(220) 위에 제1 마스크막 패턴(230)을 형성한다. 이 제1 마스크막 패턴(230)은 포토레지스트막 패턴으로 형성할 수 있으며, 유전체막(220)의 일부 표면을 노출시키는 개구부(240)를 갖는다.
다음에 도 4를 참조하면, 상기 제1 마스크막 패턴(도 3의 230)을 식각 마스크로 한 식각 공정으로 유전체막(도 3의 220) 및 절연막(도 3의 210)의 노출 부분을 순차적으로 제거한다. 그러면 하부 전극 금속막(200)의 일부 표면 위에서 절연막 패턴(212) 및 유전체막 패턴(222)이 순차적으로 배치되는 구조가 형성된다. 절연막 패턴(212) 및 유전체막 패턴(222)을 형성한 후에는 상기 제1 마스크막 패턴(도 3의 230)을 제거한다.
다음에 도 5를 참조하면, 하부 전극 금속막(200) 및 유전체막 패턴(222) 위에 제2 마스크막 패턴(250)을 형성한다. 이 제2 마스크막 패턴(250)은 포토레지스트막 패턴으로 형성하며, 유전체막 패턴(222)의 일부 표면을 노출시키는 개구부(260)를 갖는다.
다음에 도 6을 참조하면, 제2 마스크막 패턴이 갖는 개구부가 채워지도록 전면에 상부 전극 금속막(270)을 형성한다. 이 상부 전극 금속막(270)은 개구부(260) 내의 유전체막 패턴(222) 상부뿐만이 아니라 제2 마스크막 패턴(250) 상부에도 적층된다.
다음에 도 7을 참조하면, 제2 마스크막 패턴(250)을 식각 정지막으로 한 평탄화 공정을 수행한다. 그러면 제2 마스크막 패턴(250)의 상부 표면이 노출되면서, 상기 개구부(260) 내에 배치되는 상부 전극 금속막 패턴(272)이 만들어진다. 다음에는 제2 마스크막 패턴(250)을 제거하여 금속-절연체-금속 커패시터를 완성한다. 제2 마스크막 패턴(250)이 포토레지스트막 패턴으로 형성한 경우, 제2 마스크막 패턴(250)의 제거는 통상의 포토레지스트막 스트립 공정을 통해 수행할 수 있다.
이상의 설명에서와 같이, 본 발명에 따른 반도체 소자의 금속-절연체-금속 커패시터 제조 방법에 의하면, 상부 전극 금속막에 대한 식각 공정을 수행할 필요가 없으므로, 종래의 하부 전극 금속막이 유전체막 측면에 재증착되는 현상이 발생하지 않는다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
도 1 및 도 2는 종래의 반도체 소자의 금속-절연체-금속 커패시터 제조 방법을 설명하기 위하여 나타내 보인 단면들이다.
도 3 내지 도 7은 본 발명에 따른 반도체 소자의 금속-절연체-금속 커패시터의 제조 방법을 설명하기 위하여 나타내 보인 단면도들이다.
Claims (4)
- 하부 전극 금속막 위에 절연막 패턴 및 유전체막 패턴이 순차적으로 배치되도록 하는 단계;상기 하부 전극 금속막 및 유전체막 패턴 위에 상기 유전체막 패턴의 일부 표면을 노출시키는 개구부를 갖는 마스크막 패턴을 형성하는 단계;상기 마스크막 패턴이 갖는 개구부가 채워지도록 전면에 상부 전극 금속막을 형성하는 단계;상기 마스크막 패턴을 식각 정지막으로 한 평탄화 공정을 수행하여 상기 개구부 내에 배치되는 상부 전극 금속막 패턴을 형성하는 단계; 및상기 마스크막 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 금속-절연체-금속 커패시터 제조 방법.
- 제 1항에 있어서, 상기 유전체막 패턴 및 절연막 패턴이 순차적으로 배치되도록 하는 단계는,상기 하부 전극 금속막 위에 절연막 및 유전체막을 순차적으로 적층하는 단계;상기 유전체막 위에 상기 유전체막의 일부 표면을 노출시키는 마스크막 패턴을 형성하는 단계;상기 마스크막 패턴을 식각 마스크로 한 식각 공정으로 상기 유전체막 및 절연막의 노출 부분을 순차적으로 제거하여 유전체막 패턴 및 절연막 패턴을 형성하는 단계; 및상기 마스크막 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 금속-절연체-금속 커패시터 제조 방법.
- 제 2항에 있어서,상기 절연막은 산화막이나 나이트라이드막을 사용하여 형성하는 것을 특징으로 하는 금속-절연체-금속 커패시터 제조 방법.
- 제 1항에 있어서,상기 마스크막 패턴은 포토레지스트막 패턴으로 형성하는 것을 특징으로 하는 금속-절연체-금속 커패시터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0101812A KR100529624B1 (ko) | 2003-12-31 | 2003-12-31 | 반도체 소자의 금속-절연체-금속 커패시터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0101812A KR100529624B1 (ko) | 2003-12-31 | 2003-12-31 | 반도체 소자의 금속-절연체-금속 커패시터 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050071030A KR20050071030A (ko) | 2005-07-07 |
| KR100529624B1 true KR100529624B1 (ko) | 2005-11-17 |
Family
ID=37261027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0101812A KR100529624B1 (ko) | 2003-12-31 | 2003-12-31 | 반도체 소자의 금속-절연체-금속 커패시터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100529624B1 (ko) |
-
2003
- 2003-12-31 KR KR10-2003-0101812A patent/KR100529624B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050071030A (ko) | 2005-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9093419B2 (en) | Semiconductor device containing MIM capacitor and fabrication method | |
| US6211008B1 (en) | Method for forming high-density high-capacity capacitor | |
| KR100551326B1 (ko) | 캐패시터를 갖는 반도체 소자 제조 방법 | |
| KR100482029B1 (ko) | 엠아이엠 캐패시터 형성방법 | |
| KR100526867B1 (ko) | 커패시터 및 그의 제조방법 | |
| KR100508861B1 (ko) | 박막 커패시터 및 그 제조 방법 | |
| KR100529624B1 (ko) | 반도체 소자의 금속-절연체-금속 커패시터 제조 방법 | |
| KR100644526B1 (ko) | 엠보싱형 커패시터의 제조 방법 | |
| KR100641983B1 (ko) | 이중 다마신 구조를 갖는 금속-절연체-금속 커패시터 및그 제조 방법 | |
| KR100639000B1 (ko) | 금속-절연체-금속 커패시터의 제조방법 | |
| KR100824627B1 (ko) | 반도체 소자의 제조방법 | |
| KR100579862B1 (ko) | 금속-절연체-금속 커패시터 및 그 제조 방법 | |
| EP1396017A2 (en) | An isotropic etch to form mim capacitor top plates | |
| KR20050116432A (ko) | 박막 커패시터의 제조 방법 | |
| KR20040057628A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100964116B1 (ko) | 반도체소자의 제조방법 | |
| KR100678298B1 (ko) | 트랜치 구조의 금속-절연체-금속 커패시터 제조 방법 | |
| KR100641984B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 | |
| KR100268776B1 (ko) | 반도체 소자 제조방법 | |
| KR100778228B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100455728B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| US6645804B1 (en) | System for fabricating a metal/anti-reflective coating/insulator/metal (MAIM) capacitor | |
| KR100414376B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| KR20040069806A (ko) | 박막 커패시터 및 그 제조 방법 | |
| KR100548598B1 (ko) | 반도체소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111020 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20121026 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |