KR100414376B1 - 반도체소자의 커패시터 제조방법 - Google Patents
반도체소자의 커패시터 제조방법 Download PDFInfo
- Publication number
- KR100414376B1 KR100414376B1 KR10-2001-0037928A KR20010037928A KR100414376B1 KR 100414376 B1 KR100414376 B1 KR 100414376B1 KR 20010037928 A KR20010037928 A KR 20010037928A KR 100414376 B1 KR100414376 B1 KR 100414376B1
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- film
- barrier layer
- interlayer insulating
- semiconductor device
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000010410 layer Substances 0.000 claims abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 229920005591 polysilicon Polymers 0.000 claims abstract description 19
- 230000004888 barrier function Effects 0.000 claims abstract description 16
- 239000011229 interlayer Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 238000004140 cleaning Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 7
- 238000007517 polishing process Methods 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 239000000463 material Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은 반도체소자의 커패시터 제조방법 관한 것으로, 특히 소정의 하부구조를 가지고 있는 반도체기판 상에 층간절연막과 장벽층을 순차적으로 증착한 후, 노광 및 식각공정으로 콘택을 형성하고, CMP 및 세정공정을 진행하고, 폴리실리콘막 표면에 MPS막(Metastable Poly Silicon)을 성장시켜 실리더형 커패시터를 형성함으로써, 상기 CMP공정 시,상기 실린더형 커패시터 상부 부분의 층간절연막이 손상되는 것을 방지하여 MPS막이 서로 브릿지되는 현상을 제거할 수 있는 매우 유용하고 효과적인 장점을 지닌 발명에 관한 것이다.
Description
반도체소자의 커패시터 제조방법 관한 것으로, 보다 상세하게는 소정의 하부구조를 가지고 있는 반도체기판 상에 층간절연막과 장벽층을 순차적으로 증착한 후, 노광 및 식각공정으로 콘택을 형성하고, CMP 및 세정공정을 진행하고, 폴리실리콘막 표면에 MPS막(Metastable Poly Silicon)을 성장시켜 실리더형 커패시터를 형성함으로써, 상기 CMP공정 시, 상기 실린더형 커패시터 상부 부분의 층간절연막이 손상되는 것을 방지하여 MPS막이 서로 브릿지되는 현상을 제거하도록 하는 반도체소자의 커패시터 제조방법에 관한 것이다.
최근 반도체 집접회로 공정 기술이 발달함에 따라 반도체 기판 상에 제조되는 소자의 최소 선폭 길이는 더욱 미세화되고, 단위 면적당 집적도는 증가하고 있다.
일반적으로, 커패시터는 전하를 저장하고, 반도체 소자의 동작에 필요한 전하를 공급하는 부분으로서, 반도체 소자가 고집적화 되어짐에 따라 단위 셀(cell)의 크기는 작아지면서 소자의 동작에 필요한 정전용량(Capacitance)은 약간 씩 증가되고 있다.
커패시터의 전하저장전극의 구조를 보면, 크게 전하를 저장하는 전극은 좁은 평면적 위에 여러 층을 쌓아서 넓은 커패시터이 면적을 얻고자 하는 적층구조(Stacked Structure)와, 반도체 기판에 일정한 깊이의 홈을 형성한 후에 그 부위에 커패시터를 형성하여 전하를 저장하도록 하는 홈 구조(Trench Structure)등으로 크게 대별되어지고 있다.
특히, 상기 적층구조는 핀 형상으로 형성되는 핀(Fin)타입과, 실린더와 같이원통형상으로 형성되는 실린더(Cylinder)타입 및 캐비티(Cavity)타입에 변형을 가미한 HSG(Hemispherical Shaped Grains) 및 벨로즈(Bellows)등과 같은 변형 커패시터 구조 등으로 구성되어 커패시터의 충전용량을 증가시키는 노력이 이루어지고 있다.
도 1은 종래 반도체소자의 커패시터 제조방법에 의해 형성된 커패시터의 문제점을 설명하기 위해 나타낸 단면도이다.
도 1에 도시된 바와 같이, 소정의 하부구조를 가지고 있는 반도체기판 상에 층간절연막을 증착한 후, 노광 및 식각공정을 진행하여 콘택홀을 형성하였다.
그 후, 상기 결과물 상에 MPS막을 증착하고, 상기 MPS막을 성장시켜 돌기형으로 형성한 후, 화학기계적 연마 공정을 진행하여 실린더형 커패시터를 형성하였다.
그런데, 상기 화학기계적 연마공정 시, 실린더형 커패시터 상부의 층간절연막인 산화막이 손실되어 "A"와 같이 MPS막 성장으로 인한 돌기형 MPS막이 서로 연결되어 브릿지 현상을 유발하는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 소정의 하부구조를 가지고 있는 반도체기판 상에 층간절연막과 장벽층을 순차적으로 증착한 후, 노광 및 식각공정으로 콘택을 형성하고, 결과물 상에 폴리실리콘막을 증착한 후, CMP 및 세정공정을 진행하고, 폴리실리콘막 표면에MPS막(Metastable Poly Silicon)을 성장시켜 실리더형 커패시터를 형성함으로써, 상기 CMP공정 시,상기 실린더형 커패시터 상부 부분의 층간절연막이 손상되는 것을 방지하여 MPS막이 서로 연결되어 브릿지되는 현상을 억제하는 것이 목적이다.
도 1은 종래 반도체소자의 커패시터 제조방법에 의해 형성된 커패시터의 문제점을 설명하기 위해 나타낸 단면도이다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체소자의 커패시터 제조방법을 설명하기 위해 순차적으로 나타낸 단면도이다.
-- 도면의 주요부분에 대한 부호의 설명 --
100 : 반도체기판 110 : 플러그
120 : 층간절연막 130 : 장벽층
140 : 제1감광막 150 : 폴리실리콘막
160 : 제2감광막 170 : MPS막
상기 목적을 달성하기 위하여, 본 발명은 플러그가 형성된 반도체기판 상에 층간절연막과 장벽층을 순차적으로 증착한 후, 커패시터가 형성되도록 제1감광막을 도포하는 단계와; 상기 감광막을 마스크로 식각 공정을 진행하여 커패시터 패턴을 형성한 후, 상기 결과물 전체에 폴리실리콘막을 증착하는 단계와; 상기 결과물 전체에 제2감광막을 도포한 후, 화학기계적 연마 공정으로 장벽층 상부가 드러날 때까지 연마하는 단계와; 상기 제2감광막을 세정공정을 통하여 제거한 후, 상기 폴리실리콘 표면에 MPS막을 성장시키는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 커패시터 제조방법을 제공한다.
본 발명은 상기 장벽층을 질화물질을 이용하여 LPCVD 방법 또는 PECVD 방법으로 350~770℃의 온도에서 100~2000Å 두께 증착하여 후속 화학기계적 연마 공정 시, 층간절연막이 손실되는 방지하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체소자의 커패시터 제조방법을 설명하기 위해 순차적으로 나타낸 단면도이다.
도 2a에 도시된 바와 같이, 플러그(110)가 형성된 반도체기판(100) 상에 층간절연막(120)으로 산화물질을 이용하여 5000~20000Å 정도 증착한 후, 상기 층간절연막(120) 상에 질화물질을 이용하여 LPCVD 방법 또는 PECVD 방법으로 350~770℃의 온도에서 100~2000Å 두께의 장벽층(130)을 증착한다.
이때, 상기 장벽층(130)은 후속 화학기계적 연마 공정 시, 식각정지막으로 이용한다.
그 후, 상기 장벽층(130) 상에 커패시터가 형성되도록 제1감광막(140)을 도포한 후, 상기 감광막(140)을 마스크로 식각공정을 진행하여 커패시터 패턴을 형성한다.
그리고, 도 2b에 도시된 바와 같이, 상기 결과물 전체에 폴리실리콘막(150)을 증착한 후, 상기 결과물 전체에 후속 화학기계적 연마 공정을 위한 제2감광막(160)을 도포한다.
계속하여, 도 2c에 도시된 바와 같이, 상기 제2감광막과 폴리실리콘막을 화학기계적 연마 공정을 진행하여 장벽층(130) 상부가 드러날 때까지 식각한 후, 잔류된 제2감광막(미도시함)을 세정공정을 통하여 제거한다.
이어, 상기 폴리실리콘 표면에 MPS(Metastable Poly Silicon)막(170)을 성장시켜 실린더형 커패시터를 형성한다.
따라서, 상기한 바와 같이, 본 발명에 따른 반도체소자의 커패시터 제조방법을 이용하게 되면, 소정의 하부구조를 가지고 있는 반도체기판 상에 커패시터 패턴을 형성한 후, 결과물 상에 폴리실리콘막을 증착한 후, CMP 및 세정공정을 진행하고, 폴리실리콘막 표면에 MPS막(Metastable Poly Silicon)을 성장시켜 실리더형 커패시터를 형성함으로써, 상기 CMP공정 시,상기 실린더형 커패시터 상부 부분의 층간절연막이 손상되는 것을 방지하여 MPS막이 서로 브릿지되지 않도록 할 수 있다.
Claims (4)
- 플러그가 형성된 반도체기판 상에 층간절연막과 장벽층을 순차적으로 증착한 후, 커패시터가 형성되도록 제1감광막을 도포하는 단계와;상기 감광막을 마스크로 식각 공정을 진행하여 커패시터 패턴을 형성한 후, 상기 결과물 전체에 폴리실리콘막을 증착하는 단계와;상기 결과물 전체에 제2감광막을 도포한 후, 화학기계적 연마 공정으로 장벽층 상부가 드러날 때까지 연마하는 단계와;상기 제2감광막을 세정공정을 통하여 제거한 후, 상기 폴리실리콘 표면에 MPS막을 성장시키는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 커패시터 제조방법.
- 제 1항에 있어서, 상기 장벽층은 질화물을 사용하여 350~770℃의 온도에서 100~2000Å 두께로 증착하는 것을 특징으로 하는 반도체소자의 커패시터 제조방법.
- 제 1항에 있어서, 상기 장벽층을 화학기계적 연마 공정 시, 식각정지막으로 이용하는 것을 특징으로 하는 반도체소자의 커패시터 제조방법.
- 제 1항 또는 제2항에 있어서, 상기 장벽층은 LPCVD 방법 또는 PECVD 방법 중 적어도 어느 하나의 방법을 선택하여 증착하는 것을 특징으로 하는 반도체소자의 커패시터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0037928A KR100414376B1 (ko) | 2001-06-29 | 2001-06-29 | 반도체소자의 커패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0037928A KR100414376B1 (ko) | 2001-06-29 | 2001-06-29 | 반도체소자의 커패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030002360A KR20030002360A (ko) | 2003-01-09 |
| KR100414376B1 true KR100414376B1 (ko) | 2004-01-07 |
Family
ID=27712101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0037928A KR100414376B1 (ko) | 2001-06-29 | 2001-06-29 | 반도체소자의 커패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100414376B1 (ko) |
-
2001
- 2001-06-29 KR KR10-2001-0037928A patent/KR100414376B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030002360A (ko) | 2003-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0154161B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100533971B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| US6403431B1 (en) | Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits | |
| KR100414376B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| KR100811250B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| KR100762227B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| KR100455728B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100745059B1 (ko) | 반도체소자의 커패시터 및 그 제조방법 | |
| KR100866127B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100340907B1 (ko) | 캐패시터 형성방법 | |
| KR20010063707A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR0135697B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR19980014482A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR100465635B1 (ko) | 반도체 소자의 커패시터 형성방법 | |
| KR100429373B1 (ko) | 반도체소자의 커패시터 형성방법 | |
| KR970000220B1 (ko) | 디램(dram)셀 커패시터 제조방법 | |
| KR20030062046A (ko) | 반도체소자의 커패시터 제조방법 | |
| KR20040096267A (ko) | 캐패시터 형성 방법 | |
| KR20010063079A (ko) | 반도체 소자의 커패시터 제조 방법 | |
| JPH09135003A (ja) | 半導体装置の製造方法 | |
| KR20020045255A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR20010058141A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR20020066587A (ko) | 반도체 소자의 커패시터 형성방법 | |
| KR20020082544A (ko) | 반도체 소자의 캐패시터 하부 전극 형성방법 | |
| KR20020044893A (ko) | 캐패시터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |