KR100414376B1 - 반도체소자의 커패시터 제조방법 - Google Patents

Abstract

본 발명은 반도체소자의 커패시터 제조방법 관한 것으로, 특히 소정의 하부구조를 가지고 있는 반도체기판 상에 층간절연막과 장벽층을 순차적으로 증착한 후, 노광 및 식각공정으로 콘택을 형성하고, CMP 및 세정공정을 진행하고, 폴리실리콘막 표면에 MPS막(Metastable Poly Silicon)을 성장시켜 실리더형 커패시터를 형성함으로써, 상기 CMP공정 시,상기 실린더형 커패시터 상부 부분의 층간절연막이 손상되는 것을 방지하여 MPS막이 서로 브릿지되는 현상을 제거할 수 있는 매우 유용하고 효과적인 장점을 지닌 발명에 관한 것이다.

Description

반도체소자의 커패시터 제조방법{Method for forming the capacitor of semiconductor device}

반도체소자의 커패시터 제조방법 관한 것으로, 보다 상세하게는 소정의 하부구조를 가지고 있는 반도체기판 상에 층간절연막과 장벽층을 순차적으로 증착한 후, 노광 및 식각공정으로 콘택을 형성하고, CMP 및 세정공정을 진행하고, 폴리실리콘막 표면에 MPS막(Metastable Poly Silicon)을 성장시켜 실리더형 커패시터를 형성함으로써, 상기 CMP공정 시, 상기 실린더형 커패시터 상부 부분의 층간절연막이 손상되는 것을 방지하여 MPS막이 서로 브릿지되는 현상을 제거하도록 하는 반도체소자의 커패시터 제조방법에 관한 것이다.

최근 반도체 집접회로 공정 기술이 발달함에 따라 반도체 기판 상에 제조되는 소자의 최소 선폭 길이는 더욱 미세화되고, 단위 면적당 집적도는 증가하고 있다.

일반적으로, 커패시터는 전하를 저장하고, 반도체 소자의 동작에 필요한 전하를 공급하는 부분으로서, 반도체 소자가 고집적화 되어짐에 따라 단위 셀(cell)의 크기는 작아지면서 소자의 동작에 필요한 정전용량(Capacitance)은 약간 씩 증가되고 있다.

커패시터의 전하저장전극의 구조를 보면, 크게 전하를 저장하는 전극은 좁은 평면적 위에 여러 층을 쌓아서 넓은 커패시터이 면적을 얻고자 하는 적층구조(Stacked Structure)와, 반도체 기판에 일정한 깊이의 홈을 형성한 후에 그 부위에 커패시터를 형성하여 전하를 저장하도록 하는 홈 구조(Trench Structure)등으로 크게 대별되어지고 있다.

특히, 상기 적층구조는 핀 형상으로 형성되는 핀(Fin)타입과, 실린더와 같이원통형상으로 형성되는 실린더(Cylinder)타입 및 캐비티(Cavity)타입에 변형을 가미한 HSG(Hemispherical Shaped Grains) 및 벨로즈(Bellows)등과 같은 변형 커패시터 구조 등으로 구성되어 커패시터의 충전용량을 증가시키는 노력이 이루어지고 있다.

도 1은 종래 반도체소자의 커패시터 제조방법에 의해 형성된 커패시터의 문제점을 설명하기 위해 나타낸 단면도이다.

도 1에 도시된 바와 같이, 소정의 하부구조를 가지고 있는 반도체기판 상에 층간절연막을 증착한 후, 노광 및 식각공정을 진행하여 콘택홀을 형성하였다.

그 후, 상기 결과물 상에 MPS막을 증착하고, 상기 MPS막을 성장시켜 돌기형으로 형성한 후, 화학기계적 연마 공정을 진행하여 실린더형 커패시터를 형성하였다.

그런데, 상기 화학기계적 연마공정 시, 실린더형 커패시터 상부의 층간절연막인 산화막이 손실되어 "A"와 같이 MPS막 성장으로 인한 돌기형 MPS막이 서로 연결되어 브릿지 현상을 유발하는 문제점이 있었다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 소정의 하부구조를 가지고 있는 반도체기판 상에 층간절연막과 장벽층을 순차적으로 증착한 후, 노광 및 식각공정으로 콘택을 형성하고, 결과물 상에 폴리실리콘막을 증착한 후, CMP 및 세정공정을 진행하고, 폴리실리콘막 표면에MPS막(Metastable Poly Silicon)을 성장시켜 실리더형 커패시터를 형성함으로써, 상기 CMP공정 시,상기 실린더형 커패시터 상부 부분의 층간절연막이 손상되는 것을 방지하여 MPS막이 서로 연결되어 브릿지되는 현상을 억제하는 것이 목적이다.

도 1은 종래 반도체소자의 커패시터 제조방법에 의해 형성된 커패시터의 문제점을 설명하기 위해 나타낸 단면도이다.

도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체소자의 커패시터 제조방법을 설명하기 위해 순차적으로 나타낸 단면도이다.

-- 도면의 주요부분에 대한 부호의 설명 --

100 : 반도체기판 110 : 플러그

120 : 층간절연막 130 : 장벽층

140 : 제1감광막 150 : 폴리실리콘막

160 : 제2감광막 170 : MPS막

상기 목적을 달성하기 위하여, 본 발명은 플러그가 형성된 반도체기판 상에 층간절연막과 장벽층을 순차적으로 증착한 후, 커패시터가 형성되도록 제1감광막을 도포하는 단계와; 상기 감광막을 마스크로 식각 공정을 진행하여 커패시터 패턴을 형성한 후, 상기 결과물 전체에 폴리실리콘막을 증착하는 단계와; 상기 결과물 전체에 제2감광막을 도포한 후, 화학기계적 연마 공정으로 장벽층 상부가 드러날 때까지 연마하는 단계와; 상기 제2감광막을 세정공정을 통하여 제거한 후, 상기 폴리실리콘 표면에 MPS막을 성장시키는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 커패시터 제조방법을 제공한다.

본 발명은 상기 장벽층을 질화물질을 이용하여 LPCVD 방법 또는 PECVD 방법으로 350~770℃의 온도에서 100~2000Å 두께 증착하여 후속 화학기계적 연마 공정 시, 층간절연막이 손실되는 방지하는 것을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.

도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체소자의 커패시터 제조방법을 설명하기 위해 순차적으로 나타낸 단면도이다.

도 2a에 도시된 바와 같이, 플러그(110)가 형성된 반도체기판(100) 상에 층간절연막(120)으로 산화물질을 이용하여 5000~20000Å 정도 증착한 후, 상기 층간절연막(120) 상에 질화물질을 이용하여 LPCVD 방법 또는 PECVD 방법으로 350~770℃의 온도에서 100~2000Å 두께의 장벽층(130)을 증착한다.

이때, 상기 장벽층(130)은 후속 화학기계적 연마 공정 시, 식각정지막으로 이용한다.

그 후, 상기 장벽층(130) 상에 커패시터가 형성되도록 제1감광막(140)을 도포한 후, 상기 감광막(140)을 마스크로 식각공정을 진행하여 커패시터 패턴을 형성한다.

그리고, 도 2b에 도시된 바와 같이, 상기 결과물 전체에 폴리실리콘막(150)을 증착한 후, 상기 결과물 전체에 후속 화학기계적 연마 공정을 위한 제2감광막(160)을 도포한다.

계속하여, 도 2c에 도시된 바와 같이, 상기 제2감광막과 폴리실리콘막을 화학기계적 연마 공정을 진행하여 장벽층(130) 상부가 드러날 때까지 식각한 후, 잔류된 제2감광막(미도시함)을 세정공정을 통하여 제거한다.

이어, 상기 폴리실리콘 표면에 MPS(Metastable Poly Silicon)막(170)을 성장시켜 실린더형 커패시터를 형성한다.

따라서, 상기한 바와 같이, 본 발명에 따른 반도체소자의 커패시터 제조방법을 이용하게 되면, 소정의 하부구조를 가지고 있는 반도체기판 상에 커패시터 패턴을 형성한 후, 결과물 상에 폴리실리콘막을 증착한 후, CMP 및 세정공정을 진행하고, 폴리실리콘막 표면에 MPS막(Metastable Poly Silicon)을 성장시켜 실리더형 커패시터를 형성함으로써, 상기 CMP공정 시,상기 실린더형 커패시터 상부 부분의 층간절연막이 손상되는 것을 방지하여 MPS막이 서로 브릿지되지 않도록 할 수 있다.

Claims (4)

1. 플러그가 형성된 반도체기판 상에 층간절연막과 장벽층을 순차적으로 증착한 후, 커패시터가 형성되도록 제1감광막을 도포하는 단계와;

   상기 감광막을 마스크로 식각 공정을 진행하여 커패시터 패턴을 형성한 후, 상기 결과물 전체에 폴리실리콘막을 증착하는 단계와;

   상기 결과물 전체에 제2감광막을 도포한 후, 화학기계적 연마 공정으로 장벽층 상부가 드러날 때까지 연마하는 단계와;

   상기 제2감광막을 세정공정을 통하여 제거한 후, 상기 폴리실리콘 표면에 MPS막을 성장시키는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 커패시터 제조방법.
2. 제 1항에 있어서, 상기 장벽층은 질화물을 사용하여 350~770℃의 온도에서 100~2000Å 두께로 증착하는 것을 특징으로 하는 반도체소자의 커패시터 제조방법.
3. 제 1항에 있어서, 상기 장벽층을 화학기계적 연마 공정 시, 식각정지막으로 이용하는 것을 특징으로 하는 반도체소자의 커패시터 제조방법.
4. 제 1항 또는 제2항에 있어서, 상기 장벽층은 LPCVD 방법 또는 PECVD 방법 중 적어도 어느 하나의 방법을 선택하여 증착하는 것을 특징으로 하는 반도체소자의 커패시터 제조방법.