KR100762227B1 - 반도체소자의 커패시터 제조방법 - Google Patents

반도체소자의 커패시터 제조방법 Download PDF

Info

Publication number
KR100762227B1
KR100762227B1 KR1020010079831A KR20010079831A KR100762227B1 KR 100762227 B1 KR100762227 B1 KR 100762227B1 KR 1020010079831 A KR1020010079831 A KR 1020010079831A KR 20010079831 A KR20010079831 A KR 20010079831A KR 100762227 B1 KR100762227 B1 KR 100762227B1
Authority
KR
South Korea
Prior art keywords
contact hole
node contact
storage node
capacitor
film
Prior art date
Application number
KR1020010079831A
Other languages
English (en)
Other versions
KR20030049589A (ko
Inventor
이금범
백정권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010079831A priority Critical patent/KR100762227B1/ko
Publication of KR20030049589A publication Critical patent/KR20030049589A/ko
Application granted granted Critical
Publication of KR100762227B1 publication Critical patent/KR100762227B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체소자의 커패시터 제조방법 관한 것으로, 특히 소정의 하부구조를 가지고 있는 반도체기판 상에 층간절연막과 하드마스크를 순차적으로 증착한 후, 노광 및 식각공정으로 스토리지 노드 콘택홀을 형성함에 있어서, 커패시터의 용량을 증가시키기 위해 층간절연막을 두껍게 형성한 후, 스토리지 노드 콘택홀을 형성하기 위한 식각 공정 시, 식각 중간단계에서 이온주입하여 식각비율을 증가 시켜 식각하여 스토리지 노드 콘택홀을 형성함으로써, 스토리지 노드 콘택홀 하부의 면적을 증가시켜 커패시터의 면적을 증가시킬 수 있을 뿐만 아니라, 상기 주입된 이온에 의해 후속 열공정으로 스토리지 노드 콘택홀 측벽이 치밀하게 되어 소자의 리프레쉬 특성을 향상시킬 수 있는 매우 유용하고 효과적인 장점을 지닌 발명에 관한 것이다.
커패시터, 브릿지, 실린더형, 이온주입, 보잉현상

Description

반도체소자의 커패시터 제조방법{Method for forming the capacitor of semiconductor device}
도 1a 내지 도 1c은 종래 반도체소자의 커패시터 제조방법을 설명하기 위해 순차적으로 나타낸 단면도이다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체소자의 커패시터 제조방법을 설명하기 위해 순차적으로 나타낸 단면도이다.
-- 도면의 주요부분에 대한 부호의 설명 --
200 : 반도체기판 210 : 플러그
220 : 식각정지막 230 : 층간절연막
240 : 하드마스크 250 : 제 1감광막
255 : 스토리지 노드 콘택홀 형성영역
260 : 이온주입 270 : 스토리지 노드 콘택홀
280 : 폴리실리콘막
본 발명은 반도체소자의 커패시터 제조방법 관한 것으로, 보다 상세하게는 스토리지 노드 콘택홀 형성에 있어서, 커패시터의 용량을 증가시키기 위한 층간절연막을 두껍게 형성한 후, 스토리지 노드 콘택홀을 형성하기 위한 식각 공정 시, 이온주입하여 식각비율을 증가시켜 식각함으로써, 스토리지 노드 콘택홀 하부의 면적을 증가시켜 커패시터의 면적을 증가시킬 수 있을 뿐만 아니라, 상기 주입된 이온에 의해 후속 열공정 시, 스토리지 노드 콘택홀 측벽이 치밀하게 되어 소자의 리프레쉬 특성을 향상시키도록 하는 반도체소자의 커패시터 제조방법에 관한 것이다.
최근 반도체 집접회로 공정 기술이 발달함에 따라 반도체 기판 상에 제조되는 소자의 최소 선폭 길이는 더욱 미세화되고, 단위 면적당 집적도는 증가하고 있다.
일반적으로, 커패시터는 전하를 저장하고, 반도체 소자의 동작에 필요한 전하를 공급하는 부분으로서, 반도체 소자가 고집적화 되어짐에 따라 단위 셀(cell)의 크기는 작아지면서 소자의 동작에 필요한 정전용량(Capacitance)은 약간 씩 증가되고 있다.
커패시터의 전하저장전극의 구조를 보면, 크게 전하를 저장하는 전극은 좁은 평면적 위에 여러 층을 쌓아서 넓은 커패시터의 면적을 얻고자 하는 적층구조 (Stacked Structure)와, 반도체 기판에 일정한 깊이의 홈을 형성한 후에 그 부위에 커패시터를 형성하여 전하를 저장하도록 하는 홈 구조(Trench Structure)등으로 크게 대별되어지고 있다.
특히, 상기 적층구조는 핀 형상으로 형성되는 핀(Fin)타입과, 실린더와 같이 원통형상으로 형성되는 실린더(Cylinder)타입 및 캐비티(Cavity)타입에 변형을 가미한 HSG(Hemispherical Shaped Grains) 및 벨로즈(Bellows)등과 같은 변형 커패시터 구조 등으로 구성되어 커패시터의 충전용량을 증가시키는 노력이 이루어지고 있다.
도 1a 내지 도 1c는 종래 반도체소자의 커패시터 제조방법을 설명하기 위해 순차적으로 나타낸 단면도이다.
도 1a에 도시된 바와 같이, 하부에 플러그(110)를 가지고 있는 반도체기판 (100) 상에 식각정지막(120)과 15000Å 정도의 층간절연막(130) 및 하드마스크(미도시함)를 증착한 후, 노광 및 식각공정을 진행하여 스토리지 노드 콘택홀(140)을 형성하였다. 이때, 상기 하드마스크 역시 에치백 공정에 의해 제거되었다.
그리고, 도 1b에 도시된 바와 같이, 커패시터에 전하를 축전할 수 있는 전극체로 LPCVD로 포스포러스(Phosphorus)가 도핑된 폴리실리콘막(150)을 500Å 정도 증착한 후, 결과물 전체에 감광막(160)을 도포하고, 에치백 공정을 진행하여 층간절연막(140) 상부의 폴리실리콘막을 제거하였다.
이어서, 도 1c에 도시된 바와 같이, 상기 결과물 상에 잔류된 감광막(미도시함)을 제거한 후, 폴리실리콘막(150) 표면에 돌기형 MPS(Metastable Poly Silicon)막(170)을 성장시켜 실린더형 커패시터를 형성하였다.
그런데, 상기와 같은 종래 반도체소자의 커패시터 제조방법을 이용하게 되면, 상기 스토리지 노드 콘택홀의 하부의 CD가 작아 MPS막 성장으로 인한 돌기형 MPS막이 서로 연결되어 브릿지 현상을 유발하는 문제점이 있었다.
또한, 그 결과, 커패시터의 면적이 작아서 축전 가능한 용량이 감소하는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 커패시터의 용량을 증가시키기 위해 층간절연막을 두껍게 형성한 후, 스토리지 노드 콘택홀을 형성하기 위한 식각 공정 시, 식각 중간단계에서 이온주입하여 식각비율을 증가시켜 식각함으로써, 스토리지 노드 콘택홀 하부에 보잉현상이 발생하여 스토리지 노드 콘택홀 하부의 면적을 증가시켜 커패시터의 면적을 증가시킬 수 있을 뿐만 아니라, 상기 주입된 이온에 의해 후속 열공정 시, 스토리지 노드 콘택홀 측벽이 치밀하게 되어 소자의 리프레쉬 특성을 향상시키도록 하는 것이 목적이다.
상기 목적을 달성하기 위하여, 본 발명은 플러그가 형성된 반도체기판 상에 식각정지막과 층간절연막 및 하드마스크를 순차적으로 증착하여 패턴을 형성한 후 스토리지 노드 콘택홀이 형성되도록 제1감광막을 도포하는 단계와, 상기 제 1감광 막을 마스크로 패턴을 이온주입하여 식각비율을 증가시키며 식각하여 스토리지 노드 콘택홀을 형성하는 단계와, 상기 결과물 전체에 폴리실리콘막을 증착하고 제2감광막을 도포한 후 에치백 공정을 진행하여 층간절연막 상부가 드러나도록 폴리실리콘막을 식각하는 단계와, 상기 제2감광막을 세정공정을 통하여 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 커패시터 제조방법을 제공한다.
바람직하게, 본 발명은 상기 층간절연막은 20000Å 이상 증착하고, 스토리지 노드 콘택홀 식각 시, 나이트라이드, 옥시, 아르곤 중 적어도 어느 하나의 이온을 선택하여 주입하여 식각비율이 증가시켜 식각함으로써, 스토리지 노드 콘택홀 하부 측벽을 150 ~ 170 Å 정도 보잉지게 형성하여 커패서터 축전 용량이 30fF/Cell 이상 확보되는 것을 특징으로 한다.
바람직하게, 본 발명은 상기 스토리지 노드 콘택홀 식각 시, 하드마스크를 생략하고 제 1감광막을 2㎛ 이상 도포하여 제 1감광막만을 마스크로 하여 스토리지 노드 콘택홀의 프로파일을 정확하게 형성하는 것을 특징으로 한다.
또한, 본 발명은 상기 제2감광막을 세정공정을 통하여 제거한 후, 폴리실리콘 표면에 돌기형 MPS막을 성장시키는 단계를 더 추가하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체소자의 커패시터 제조방법을 설명하기 위해 순차적으로 나타낸 단면도이다.
도 2a에 도시된 바와 같이, 플러그(210)가 형성된 반도체기판(200) 상에 식각정지막(220)으로 10 ~ 500Å 정도의 두께로 증착한 후, 층간절연막(230)으로 산화물질을 이용하여 약 20000Å 이상의 두께로 증착한다.
그리고, 상기 층간절연막(230) 상에 실리콘막을 이용하여 LPCVD 방법 350~770℃의 온도에서 100~2000Å 두께의 하드마스크(240)를 증착하고, 하드마스크 (240) 상에 제 1감광막을 도포하여 스토리지 노드 콘택홀 형성영역(255)이 형성되도록 제1감광막 패턴(250)을 형성한다.
그 후, 도 2b와 도 2c에 도시된 바와 같이, 상기 제 1감광막 패턴(250)을 마스크로 식각공정을 진행하여 스토리지 노드 콘택홀(270)을 형성하되, 상기 층간절연막(230)을 10000 ~ 15000Å 정도 식각하였을 때, 나이트라이드, 옥시, 아르곤 중 적어도 어느 하나의 이온을 선택하여 이온주입(260)하여 층간절연막(230)을 식각함으로써, 이온주입된 영역을 중심으로 층간절연막에 대한 식각비율이 증가하였다가 식각정지막(220)인 질화막 부분에서 식각비율이 감소하여 스토리지 노드 콘택홀(270)이 하부 영역에서 "A"와 같이 보잉현상이 발생해 스토리지 노드 콘택홀(270) 내부 면적이 증가한다.
이때, 상기 식각비율을 증가시켜 층간절연막을 식각으로써 스토리지 노드 콘택홀의 하부 측벽이 150 ~ 170 Å 정도 보잉지게 형성되어 커패서터 축전 용량을 30fF/Cell 이상 확보할 수 있다.
또한, 상기 스토리지 노드 콘택홀 식각 시, 하드마스크를 생략하고 제 1감광막을 2㎛ 이상 도포하여 제 1감광막만을 마스크로 하여 식각함으로써 스토리지 노 드 콘택홀의 프로파일을 정확하게 형성할 수 있다.
그리고, 도 2d에 도시된 바와 같이, 상기 결과물 전체에 폴리실리콘막(280)을 증착하고, 후속 에치백 공정을 위한 제2감광막(미도시함)을 도포한다.
이어서, 상기 제2감광막과 폴리실리콘막(280)을 층간절연막(230) 상부가 드러날 때까지 에치백 공정을 진행하여 식각한 후, 잔류된 제2감광막을 세정공정을 통하여 제거한다.
이때, 상기 제 2감광막 제거 후, 폴리실리콘 표면에 돌기형 MPS(Metastable Poly Silicon)막(미도시함)을 성장시켜 커패시터의 면적을 증가시킬 수 있다.
따라서, 상기한 바와 같이, 본 발명에 따른 반도체소자의 커패시터 제조방법을 이용하게 되면, 스토리지 노드 콘택홀 하부에 보잉현상이 발생하여 스토리지 노드 콘택홀 하부의 면적을 증가시켜 커패시터의 면적을 증가시킬 수 있을 뿐만 아니라, 그로 인해 후속 MPS막 성장 시, MPS막이 서로 브릿지되는 것이 방지되는 효과가 있다.
또한, 상기 주입된 이온에 의해 후속 열공정 시, 스토리지 노드 콘택홀 측벽이 치밀하게 되어 반도체 소자의 리프레쉬 특성을 향상시키는 효과가 있다.

Claims (6)

  1. 플러그가 형성된 반도체기판 상에 식각정지막과 층간절연막 및 하드마스크를 순차적으로 증착하여 패턴을 형성한 후, 스토리지 노드 콘택홀이 형성되도록 제1감광막을 도포하는 단계와;
    상기 제 1감광막을 마스크로 패턴을 이온주입하여 식각비율을 증가시키며 식각하여 스토리지 노드 콘택홀을 형성하는 단계와;
    상기 결과물 전체에 폴리실리콘막을 증착하고, 제2감광막을 도포한 후, 에치백 공정을 진행하여 층간절연막 상부가 드러나도록 폴리실리콘막을 식각하는 단계와;
    상기 제2감광막을 세정공정을 통하여 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 커패시터 제조방법.
  2. 제 1항에 있어서, 상기 층간절연막은 22000Å 이상 증착되어 커패서터 축전 용량이 30fF/Cell 이상 확보되는 것을 특징으로 하는 반도체소자의 커패시터 제조방법.
  3. 제 1항에 있어서, 상기 스토리지 노드 콘택홀 식각 시, 하드마스크를 생략하고 제 1감광막을 2㎛ 이상 도포하여 제 1감광막만을 마스크로 하여 식각되는 것을 특징으로 하는 반도체소자의 커패시터 제조방법.
  4. 제 1항에 있어서, 상기 이온주입 시, 나이트라이드, 옥시, 아르곤 중 적어도 어느 하나의 이온을 선택하여 주입하여 식각비율이 증가되는 것을 특징으로 하는 것을 특징으로 하는 반도체소자의 커패시터 제조방법.
  5. 제 1항에 있어서, 상기 스토리지 노드 콘택홀 형성 시, 스토리지 노드 콘택홀 하부 측벽으로 150 ~ 170 Å 정도 보잉지게 하는 것을 특징으로 하는 반도체소자의 커패시터 제조방법.
  6. 제 1항에 있어서, 상기 제2감광막을 세정공정을 통하여 제거한 후, 폴리실리콘 표면에 돌기형 MPS막을 성장시키는 단계를 더 추가하는 것을 특징으로 하는 반도체소자의 커패시터 제조방법.
KR1020010079831A 2001-12-15 2001-12-15 반도체소자의 커패시터 제조방법 KR100762227B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010079831A KR100762227B1 (ko) 2001-12-15 2001-12-15 반도체소자의 커패시터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010079831A KR100762227B1 (ko) 2001-12-15 2001-12-15 반도체소자의 커패시터 제조방법

Publications (2)

Publication Number Publication Date
KR20030049589A KR20030049589A (ko) 2003-06-25
KR100762227B1 true KR100762227B1 (ko) 2007-10-01

Family

ID=29575386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010079831A KR100762227B1 (ko) 2001-12-15 2001-12-15 반도체소자의 커패시터 제조방법

Country Status (1)

Country Link
KR (1) KR100762227B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10991574B2 (en) 2018-10-04 2021-04-27 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000004231A (ko) * 1998-06-30 2000-01-25 김영환 반도체 소자의 콘택 홀 형성 방법
KR20010005184A (ko) * 1999-06-30 2001-01-15 김영환 반도체소자의 콘택홀 형성방법
KR20010021987A (ko) * 1997-07-18 2001-03-15 래리 디. 맥밀란 바륨스트론튬티탄산염의 박막의 제조방법
KR20010037928A (ko) * 1999-10-20 2001-05-15 이종훈 순환 유동층 보일러 유동매체 및 공급방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010021987A (ko) * 1997-07-18 2001-03-15 래리 디. 맥밀란 바륨스트론튬티탄산염의 박막의 제조방법
KR20000004231A (ko) * 1998-06-30 2000-01-25 김영환 반도체 소자의 콘택 홀 형성 방법
KR20010005184A (ko) * 1999-06-30 2001-01-15 김영환 반도체소자의 콘택홀 형성방법
KR20010037928A (ko) * 1999-10-20 2001-05-15 이종훈 순환 유동층 보일러 유동매체 및 공급방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10991574B2 (en) 2018-10-04 2021-04-27 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices
US11682555B2 (en) 2018-10-04 2023-06-20 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices

Also Published As

Publication number Publication date
KR20030049589A (ko) 2003-06-25

Similar Documents

Publication Publication Date Title
KR100465865B1 (ko) 반도체메모리장치의 스토리지노드 전극 제조방법
KR100762227B1 (ko) 반도체소자의 커패시터 제조방법
US6878601B1 (en) Method for fabricating a capacitor containing metastable polysilicon
KR100811250B1 (ko) 반도체소자의 커패시터 제조방법
KR100414376B1 (ko) 반도체소자의 커패시터 제조방법
KR100213210B1 (ko) 반도체 장치의 커패시터 제조방법
KR20080050101A (ko) 반도체 소자의 캐패시터 형성 방법
KR100866127B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20050052076A (ko) 반도체 장치의 캐패시터 및 그 제조 방법
KR100761405B1 (ko) 캐패시터 제조방법
KR100471574B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100213980B1 (ko) 디램의 캐패시터 형성방법
KR101001632B1 (ko) 반도체소자의 캐패시터 제조방법
KR100603249B1 (ko) 플래시 메모리의 플로팅 게이트 형성방법
KR20010063707A (ko) 반도체 소자의 캐패시터 제조 방법
KR100429373B1 (ko) 반도체소자의 커패시터 형성방법
KR20010008409A (ko) 커패시터의 하부전극 형성방법
KR100465635B1 (ko) 반도체 소자의 커패시터 형성방법
KR20000027832A (ko) 커패시터의 하부전극형성방법
KR20010063079A (ko) 반도체 소자의 커패시터 제조 방법
KR20010003058A (ko) 반도체 메모리 소자의 제조방법
KR20020044893A (ko) 캐패시터의 제조 방법
KR20030049556A (ko) 반도체 장치의 커패시터 제조방법
KR20040038143A (ko) 반도체 소자의 제조방법
KR20020082544A (ko) 반도체 소자의 캐패시터 하부 전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee