KR20010003058A - 반도체 메모리 소자의 제조방법 - Google Patents
반도체 메모리 소자의 제조방법 Download PDFInfo
- Publication number
- KR20010003058A KR20010003058A KR1019990023189A KR19990023189A KR20010003058A KR 20010003058 A KR20010003058 A KR 20010003058A KR 1019990023189 A KR1019990023189 A KR 1019990023189A KR 19990023189 A KR19990023189 A KR 19990023189A KR 20010003058 A KR20010003058 A KR 20010003058A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- sacrificial oxide
- storage
- polysilicon
- oxide film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 60
- 229920005591 polysilicon Polymers 0.000 claims abstract description 60
- 238000003860 storage Methods 0.000 claims abstract description 38
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 메모리 소자의 제조방법을 개시한다. 개시된 본 발명은 모스 트랜지스터가 구비된 반도체 기판 상에, 상기 모스 트랜지스터의 소오스 전극과 콘택되는 플러그 폴리실리콘막이 형성된 하지층을 형성하는 단계; 상기 플러그 폴리실리콘막 상부에 소정 높이의 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴 사이의 공간에 희생 산화막을 매립시키는 단계; 상기 포토레지스트 패턴을 제거하여 플러그 폴리실리콘을 노출시키는 단계; 상기 노출된 플러그 폴리실리콘과 콘택되도록, 상기 희생 산화막 사이의 공간에 스토리지용 폴리실리콘막을 매립시키는 단계; 상기 스토리지용 폴리실리콘막 양측의 희생 산화막을 제거하는 단계; 및 상기 스토리지용 폴리실리콘막 양측벽에 MPS막을 형성하여, 스토리지 전극을 형성하는 단계를 포함한다.
Description
본 발명은 반도체 메모리 소자의 제조방법에 관한 것으로, 특히, 반도체 메모리 소자의 스토리지 전극 형성방법에 관한 것이다.
메모리 소자의 집적도가 증가됨에 따라, 셀 면적 및 셀 사이의 간격은 축소되는 반면, 캐패시터는 일정 용량을 보유해야 하기 때문에, 좁은 면적에 큰 용량을 가지는 캐패시터가 요구된다. 이러한 캐패시터 용량을 확보하기 위하여, 종래에는 실린더(cylinder) 또는 이너 실린더(inner cylinder) 구조로 스토리지 전극을 형성하였다. 또한, 상기한 구조의 스토리지 전극 표면에 MPS막(Metha stable Poly Silicon)을 표면적을 더욱더 증대시켰다.
그러나, 이너 실린더 구조의 스토리지 전극은 공지된 바와 같이, 실린더 부분 하부에 지지대가 구비되지 않아서, 후속 공정 진행시 스토리지 전극의 실린더 부분이 파손될 위험이 높다. 이에따라, 실린더의 파손으로 실린더 표면에 증착된 MPS막 또한 쉽게 제거된다. 이렇게 실린더 부분이 파손되면, 이웃하는 다른 캐패시터와 쇼트가 발생될 위험이 높다.
이에따라, 불안정한 실린더 구조 대신 높이를 증대시킨 스택형 스토리지 캐패시터가 제안되었다.
그러나, 높이가 증대된 스택형 스토리지 스토리지 캐패시터를 형성하는 방법은 다음과 같은 문제점이 있다. 즉, 폴리실리콘막을 1㎛ 이상의 두께로 증착한다음, 측벽이 수직 프로파일을 갖도록 식각하는 것이 사실상 어렵다. 즉, 후막의 폴리실리콘막은 원하는 패턴 형태로 식각하기가 어렵고, 이렇게 후막의 폴리실리콘막을 식각하게 되면, 측벽이 메사 상태로 퍼지게되어, 인접하는 스토리지 전극과 절연시키기 어렵다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 후속 공정에 따라 스토리지 전극의 파손을 방지하면서, 원하는 높이의 스택형 스토리지 캐패시터를 형성할 수 있는 반도체 메모리 소자의 제조방법을 제공하는 것을 목적으로 한다.
도 1a 내지 도 1d는 본 발명의 일실시예에 따른 반도체 메모리 소자의 제조방법을 설명하기 위한 단면도.
(도면의 주요 부분에 대한 부호의 설명)
10 - 하지층 11 - 플러그 폴리실리콘막
12 - 포토레지스트 패턴 13 - 희생 산화막
14 - 스토리지용 폴리실리콘막 15 - MPS막
16 - 스토리지 전극
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따르면, 모스 트랜지스터가 구비된 반도체 기판 상에, 상기 모스 트랜지스터의 소오스 전극과 콘택되는 플러그 폴리실리콘막이 형성된 하지층을 형성하는 단계; 상기 플러그 폴리실리콘막 상부에 소정 높이의 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴 사이의 공간에 희생 산화막을 매립시키는 단계; 상기 포토레지스트 패턴을 제거하여 플러그 폴리실리콘을 노출시키는 단계; 상기 노출된 플러그 폴리실리콘과 콘택되도록, 상기 희생 산화막 사이의 공간에 스토리지용 폴리실리콘막을 매립시키는 단계; 상기 스토리지용 폴리실리콘막 양측의 희생 산화막을 제거하는 단계; 및 상기 스토리지용 폴리실리콘막 양측벽에 MPS막을 형성하여, 스토리지 전극을 형성하는 단계를 포함한다.
여기서, 상기 포토레지스트 패턴은 15000Å 이상으로 형성하고, 희생 산화막은 200℃ 이하에서 형성되는 저온 산화막이다.
또한, 상기 희생 산화막을 매립시키는 단계는, 상기 포토레지스트 패턴 사이의 공간이 충분히 매립되도록 희생 산화막을 증착하는 단계; 및 상기 희생 산화막을 상기 포토레지스트 패턴 표면이 노출되도록 화학적 기계적 연마하는 단계를 포함한다.
또한, 상기 스토리지용 폴리실리콘막을 희생 산화막 사이에 매립시키는 단계는, 상기 희생 산화막 사이의 공간이 충분히 매립될 수 있도록, 폴리실리콘막을 증착하는 단계; 및 상기 폴리실리콘막을 상기 희생 산화막 표면이 노출되도록 화학적 기계적 연마하는 단계를 포함한다.
아울러, 상기 MPS막을 상기 스토리지용 폴리실리콘막 양측벽에 형성하는 단계는, 상기 MPS막을 상기 결과물 표면에 증착하는 단계; 및 상기 MPS막을 상기 하지층 표면 및 스토리지용 폴리실리콘막 표면이 노출되도록 비등방성 식각하는 단계를 포함한다.
본 발명에 의하면, 일정한 높이를 갖는 막내에 모스 트랜지스터의 소오스 영역과 콘택되는 도전체를 노출시키는 홀을 형성한다음, 그 홀내에 폴리실리콘막을 매립시킨다. 그후, 일정 높이를 갖는 막을 제거하고, 잔류하는 폴리실리콘막의 양측벽에 MPS막을 형성하여, 스토리지 전극을 형성한다.
상기한 바에 의하면, 폴리실리콘막을 두껍게 증착한다음 식각하지 않아도 되므로, 패턴 변형을 방지할 수 있으며, 폴리실리콘막의 측벽에만 MPS막이 형성되므로, 후속 공정시 유실되는 문제점을 방지할 수 있다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
첨부한 도면 도 1a 내지 도 1d는 본 발명에 따른 반도체 메모리 소자의 제조방법을 설명하기 위한 각 공정별 단면도이다.
도 1a를 참조하여, 모스 트랜지스터가 구비된 반도체 기판(도시되지 않음) 상에 절연막으로 된 하지층(10)을 형성한다. 하지층내에 모스 트랜지스터의 소오스 영역과 콘택되도록 플러그 폴리실리콘막(11)이 공지의 방법으로 형성된다. 이어서, 하지층(10) 및 플러그 폴리실리콘막(11) 상부에 소정 두께, 바람직하게는 원하는 캐패시턴스를 얻을 수 있을 정도의 높이 정도로 포토레지스트막을 도포한다. 그후, 플러그 폴리실리콘막(11) 상부에만 존재하도록 노광 및 현상하여, 포토레지스트 패턴을 형성한다. 이때, 포토레지스트 패턴(12)은 예를들어, 약 15,000Å 이상의 높이를 갖게 형성된다. 여기서, 포토레지스트막은 공지된 바와 같이 후막으로도 미세한 패턴을 형성할 수 있다는 장점을 갖는다. 그후, 포토레지스트 패턴(12) 사이의 공간이 충분히 매립되도록 희생 산화막(13)을 형성한다. 이때, 희생 산화막(13)은 저온에서, 즉, 포토레지스트 패턴(12)의 형상에 영향을 주지않는 범위인 250℃ 이하의 온도에서 형성되어야 한다.
그후, 도 1b에 도시된 바와 같이, 희생 산화막(13)을 상기 포토레지스트 패턴(13) 표면이 노출될 때까지 화학적 기계적 연마하여, 포토레지스트 패턴(12) 사이의 공간에 매립한다. 그후, 포토레지스트 패턴(12)을 공지의 방법으로 제거한다. 이에따라, 희생 산화막(13)내에는 플러그 폴리실리콘막(11)을 노출시키는 홀이 형성된다. 이어서, 노출된 플러그 폴리실리콘막(11)과 콘택되도록, 희생 산화막(13) 상부에 스토리지 전극용 폴리실리콘막(14)을 형성한다. 이때, 폴리실리콘막 (14)은 불순물이 도핑되어 있다. 또한, 포토레지스트 패턴(12) 사이에 폴리실리콘막(14)을 직접 매립시키지 않고, 희생 산화막(13)을 형성한다음, 포토레지스트 패턴(12) 제거한후 폴리실리콘막을 매립하는 것은 폴리실리콘막은 대개 600℃ 정도에서 증착되므로, 폴리실리콘막 형성시 포토레지스트 패턴(12)이 녹아버리기 때문이다.
그 다음, 도 1c에 도시된 바와 같이, 폴리실리콘막(14)을 상기 희생 산화막(13)의 표면이 노출될때까지 화학적 기계적 연마하여, 희생 산화막(13) 내의 홀에 폴리실리콘막(14a)을 매립시킨다.
그후, 희생 산화막(13)을 공지의 방법으로 제거한다. 이어서, 결과물 표면에 MPS막(15)을 증착한다음, MPS막(15)을 비등방성 에치백하여, 상기 폴리실리콘막(14a)의 양측벽에만 MPS막(15)을 형성하여, 스토리지 전극(16)을 형성한다. 이때, 스토리지 전극(16)은 폴리실리콘막(14a)를 원하는 높이만큼 형성하였으므로, 충분한 용량을 확보할 수 있다.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 일정한 높이를 갖는 막내에 모스 트랜지스터의 소오스 영역과 콘택되는 도전체를 노출시키는 홀을 형성한다음, 그 홀내에 폴리실리콘막을 매립시킨다. 그후, 일정 높이를 갖는 막을 제거하고, 잔류하는 폴리실리콘막의 양측벽에 MPS막을 형성하여, 스토리지 전극을 형성한다.
상기한 바에 의하면, 폴리실리콘막을 두껍게 증착한다음 식각하지 않아도 되므로, 패턴 변형을 방지할 수 있으며, 폴리실리콘막의 측벽에만 MPS막이 형성되므로, 후속 공정시 유실되는 문제점을 방지할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (6)
- 모스 트랜지스터가 구비된 반도체 기판 상에, 상기 모스 트랜지스터의 소오스 전극과 콘택되는 플러그 폴리실리콘막이 형성된 하지층을 형성하는 단계;상기 플러그 폴리실리콘막 상부에 소정 높이의 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴 사이의 공간에 희생 산화막을 매립시키는 단계;상기 포토레지스트 패턴을 제거하여 플러그 폴리실리콘을 노출시키는 단계;상기 노출된 플러그 폴리실리콘과 콘택되도록, 상기 희생 산화막 사이의 공간에 스토리지용 폴리실리콘막을 매립시키는 단계;상기 스토리지용 폴리실리콘막 양측의 희생 산화막을 제거하는 단계; 및상기 스토리지용 폴리실리콘막 양측벽에 MPS막을 형성하여, 스토리지 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 1 항에 있어서, 상기 포토레지스트 패턴은 15000Å 이상으로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 1 항에 있어서, 상기 희생 산화막은 200℃ 이하에서 형성되는 저온 산화막인 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 3 항에 있어서, 상기 희생 산화막을 매립시키는 단계는, 상기 포토레지스트 패턴 사이의 공간이 충분히 매립되도록 희생 산화막을 증착하는 단계; 및 상기 희생 산화막을 상기 포토레지스트 패턴 표면이 노출되도록 화학적 기계적 연마하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 1 항에 있어서, 상기 스토리지용 폴리실리콘막을 희생 산화막 사이에 매립시키는 단계는, 상기 희생 산화막 사이의 공간이 충분히 매립될 수 있도록, 폴리실리콘막을 증착하는 단계; 및 상기 폴리실리콘막을 상기 희생 산화막 표면이 노출되도록 화학적 기계적 연마하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 1 항에 있어서, 상기 MPS막을 상기 스토리지용 폴리실리콘막 양측벽에 형성하는 단계는, 상기 MPS막을 상기 결과물 표면에 증착하는 단계; 및 상기 MPS막을 상기 하지층 표면 및 스토리지용 폴리실리콘막 표면이 노출되도록 비등방성 에치백하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990023189A KR20010003058A (ko) | 1999-06-21 | 1999-06-21 | 반도체 메모리 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990023189A KR20010003058A (ko) | 1999-06-21 | 1999-06-21 | 반도체 메모리 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010003058A true KR20010003058A (ko) | 2001-01-15 |
Family
ID=19593758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990023189A KR20010003058A (ko) | 1999-06-21 | 1999-06-21 | 반도체 메모리 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010003058A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030000695A (ko) * | 2001-06-26 | 2003-01-06 | 주식회사 하이닉스반도체 | 반도체소자의 스토리지 노드 형성방법 |
| KR100716644B1 (ko) * | 2005-06-30 | 2007-05-09 | 주식회사 하이닉스반도체 | 반도체 소자의 엠아이엠 캐패시터 제조방법 |
-
1999
- 1999-06-21 KR KR1019990023189A patent/KR20010003058A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030000695A (ko) * | 2001-06-26 | 2003-01-06 | 주식회사 하이닉스반도체 | 반도체소자의 스토리지 노드 형성방법 |
| KR100716644B1 (ko) * | 2005-06-30 | 2007-05-09 | 주식회사 하이닉스반도체 | 반도체 소자의 엠아이엠 캐패시터 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19990079780A (ko) | 디램 셀 커패시터 및 그의 제조 방법 | |
| US6383867B1 (en) | Method of manufacturing semiconductor memory device | |
| KR20090032880A (ko) | 반도체 소자의 형성 방법 | |
| KR20010003058A (ko) | 반도체 메모리 소자의 제조방법 | |
| KR100537204B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100207466B1 (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR20080001952A (ko) | 스토리지 커패시터 및 그의 제조방법 | |
| KR19980079409A (ko) | 반도체 장치 및 그의 제조방법 | |
| JPH08125142A (ja) | 半導体装置の製造方法 | |
| US6297121B1 (en) | Fabrication method for capacitors in integrated circuits with a self-aligned contact structure | |
| KR100466982B1 (ko) | 캐패시터를 갖는 반도체 장치 및 그 제조방법 | |
| KR100240588B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR100455728B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100449179B1 (ko) | 반도체소자의캐패시터제조방법 | |
| KR0183742B1 (ko) | 반도체장치의 콘택 형성방법 | |
| KR100762227B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| KR20060000485A (ko) | 반도체 캐패시터의 스토리지 노드 전극 형성방법 | |
| KR100866127B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR960000370B1 (ko) | 반도체장치의 접촉창의 구조 및 그 형성방법 | |
| KR960013644B1 (ko) | 캐패시터 제조방법 | |
| KR100422352B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR930003278B1 (ko) | 초고집적 스택형 디램셀의 제조방법 | |
| KR100929322B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100471574B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20010063079A (ko) | 반도체 소자의 커패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |