CN111696944A - 一种键合晶圆及晶圆键合方法 - Google Patents

一种键合晶圆及晶圆键合方法 Download PDF

Info

Publication number
CN111696944A
CN111696944A CN202010692393.2A CN202010692393A CN111696944A CN 111696944 A CN111696944 A CN 111696944A CN 202010692393 A CN202010692393 A CN 202010692393A CN 111696944 A CN111696944 A CN 111696944A
Authority
CN
China
Prior art keywords
wafer
concave part
metal layer
concave
convex
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010692393.2A
Other languages
English (en)
Inventor
王伟
杨金铭
胡念楚
贾斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaiyuan Communication Technology Xiamen Co ltd
Original Assignee
Kaiyuan Communication Technology Xiamen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaiyuan Communication Technology Xiamen Co ltd filed Critical Kaiyuan Communication Technology Xiamen Co ltd
Priority to CN202010692393.2A priority Critical patent/CN111696944A/zh
Publication of CN111696944A publication Critical patent/CN111696944A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8236—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/82365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365—Shape, e.g. interlocking features

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Abstract

本申请公开了一种键合晶圆，包括：相对设置的第一晶圆和第二晶圆，所述第一晶圆具有第一凹部和与所述第一凹部底部连通的第二凹部，且所述第二凹部的宽度大于所述第一凹部的宽度，所述第二晶圆具有第一凸部和与所述第一凹部和所述第二凹部对应的第二凸部；位于所述第一晶圆与所述第二晶圆相对表面的第一金属层；位于所述第二晶圆与所述第一晶圆相对表面的第二金属层；侧壁覆盖有所述第一金属层的所述第一凹部的宽度不大于所述第二凸部远离所述第二凹部一端的宽度。第一金属层和第二金属层互融，第二凸部与第一晶圆的第一凹部和第二凹部紧密结合，从而使第一晶圆和第二晶圆不存在间隙，提升气密性。本申请还提供一种具有上述优点的晶圆键合方法。

Description

一种键合晶圆及晶圆键合方法
技术领域
本申请涉及半导体制造工艺技术领域，特别是涉及一种键合晶圆及晶圆键合方法。
背景技术
晶圆键合技术是指通过化学和物理作用将两片晶圆紧密结合起来，这一过程可以形成器件的气密性空腔，从而提高器件的可靠性。
目前，对两片晶圆进行键合时，在晶圆内在每个器件周边形成一圈密封圈，在器件的电极处形成键合点并采用硅通孔以及位于硅通孔上方的金属互连结构形成电极连接，在两片晶圆的表面形成的密封圈和键合点处沉积金属材料，然后通过键合技术，在一定条件下，两片晶圆键合点上的金属互融在一起，完成键合过程。另外，目前还有在位于上方的晶圆的键合点上做凸起结构，再进行键合的方式。对于大尺寸的晶圆，例如8寸、12寸，采用目前的键合方式使键合后器件的气密性并不好。由于晶圆尺寸比较大，键合面厚度均匀性无法做到完全一致，因此在键合过程中无法保证晶圆的整面区域都键合良好，可能存在区域性虚键合，特别边缘区域。在键合制程中，由于是平面和平面接触键合，若晶圆表面有残留或者其他掉落残留在键合面上，也会导致局部键合不良，影响键合后器件的气密性。
因此，如何解决上述技术问题应是本领域技术人员重点关注的。
发明内容
本申请的目的是提供一种键合晶圆及晶圆键合方法，以提高键合晶圆的气密性。
为解决上述技术问题，本申请提供一种键合晶圆，包括：
相对设置的第一晶圆和第二晶圆，所述第一晶圆具有第一凹部和与所述第一凹部底部连通的第二凹部，且所述第二凹部的宽度大于所述第一凹部的宽度，所述第二晶圆具有第一凸部和与所述第一凹部和所述第二凹部对应的第二凸部，所述第一凸部与所述第二凸部的根部相连；
位于所述第一晶圆与所述第二晶圆相对表面的第一金属层；
位于所述第二晶圆与所述第一晶圆相对表面的第二金属层；
侧壁覆盖有所述第一金属层的所述第一凹部的宽度不大于所述第二凸部远离所述第二凹部一端的宽度。
可选的，所述第二凸部靠近所述第二凹部的一端的宽度小于远离所述第二凹部的一端的宽度。
可选的，所述第一金属层包括：
位于所述第一晶圆与所述第二晶圆相对表面的金属粘结层和层叠在所述金属粘结层表面的金属键合层，所述第一金属层的厚度不小于所述第二凹部深度的四分之三。
可选的，所述金属键合层为锡金属层或者金金属层。
可选的，所述第一凹部和所述第二凹部的数量均为一个；
相应的，所述第二晶圆还包括位于所述第一凸部和所述第二凸部之间的第三凸部。
可选的，所述第二凸部的高度等于所述第一凹部和所述第二凹部的深度之和。
本申请还提供一种晶圆键合方法，包括：
对第一晶圆进行刻蚀形成第一凹部，并在所述第一凹部的底部刻蚀形成第二凹部，且所述第二凹部的宽度大于所述第一凹部的宽度；
在具有所述第一凹部和所述第二凹部的所述第一晶圆的表面形成第一金属层；
对第二晶圆进行刻蚀形成与所述第一凹部和所述第二凹部对应的第二凸部，并对具有所述第二凸部的所述第二晶圆进行刻蚀形成第一凸部；
在具有所述第一凸部和所述第二凸部的所述第二晶圆的表面形成第二金属层，其中，侧壁覆盖有所述第一金属层的所述第一凹部的宽度不大于所述第二凸部远离所述第二凹部一端的宽度；
将所述第二凸部与所述第一凹部进行插合，并使所述第一晶圆和所述第二晶圆通过所述第一金属层和所述第二金属层进行键合，得到键合晶圆。
可选的，所述对第一晶圆进行刻蚀形成第一凹部，并在所述第一凹部的底部刻蚀形成第二凹部包括：
在所述第一晶圆的表面制作光刻胶；
通过光刻技术在所述第一晶圆的表面确定所述第一凹部的位置，并利用干法刻蚀技术对所述位置进行刻蚀形成所述第一凹部；
利用湿法刻蚀技术对所述第一凹部的底部刻蚀形成第二凹部。
可选的，所述在具有所述第一凹部和所述第二凹部的所述第一晶圆的表面形成第一金属层包括：
在所述第一晶圆形成有所述第一凹部和所述第二凹部的表面制作金属粘结层；
在所述金属粘结层的表面制作金属键合层，且所述第一金属层的厚度不小于所述第二凹部深度的四分之三。
可选的，所述对第二晶圆进行刻蚀形成与所述第一凹部和所述第二凹部对应的第二凸部，并对具有所述第二凸部的所述第二晶圆进行刻蚀形成第一凸部包括：
在所述第二晶圆的表面制作光刻胶；
通过光刻技术确定所述第二凸部的位置，并利用干法刻蚀技术形成所述第二凸部；
通过光刻技术确定所述第一凸部的位置，并利用干法刻蚀技术形成所述第一凸部。
本申请所提供的一种键合晶圆，包括相对设置的第一晶圆和第二晶圆，所述第一晶圆具有第一凹部和与所述第一凹部底部连通的第二凹部，且所述第二凹部的宽度大于所述第一凹部的宽度，所述第二晶圆具有第一凸部和与所述第一凹部和所述第二凹部对应的第二凸部，所述第一凸部与所述第二凸部的根部相连；位于所述第一晶圆与所述第二晶圆相对表面的第一金属层；位于所述第二晶圆与所述第一晶圆相对表面的第二金属层；侧壁覆盖有所述第一金属层的所述第一凹部的宽度不大于所述第二凸部远离所述第二凹部一端的宽度。
可见，本申请中第一晶圆具有连通的第一凹部和第二凹部，并且第二凹部的宽度大于第一凹部，第一晶圆具有第一凸部和与第一凹部和第二凹部对应的第二凸部，第一晶圆和第二晶圆相对彼此的表面分别有第一金属层和第二金属层，即第一凹部和第二凹部的内表面分布有第一金属层，第一凸部和第二凸部的表面分布有第二金属层，且侧壁覆盖有第一金属层的第一凹部的宽度不大于第二凸部远离第二凹部一端的宽度，因此在键合时，第二金属层在第二凸部远离第二凹部处的两个端点与第一金属层在第一凹部开口处的两个端点紧密接触，第二金属层在第二凸部靠近第二凹部处的两个端点与第二凹部内的金属层紧密接触，且键合后第一金属层和第二金属层互融，所以第一晶圆与第二晶圆之间没有间隙，气密性提高，由于第二凹部的存在，即使第一晶圆与第二晶圆键合表面存在异物，并不会影响第一金属层和第二金属层在第二凸部、第一凹部、第二凹部处的紧密接触，提升键合气密性的同时，保证键合晶圆上器件的性能。
此外，本申请还提供一种具有上述优点的晶圆键合方法。
附图说明
为了更清楚的说明本申请实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例所提供的一种键合晶圆的局部结构示意图；
图2为覆盖有第一金属层的第一晶圆局部示意图；
图3为覆盖有第二金属层的第二晶圆局部示意图；
图4为本申请实施例所提供的另一种键合晶圆的局部结构示意图；
图5为本申请实施例所提供的晶圆键合方法的流程图；
图6至图14为形成键合晶圆的工艺流程图；
图15为键合晶圆结构示意图；
图16为本申请实施例所提供的一种键合晶圆键合后局部结构示意图；
图17为本申请实施例所提供的一种键合晶圆键合后俯视示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
正如背景技术部分所述，现有的键合晶圆容易出现虚性键合，晶圆表面若有残留或者其他掉落残留在键合面上，也会导致局部键合不良，影响键合后器件的气密性，进而影响性能。
有鉴于此，本申请提供了一种键合晶圆，请参见图1至图3以及图15至17，图1为本申请实施例所提供的一种键合晶圆的局部结构示意图，图2为覆盖有第一金属层的第一晶圆局部示意图，图3为覆盖有第二金属层的第二晶圆局部示意图，图15为键合晶圆结构示意图，图16为本申请实施例所提供的一种键合晶圆键合后局部结构示意图，图17为本申请实施例所提供的一种键合晶圆键合后俯视示意图，键合晶圆包括：
相对设置的第一晶圆1和第二晶圆2，所述第一晶圆1具有第一凹部11和与所述第一凹部11底部连通的第二凹部12，且所述第二凹部12的宽度大于所述第一凹部11的宽度，所述第二晶圆2具有第一凸部21和与所述第一凹部和所述第二凹部对应的第二凸部22，所述第一凸部21与所述第二凸部22的根部相连；
位于所述第一晶圆1与所述第二晶圆2相对表面的第一金属层3；
位于所述第二晶圆2与所述第一晶圆1相对表面的第二金属层4；
侧壁覆盖有所述第一金属层3的所述第一凹部11的宽度不大于所述第二凸部22远离所述第二凹部12一端的宽度，即z≤c。
第二凸部22位于第一凸部21凸起的表面，第二凸部22插合至第一凹部11和第二凹部12中。优选地，第一凹部11和第二凹部12结合起来的凹部形状为圆底烧瓶状的截面图形。
具体的，所述第一金属层3包括：
位于所述第一晶圆1与所述第二晶圆2相对表面的金属粘结层31和层叠在所述金属粘结层31表面的金属键合层32，第一金属层3的厚度不小于所述第二凹部12深度的四分之三。
第一晶圆1的衬底为硅，为了使金属键合层32与第一晶圆1形成良好的粘结，先在第一晶圆1与第二晶圆2相对表面设置金属粘结层31，然后再设置金属键合层32。金属键合层32的厚度要远大于金属粘接层的厚度，因为第二凹部12的宽度大于第一凹部11的宽度，即第二凹部12相对于第一凹部11向外侧突出，金属键合层32完全填充第二凹部12的侧壁较难，因此需要设置较厚的金属键合层32，以便在键合时将整个第二凹部12填满金属，增加键合力。金属键合层32的厚度不小于第二凹部12深度的四分之三的目的是，在键合时表面覆盖有第二金属层4的第二凸部22进入第二凹部12时，第二金属层4与第二凹部12内的金属键合层32完美的相融合，确保填满第二凹部12。
本申请中对金属粘结层31不做具体限定，只要与硅有良好粘合力即可满足要求，例如，可以为钨化钛粘结层，或者氮化钛粘接层等等。同理，本申请中金属键合层32也不做具体限定，只要是具有延展性的键合层即可。例如，所述金属键合层32为锡金属层或者金金属层等等。
第二金属层4包括：位于所述第二晶圆2与所述第一晶圆1相对表面的第一金属粘结层41和层叠在所述第一金属粘结层41表面的第一金属键合层42，第一金属键合层42的厚度同样远大于第一金属粘结层41的厚度。第二晶圆2表面的第一金属粘结层41和第一金属键合层42分别与第一晶圆1表面的金属粘结层31和金属键合层32一致，此处不再详细赘述。
优选地，覆盖有所述第二金属层4的所述第二凸部22远离所述第二凹部12一端的宽度小于所述第一凹部的宽度，且大于侧壁覆盖有所述第一金属层3的所述第一凹部11的宽度。如图2和图3，为了防止键合时由于压力太大，键合第二凸部22与第一凹部11和第二凹部12时，第二晶圆2会压到第一晶圆1导致裂片，第二凸部22形成第二金属层4后的宽度c要小于第一凹部11的宽度e并且大于第一凹部11形成第一金属层3后的开口宽度z，即z<c<e。优选地，所述第二凸部22靠近所述第二凹部12的一端的宽度小于远离所述第二凹部12的一端的宽度，即y＜x，以便于在键合时第二凸部22可以更加容易的插入第一凹部11和第二凹部12中。
优选地，所述第二凸部22的高度等于所述第一凹部11和所述第二凹部12的深度之和。
需要说明的是，本申请中是以晶圆上的一个器件为例来描述键合晶圆的，对于晶圆上的其他器件和电极连接均适用。进一步需要说明的是，对于晶圆上的电极连接结构，需要在设置第一金属层3之前在第一晶圆1表面先设置一层电极层。
本申请中第一晶圆1具有连通的第一凹部11和第二凹部12，并且第二凹部12的宽度大于第一凹部11，第一晶圆1具有第一凸部21和与第一凹部11和第二凹部12对应的第二凸部22，第一晶圆1和第二晶圆2相对彼此的表面分别有第一金属层3和第二金属层4，即第一凹部11和第二凹部12的内表面分布有第一金属层3，第一凸部21和第二凸部22的表面分布有第二金属层4，且侧壁覆盖有第一金属层3的第一凹部11的宽度不大于第二凸部22远离第二凹部12一端的宽度，因此在键合时，第二金属层4在第二凸部22远离第二凹部12处的两个端点(h，h’)与第一金属层3在第一凹部11开口处的两个端点(g，g’)紧密接触，第二金属层4在第二凸部22靠近第二凹部12处的两个端点与第二凹部12内的金属层紧密接触，且键合后第一金属层3和第二金属层4互融，所以第一晶圆1与第二晶圆2之间没有间隙，气密性提高，由于第一凹部11和第二凹部12的存在，即使第一晶圆1与第二晶圆2键合表面存在异物，并不会影响第一金属层3和第二金属层4在第二凸部22、第一凹部11、第二凹部12处的紧密接触，请参见图16，提升键合气密性的同时，保证键合晶圆上器件的性能。
请参见图4，在上述实施例的基础上，在本申请的一个实施例中，当所述第一凹部11和所述第二凹部12的数量均为一个；相应的，所述第二晶圆2还包括位于所述第一凸部21和所述第二凸部22之间的第三凸部23。
可以理解的是，第一凹部11和第二凹部12的数量均为一个，第二凸部22的数量也为一个，为了增强第一晶圆1和第二晶圆2在键合时的粘结强度而设置第三凸部23。
本申请还提供一种晶圆键合方法，请参考图5，图5为本申请实施例所提供的晶圆键合方法的流程图，该方法包括：
步骤S101：对第一晶圆进行刻蚀形成第一凹部，并在所述第一凹部的底部刻蚀形成第二凹部，且所述第二凹部的宽度大于所述第一凹部的宽度。
具体的：所述对第一晶圆进行刻蚀形成第一凹部，并在所述第一凹部的底部刻蚀形成第二凹部包括：
步骤S1011：在所述第一晶圆的表面制作光刻胶。
步骤S1012：通过光刻技术在所述第一晶圆的表面确定所述第一凹部的位置，并利用干法刻蚀技术对所述位置进行刻蚀形成所述第一凹部。
请参见图6，在第一晶圆1的表面刻蚀形成第一凹部11，通过控制刻蚀的时间和刻蚀速率可以得到预设深度的第一凹部11。第一凹部11的数量为多个，图中仅示出一个为例说明。
步骤S1013：利用湿法刻蚀技术对所述第一凹部的底部刻蚀形成第二凹部。
请参见图7，在步骤S1012后，不需要去除光刻胶，直接进行湿法刻蚀形成第二凹部12。刻蚀溶液为各向同性刻蚀的硝氟酸溶液(HNO3+HF+H2O)，对第一晶圆的材料硅的刻蚀是各向同性的，第二凹部的宽度会比第一凹部的宽度大。第二凹部刻蚀完成后去除光刻胶。
步骤S102：在具有所述第一凹部和所述第二凹部的所述第一晶圆的表面形成第一金属层。
可选的，所述在具有所述第一凹部和所述第二凹部的所述第一晶圆的表面形成第一金属层包括：
步骤S1021：在所述第一晶圆形成有所述第一凹部和所述第二凹部的表面制作金属粘结层。
优选地，采用溅射法形成金属粘结层31，请参见图8。溅射法具有良好的台阶覆盖能力，所形成的金属粘结层与硅表面的粘附性也比较强。
本申请中对金属粘结层不做具体限定，只要与硅有良好粘合力即可满足要求，例如，可以为钨化钛粘结层，或者氮化钛粘接层等等。
步骤S1022：在所述金属粘结层的表面制作金属键合层，且所述第一金属层的厚度不小于所述第二凹部深度的四分之三。
优选地，采用蒸镀法制作金属键合层32，请参见图9，金属键合层的厚度远大于金属粘结层的厚度。因为第二凹部的宽度大于第一凹部的宽度，即第二凹部相对于第一凹部向外侧突出，金属键合层完全填充第二凹部的侧壁较难，因此需要设置较厚的金属键合层，以便在键合时将整个第二凹部填满金属，增加键合力。金属键合层的厚度不小于第二凹部深度的四分之三的目的是，在键合时表面覆盖有第二金属层的第二凸部进入第二凹部时，第二金属层与第二凹部内的金属键合层完美的相融合，确保填满第二凹部。
本申请中金属键合层也不做具体限定，只要是具有延展性的键合层即可。例如，所述金属键合层为锡金属层或者金金属层等等。
步骤S103：对第二晶圆进行刻蚀形成与所述第一凹部和所述第二凹部对应的第二凸部，并对具有所述第二凸部的所述第二晶圆进行刻蚀形成第一凸部，所述第一凸部与所述第二凸部的根部相连。
具体的，所述对第二晶圆进行刻蚀形成与所述第一凹部和所述第二凹部对应的第二凸部，并对具有所述第二凸部的所述第二晶圆进行刻蚀形成第一凸部包括：
步骤S1031：在所述第二晶圆的表面制作光刻胶。
步骤S1032：通过光刻技术确定所述第二凸部的位置，并利用干法刻蚀技术形成所述第二凸部。
请参见图10，利用干法刻蚀技术在第二晶圆2上形成第二凸部22。第二凸部22的数量与第一晶圆1的第一凹部11数量对应，图中仅示出一个为例说明。优选地，通过控制刻蚀选择比和刻蚀角度，使所述第二凸部22靠近所述第二凹部12的一端的宽度小于远离所述第二凹部12的一端的宽度，以便于在键合时第二凸部22可以更加容易的插入第一凹部11和第二凹部12中。
步骤S1033：通过光刻技术确定所述第一凸部的位置，并利用干法刻蚀技术形成所述第一凸部。
请参见图11，用干法刻蚀技术形成第一凸部21，然后将光刻胶去除。
步骤S104：在具有所述第一凸部和所述第二凸部的所述第二晶圆的表面形成第二金属层，其中，侧壁覆盖有所述第一金属层的所述第一凹部的宽度不大于所述第二凸部远离所述第二凹部一端的宽度。
具体的，在具有所述第一凸部和所述第二凸部的所述第二晶圆的表面形成第二金属层包括：
步骤S1041：在所述第二晶圆形成有第一凸部和所述第二凸部的表面制作第一金属粘结层。
请参见图12，采用溅射法形成第一金属粘结层41。
步骤S1042：在所述金属粘结层的表面制作第一金属键合层。
请参见图13，采用蒸镀法形成第一金属键合层42，第一金属键合层42的厚度远大于第一金属粘结层41。
步骤S105：将所述第二凸部与所述第一凹部进行插合，并使所述第一晶圆和所述第二晶圆通过所述第一金属层和所述第二金属层进行键合，得到键合晶圆。
在上述实施例的基础上，在本申请的一个实施例中，当所述第一凹部和所述第二凹部的数量均为一个，在对具有所述第二凸部的所述第二晶圆进行刻蚀形成第一凸部之前，还包括：
对具有所述第二凸部的所述第二晶圆进行刻蚀形成第三凸部；
相应的，对具有所述第二凸部的所述第二晶圆进行刻蚀形成第一凸部包括：
对具有所述第二凸部和所述第三凸部的所述第二晶圆进行刻蚀形成第一凸部。
第一凸部21、第二凸部22、第三凸部23的结构请参见图14。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
以上对本申请所提供的键合晶圆和晶圆键合方法进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

Claims (10)

1.一种键合晶圆，其特征在于，包括：
相对设置的第一晶圆和第二晶圆，所述第一晶圆具有第一凹部和与所述第一凹部底部连通的第二凹部，且所述第二凹部的宽度大于所述第一凹部的宽度，所述第二晶圆具有第一凸部和与所述第一凹部和所述第二凹部对应的第二凸部，所述第一凸部与所述第二凸部的根部相连；
位于所述第一晶圆与所述第二晶圆相对表面的第一金属层；
位于所述第二晶圆与所述第一晶圆相对表面的第二金属层；
侧壁覆盖有所述第一金属层的所述第一凹部的宽度不大于所述第二凸部远离所述第二凹部一端的宽度。
2.如权利要求1所述的键合晶圆，其特征在于，所述第二凸部靠近所述第二凹部的一端的宽度小于远离所述第二凹部的一端的宽度。
3.如权利要求1所述的键合晶圆，其特征在于，所述第一金属层包括：
位于所述第一晶圆与所述第二晶圆相对表面的金属粘结层和层叠在所述金属粘结层表面的金属键合层，所述第一金属层的厚度不小于所述第二凹部深度的四分之三。
4.如权利要求3所述的键合晶圆，其特征在于，所述金属键合层为锡金属层或者金金属层。
5.如权利要求1所述的键合晶圆，其特征在于，所述第一凹部和所述第二凹部的数量均为一个；
相应的，所述第二晶圆还包括位于所述第一凸部和所述第二凸部之间的第三凸部。
6.如权利要求1至5任一项所述的键合晶圆，其特征在于，所述第二凸部的高度等于所述第一凹部和所述第二凹部的深度之和。
7.一种晶圆键合方法，其特征在于，包括：
对第一晶圆进行刻蚀形成第一凹部，并在所述第一凹部的底部刻蚀形成第二凹部，且所述第二凹部的宽度大于所述第一凹部的宽度；
在具有所述第一凹部和所述第二凹部的所述第一晶圆的表面形成第一金属层；
对第二晶圆进行刻蚀形成与所述第一凹部和所述第二凹部对应的第二凸部，并对具有所述第二凸部的所述第二晶圆进行刻蚀形成第一凸部，所述第一凸部与所述第二凸部的根部相连；
在具有所述第一凸部和所述第二凸部的所述第二晶圆的表面形成第二金属层，其中，侧壁覆盖有所述第一金属层的所述第一凹部的宽度不大于所述第二凸部远离所述第二凹部一端的宽度；
将所述第二凸部与所述第一凹部进行插合，并使所述第一晶圆和所述第二晶圆通过所述第一金属层和所述第二金属层进行键合，得到键合晶圆。
8.如权利要求7所述的晶圆键合方法，其特征在于，所述对第一晶圆进行刻蚀形成第一凹部，并在所述第一凹部的底部刻蚀形成第二凹部包括：
在所述第一晶圆的表面制作光刻胶；
通过光刻技术在所述第一晶圆的表面确定所述第一凹部的位置，并利用干法刻蚀技术对所述位置进行刻蚀形成所述第一凹部；
利用湿法刻蚀技术对所述第一凹部的底部刻蚀形成第二凹部。
9.如权利要求7所述的晶圆键合方法，其特征在于，所述在具有所述第一凹部和所述第二凹部的所述第一晶圆的表面形成第一金属层包括：
在所述第一晶圆形成有所述第一凹部和所述第二凹部的表面制作金属粘结层；
在所述金属粘结层的表面制作金属键合层，且所述第一金属层的厚度不小于所述第二凹部深度的四分之三。
10.如权利要求7所述的晶圆键合方法，其特征在于，所述对第二晶圆进行刻蚀形成与所述第一凹部和所述第二凹部对应的第二凸部，并对具有所述第二凸部的所述第二晶圆进行刻蚀形成第一凸部包括：
在所述第二晶圆的表面制作光刻胶；
通过光刻技术确定所述第二凸部的位置，并利用干法刻蚀技术形成所述第二凸部；
通过光刻技术确定所述第一凸部的位置，并利用干法刻蚀技术形成所述第一凸部。
CN202010692393.2A 2020-07-17 2020-07-17 一种键合晶圆及晶圆键合方法 Pending CN111696944A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010692393.2A CN111696944A (zh) 2020-07-17 2020-07-17 一种键合晶圆及晶圆键合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010692393.2A CN111696944A (zh) 2020-07-17 2020-07-17 一种键合晶圆及晶圆键合方法

Publications (1)

Publication Number Publication Date
CN111696944A true CN111696944A (zh) 2020-09-22

Family

ID=72486193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010692393.2A Pending CN111696944A (zh) 2020-07-17 2020-07-17 一种键合晶圆及晶圆键合方法

Country Status (1)

Country Link
CN (1) CN111696944A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112701129A (zh) * 2021-01-07 2021-04-23 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN113506749A (zh) * 2021-09-08 2021-10-15 南通汇丰电子科技有限公司 一种芯片堆叠体及其制备方法
CN114121767A (zh) * 2021-11-19 2022-03-01 武汉新芯集成电路制造有限公司 晶圆键合结构及晶圆键合方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112701129A (zh) * 2021-01-07 2021-04-23 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN112701129B (zh) * 2021-01-07 2023-10-31 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN113506749A (zh) * 2021-09-08 2021-10-15 南通汇丰电子科技有限公司 一种芯片堆叠体及其制备方法
CN113506749B (zh) * 2021-09-08 2021-11-12 南通汇丰电子科技有限公司 一种芯片堆叠体及其制备方法
CN114121767A (zh) * 2021-11-19 2022-03-01 武汉新芯集成电路制造有限公司 晶圆键合结构及晶圆键合方法

Similar Documents

Publication Publication Date Title
CN111696944A (zh) 一种键合晶圆及晶圆键合方法
JP4588753B2 (ja) 電子素子パッケージの製造方法および電子素子パッケージ
TW202410316A (zh) 用於接合元件的結構
JP5613620B2 (ja) 配線基板及びその製造方法
CN103964366A (zh) 封闭的mems器件的内部电接触
CN104340953A (zh) Mems器件及其形成方法
JP2014013810A (ja) 基板、基板の製造方法、半導体装置、及び電子機器
CN105338457B (zh) Mems麦克风及其形成方法
CN114157258B (zh) 温度补偿型声表面滤波器晶圆级封装结构和制造方法
TW201322366A (zh) 感測器製程
KR100618343B1 (ko) 패키징 기판의 제조방법 및 이를 이용한 패키징 방법.
CN212257381U (zh) 一种键合晶圆
CN111684252B (zh) 具有悬浮膜并在锚边缘具有圆角的电容式压力传感器和其他器件
JP2019174267A (ja) 赤外線センサ及び赤外線センサの製造方法
CN114827881B (zh) 背腔形成方法、具有背腔的器件、mems麦克风及制备方法
JP2011255436A (ja) 貫通電極及びこれを用いた微小構造体、並びにそれらの製造方法
CN113035771B (zh) 一种半导体器件及其制备方法、电子装置
CN108632731B (zh) Mems麦克风的形成方法以及mems麦克风
CN109642840B (zh) 压力传感器模块
JP4209033B2 (ja) 半導体装置の製造方法
CN115811923A (zh) 一种晶圆级封装结构及其制造方法
US10000376B2 (en) Method for producing a micro-electromechanical component and a micro-electromechanical component
TWI420641B (zh) 導通體及導通體形成方法及導通體填充方法
AU2015222513B2 (en) Method for producing a component
JP2011148073A (ja) Ｍｅｍｓセンサ及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination