JP2011148073A - Memsセンサ及びその製造方法 - Google Patents

Memsセンサ及びその製造方法 Download PDF

Info

Publication number
JP2011148073A
JP2011148073A JP2010051524A JP2010051524A JP2011148073A JP 2011148073 A JP2011148073 A JP 2011148073A JP 2010051524 A JP2010051524 A JP 2010051524A JP 2010051524 A JP2010051524 A JP 2010051524A JP 2011148073 A JP2011148073 A JP 2011148073A
Authority
JP
Japan
Prior art keywords
layer
substrate
sio
silicon nitride
internal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010051524A
Other languages
English (en)
Inventor
Yoshitaka Utsu
宜隆 宇都
Toru Miyatake
亨 宮武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2010051524A priority Critical patent/JP2011148073A/ja
Publication of JP2011148073A publication Critical patent/JP2011148073A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

【課題】 特に、内部配線層への電気的接続性及び内部空間の高さ寸法のばらつきを小さくすることが可能なMEMSセンサ及びその製造方法を提供することを目的としている。
【解決手段】 第1の基板21と、第2の基板22と、前記第1の基板21の表面に形成される第1のSiO2層25と、前記第1の基板21と前記第1のSiO2層25との間に形成される内部配線層24と、前記第1のSiO2層25の表面25aから前記内部配線層24にかけて形成される貫通孔26と、前記貫通孔26内に形成され前記内部配線層24と電気的に接続される電気接続層28と、前記第2の基板22と前記第1のSiO2層25との間に位置し、前記第2の基板22と前記第1の基板21間に形成される内部空間S2の高さ寸法を規制する突出形状の第1の窒化シリコン層33と、を有することを特徴とする。
【選択図】 図1

Description

本発明は、第1の基板と、第2の基板とが高さ方向に間隔を空けて配置されたMEMSセンサに関する。
特許文献1には、相対向する2つの基板が金属の接合部を介して接合されたMEMSセンサが開示されている。前記接合部は封止層であり、これにより2つの基板間には内部空間が形成される。
しかしながら特許文献1に記載された発明では接合部を半田としており、2つの基板間の高さ寸法の調整を高精度に行うことが困難であるものと考えられる。また、特許文献1では2つの基板の一方を配線基板として構成することを想定していない。
図6(a)は、本発明に対する比較例のMEMSセンサの部分縦断面図を示している。
図6(a)に示すように第1の基板1の表面にSiO2層2が形成され、SiO2層2の表面に内部配線層3が形成されている。またSiO2層2上から内部配線層3上にかけて窒化シリコン層4が形成されている。図6(a)に示すように、窒化シリコン層4には内部配線層3に通じる貫通孔4aが形成され、前記貫通孔4a内に電気接続層5が形成されている。また窒化シリコン層4からSiO2層2にかけて貫通孔6が形成され、第1の基板1に通じる前記貫通孔6内に電気接続層7が形成される。
図6(a)に示すように、窒化シリコン層4には突出部4bが形成され、この突出部4bは高さ寸法L1(キャビティ高さ)で形成される。
図6(a)に示すように第2の基板8と突出部4bとの間は接合部9を介して接合されている。
図6(a)に示す比較例のMEMSセンサでは、第1の基板1側を配線基板として構成できる。また窒化シリコン層4の突出部4bの高さ寸法L1により内部空間S1の間隔を規制することが出来る。
しかしながら図6(a)に示すMEMSセンサの構造では次のような問題点があった。すなわち窒化シリコン層4は、SiO2層2や内部配線層3(例えばAlCu)に比べてエッチングレートが高く、図6(a)に示す貫通孔4a,6を形成する過程で、窒化シリコン層4が横方向にもオーバーエッチングされて、窒化シリコン層4の側面に図6(b)(図6(a)の点線Aで囲んだ部分を示す部分拡大縦断面図)に示すような逆テーパ面10が形成されるといった問題があった。この結果、貫通孔4a,6内に電気接続層5,7を埋め込み形成した際に逆テーパ面10での付着が悪いため、逆テーパ面10付近で断線が生じやすくなる。また逆テーパ面10付近に空隙が形成され、熱処理工程等を経た際に、逆テーパ面10付近にストレスが生じて断線や剥離等を引き起こしやすくなる。
また図6(a)に示すMEMSセンサでは、窒化シリコン層4を途中までエッチングして突出部4bを形成するが、この構成では、突出部4bの高さ寸法L1にばらつきが生じやすい。0.5%〜8%程度のばらつき(基準の高さ寸法L1に対するばらつき)が生じることがわかった。このように突出部4bの高さ寸法L1にばらつきが生じると内部空間S1の間隔が変動してしまう。例えば、第2の基板8に高さ方向に変位可能な可動部が形成された構成では、突出部4bの高さ寸法L1の変動により内部空間S1内での可動部のギャップ長L2が変動してしまい検出特性の劣化やばらつきに繋がり好ましくない。
一方、窒化シリコン層4の部分もSiO2層とすると、SiO2層のエッチングレートは非常に遅いために、突出部4bの形成に非常に時間がかかり、また高さ寸法L1のみならず面内方向への寸法ばらつきも生じやすくなる。更にSiO2層は応力が大きいために第2の基板8と突出部4b間が剥離されやすくなる。
特開2005−236159号公報
本発明は、上記従来の課題を解決するものであり、特に、電気配線の安定性を向上させることができ、さらには内部空間の高さ寸法のばらつきを小さくすることが可能なMEMSセンサ及びその製造方法を提供することを目的としている。
本発明におけるMEMSセンサは、
第1の基板と、第2の基板と、前記第1の基板の表面に形成される第1のSiO2層と、前記第1の基板と前記第1のSiO2層との間に形成される内部配線層と、前記第1のSiO2層の表面から前記内部配線層にかけて形成される貫通孔と、前記貫通孔内に形成され前記内部配線層と電気的に接続される電気接続層と、前記第2の基板と前記第1のSiO2層との間に位置し、前記第2の基板と前記第1の基板間に形成される内部空間の高さ寸法を規制する突出形状の第1の窒化シリコン層と、を有することを特徴とするものである。
本発明では、内部配線層に通じる電気接続層の形成のための貫通孔を第1の窒化シリコン層に形成せずに第1のSiO2層に形成し、突出形状の第1の窒化シリコン層は内部空間の高さ寸法を規制する規制層として第1のSiO2層上に形成した。これにより、比較例のように貫通孔の側面に逆テーパ面が形成されるのを抑制でき、電気接続層の断線を抑制できる。また、内部空間の高さ寸法のばらつきを小さくすることができる。更に、SiO2層に比べて応力が小さい突出形状の第1の窒化シリコン層と第2の基板間を接合することで応力緩和でき基板間の剥離等の不具合を抑制できる。
本発明では、前記第1の窒化シリコン層を、前記第2の基板の周囲を囲む封止層として機能させることが出来る。
また本発明では、前記内部配線層は、前記第1の窒化シリコン層の前記電気接続層が形成されている内側から前記第1の窒化シリコン層の外側に引き出されており、前記第1の窒化シリコン層の外方にて外部接続層と電気的に接続されていることが好ましい。
また本発明では、前記第2の基板は、アンカ部と、前記アンカ部に高さ方向へ変位可能に支持される可動部と、前記アンカ部及び前記可動部の周囲に形成された枠体部とを有して構成され、前記第2の基板の前記第1の基板と対向する反対側には前記アンカ部及び前記枠体部に固定される支持基板が設けられており、
前記枠体部と前記第1のSiO2層間に前記第1の窒化シリコン層が形成されており、前記アンカ部と前記第1のSiO2層間に突出形状の第2の窒化シリコン層が形成されており、前記第1の窒化シリコン層と前記枠体層間、及び、前記第2の窒化シリコン層と前記アンカ部間が金属層により共晶接合されている構成に好ましく適用できる。
本発明では、アンカ部と接合される第2の窒化シリコン層を第1の窒化シリコン層と同じ高さ寸法にて形成できる。また共晶接合により、第1の窒化シリコン層と枠体層間、及び、第2の窒化シリコン層とアンカ部間を強固に接合することが出来る。
上記構成において、前記電気接続層から前記可動部と対向する位置にかけて前記第1のSiO2層の表面に延出する固定電極層を形成することができる。これにより可動部と固定電極層間の静電容量変化を利用したMEMSセンサを構成することが出来る。
あるいは上記構成において、前記内部配線層と同一形成面に前記可動部と対向する固定電極層が形成されており、前記固定電極層は前記第1のSiO2層から露出して形成されていることが、MEMSセンサの信頼性を向上させることができ、より好ましい。
また本発明では、前記アンカ部と前記第2の窒化シリコン層間に形成された前記金属層からなる接合部が、前記貫通孔内にて前記電気接続層として前記内部配線層と接続されている構成に好ましく適用できる。
また本発明では、前記第2の基板と前記第1の窒化シリコン層間が金属層により共晶接合されていることが好ましい。これにより適切に第1の基板と第2の基板間を封止できる。
または本発明におけるMEMSセンサは、
第1の基板と、第2の基板と、前記第2の基板の前記第1の基板と対向する反対側に形成された支持基板と、を有し、
前記第2の基板は、アンカ部と、前記アンカ部に高さ方向へ変位可能に支持される可動部と、前記アンカ部及び前記可動部の周囲に形成された枠体部とを有して構成され、前記アンカ部及び前記枠体部と前記支持基板間が固定されており、
前記第1の基板の前記第2の基板との対向面側には絶縁層が形成され、前記絶縁層は、前記アンカ部及び前記枠体部と対向する位置で突出し、前記絶縁層と前記アンカ部間、及び前記絶縁層と前記枠体部間が、金属層により共晶接合されており、
前記絶縁層内には内部配線層が形成されており、前記内部配線層と同一形成面に前記可動部と対向する固定電極層が形成されており、前記固定電極層は前記絶縁層から露出して形成されていることを特徴とするものである。
これにより、電気配線の安定性を向上させることができ、信頼性に優れたMEMSセンサにできる。
また上記構成において、前記絶縁層には前記内部配線層と対向する位置に貫通孔が形成され、前記貫通孔を介して前記内部配線層と、前記絶縁層及び前記アンカ部間に形成された金属層よりなる接合部とが接続されていることが好ましい。
また本発明では、前記第1の基板の表面に第2のSiO2層が形成され、前記第2のSiO2層の表面に前記内部配線層が形成され、前記内部配線層上から前記第2のSiO2層上にかけて前記第1のSiO2層が形成されている構成に出来る。これにより、第1の基板と内部配線層間を適切に電気的に絶縁することが出来る。また第1のSiO2層の下に同じエッチングレートの第2のSiO2層を設けたことで、第1のSiO2層から第2のSiO2層にかけて貫通孔を形成するときに逆テーパ面等が形成されることなく適切に前記貫通孔を形成することができる。
また本発明におけるMEMSセンサの製造方法は、
第1の基板の一方の表面側に内部配線層を形成し、前記第1の基板の表面から前記内部配線層上にかけて第1のSiO2層を形成する工程、
前記第1のSiO2層上に重ねて窒化シリコン層を形成する工程、
不要な前記窒化シリコン層を除去して突出形状の第1の窒化シリコン層を形成する工程、
前記第1のSiO2層に前記内部配線層に通じる貫通孔を形成し、前記貫通孔内に前記内部配線層と電気的に接続される電気接続層を形成する工程、
前記第1の基板に対して第2の基板を対向配置し、このとき、前記第1の基板と前記第2の基板間に形成される内部空間の高さ寸法を前記第1の窒化シリコン層の高さ寸法にて規制する工程、
を有することを特徴とするものである。
本発明のMEMSセンサの製造方法によれば、比較例のように貫通孔の側面に逆テーパ面が形成されるのを抑制でき、電気接続層の断線を抑制できる。また、第1の窒化シリコン層の高さ寸法を高精度に規制でき、内部空間の高さ寸法のばらつきを小さくすることができる。
本発明のMEMSセンサ及びその製造方法によれば、貫通孔の側面に逆テーパ面が形成されるのを抑制でき、電気接続層の断線を抑制できる。また、第1の窒化シリコン層の高さ寸法を高精度に規制でき、内部空間の高さ寸法のばらつきを小さくすることができる。本発明では、電気配線の安定性を向上させることができ、信頼性に優れたMEMSセンサにできる。
本発明の第1実施形態のMEMSセンサの模式図(縦断面図)、 図1に示すMEMSセンサの配線基板の製造方法を示す工程図(縦断面図)、 本発明の第2実施形態のMEMSセンサの模式図(縦断面図)、 本発明の第3実施形態のMEMSセンサの模式図(縦断面図)、 本発明の第4実施形態のMEMSセンサの模式図(縦断面図)、 比較例におけるMEMSセンサの模式図(縦断面図)、
図1は本発明の第1実施形態のMEMSセンサの模式図(縦断面図)、図2は図1に示すMEMSセンサの配線基板の製造方法を示す工程図(縦断面図)、図3は、本発明の第2実施形態のMEMSセンサの模式図(縦断面図)、図4は本発明の第3実施形態のMEMSセンサの模式図(縦断面図)、図5は、本発明の第4実施形態のMEMSセンサの模式図(縦断面図)、である。
図1に示すようにMEMSセンサ20は、第1の基板21と第2の基板22とを備える。第1の基板21及び第2の基板22はともにシリコンで構成される。
図1に示すように第1の基板21の表面21aには、第2のSiO2層23が全面に形成されている。第2のSiO2層23の表面23aには、内部配線層24が形成されている。内部配線層24の材質は特に限定されるものでないが例えばAlCuで形成される。図1に示すように内部配線層24はX方向に延出して形成されている。
図1に示すように第2のSiO2層23上から内部配線層24上にかけて第1のSiO2層25が形成される。これにより内部配線層24はSiO2層の内部に埋設された状態になる。第1のSiO2層25の表面25aは平坦化面である。
図1に示すように第1のSiO2層25には内部配線層24と対向する位置に貫通孔26,27が形成される。貫通孔26は後述する第1の窒化シリコン層33により囲まれた内側(内部空間S2側)に形成され、貫通孔27は第1の窒化シリコン層33の外側に形成される。
図1に示すように、貫通孔26の内部は導電性材料の電気接続層28により埋められる。また電気接続層28から一体となって第1のSiO2層25の表面25aに延出する固定電極層29が形成される。また貫通孔27の内部も電気接続層46により埋められる。そして電気接続層46と一体となって第1のSiO2層25の表面25aに延出する出力信号用の外部接続層30が形成されている。
また図1に示すように、第1のSiO2層25から第2のSiO2層23にかけて連続する貫通孔31が形成されている。貫通孔31は第1の基板21の表面21aにまで通じている。そして貫通孔31の内部は電気接続層32により埋められている。電気接続層32の表面は第1のSiO2層25の表面25aに露出している。
各貫通孔26,27,31は、上面側から下面方向(第1の基板21方向)に向けて徐々に間隔が狭くなるように側面がテーパ面にて形成されている。
各電気接続層28,32,46や固定電極層29、外部接続層30の材質は特に限定されないが導電性に優れた材質が好ましく適用される。
図1に示すように、第1のSiO2層25の表面25a(平坦化面)には突出形状の第1の窒化シリコン層33が形成される。第1の窒化シリコン層33は平面視にて枠形状で形成される。図1に示す実施形態では、第1の窒化シリコン層33にて囲まれた空間(キャビティ)内に固定電極層29及び電気接続層32が露出し、更に突出形状の第2の窒化シリコン層34が設けられている。第1の窒化シリコン層33及び第2の窒化シリコン層34は共にL3の高さ寸法で形成されている。ここで高さ寸法L3とは、第1のSiO2層25の表面25aから第1の窒化シリコン層33の上面までの高さ寸法で規定される。第1の窒化シリコン層33及び第2の窒化シリコン層34は、SiNやSiNx等である。
第1の窒化シリコン層33及び第2の窒化シリコン層34の縦断面形状はいずれも略台形状である。すなわち下面から上面に向かうにしたがって徐々に窒化シリコン層の両側面間の幅寸法が小さくなる形状となっている。
図1に示す第1の基板21から後述する窒化シリコン層33,34の表面に形成される第1の金属層43までの積層構造により配線基板45が構成される。
図1に示すように、第2の基板22は、第1の基板21の反対面側に酸化絶縁層(儀性層)35を介して支持基板36に固定支持される。第2の基板22、酸化絶縁層35及び支持基板36によりSOI(Silicon on Insulator)基板を構成することが出来る。支持基板36はシリコンで形成される。
図1に示すように第2の基板22は、アンカ部37、可動部38、ばね部39及び枠体部40とを有して構成される。第2の基板22をエッチング加工することで各パーツを構成できる。可動部38はアンカ部37にばね部39を介して高さ方向(Z)に変位可能に支持される。可動部38と枠体部40は分離されている。枠体部40の平面形状は、第1の窒化シリコン層33とほぼ同一形状であり、枠体部40と第1の窒化シリコン層33とは高さ方向(Z)で対向している。
図1に示すように、可動部38及びばね部39と支持基板36との間には酸化絶縁層35は形成されていない。このため可動部38は高さ方向(Z)への変位を可能としている。酸化絶縁層35はSiO2で形成されることが好適である。
また図1に示すように一方の可動部38は固定電極層29と高さ方向(Z)で対向した位置にある。また他方の可動部38は、アース電位にある電気接続層32と対向した位置にある。このため可動部38が高さ方向(Z)に変位すると固定電極層29及び電気接続層32との間の距離が変化して静電容量が変化し、静電容量変化を、外部接続層30を通じて電気回路にて検出することで例えば加速度の変化や加速度の大きさを検知することができる。
図1に示すように、第1の窒化シリコン層33と枠体部40との間、及び第2の窒化シリコン層34とアンカ部37との間には金属層による接合部41,42が形成されている。図1に示すように接合部41,42は第1の金属層43と第2の金属層44とが共晶接合されたものである。第1の金属層43と第2の金属層44とのどちらか一方がAl(アルミニウム)で形成され、他方がGe(ゲルマニウム)で形成されることが好適である。
図1に示すように、アンカ部37と第2の窒化シリコン層34間に介在する接合部42の第1の金属層43は、第2の窒化シリコン層34の側面にかけて形成され図示しない入力信号用の配線層に延びている。なお前記配線層はSiO2層23,25内に埋められた図示しない内部配線層に接続されて外部にまで電気的に引き出されている。
図2は、図1に示す配線基板45の製造方法を示す工程図である。図2(a)に示す工程では、シリコンで形成された第1の基板21上に第2のSiO2層23を形成し、更に第2のSiO2層23上の所定領域に内部配線層24を形成する。そして、内部配線層24上から第2のSiO2層23上にかけて第1のSiO2層25を形成する。
次に図2(b)の工程では、CMP技術等により、第1のSiO2層25の表面25aを平坦化する。なお、図2(a)(b)の工程にて、内部配線層24はSiO2層内に埋め込まれた状態となる。
次に図2(c)の工程では、第1のSiO2層25の表面25aに窒化シリコン層50を形成する。
そして図2(d)の工程では、不要な窒化シリコン層50をエッチングにて除去し、第1のSiO2層25の表面25aに突出形状の第1の窒化シリコン層33及び第2の窒化シリコン層34を残す。第1の窒化シリコン層33は、平面視にて枠形状で形成されており、第1の窒化シリコン層33にて囲まれた空間(キャビティ)を形成できる。第2の窒化シリコン層34は第2の基板22に形成されるアンカ部37と対向する領域に形成される(図1参照)。
次に図2(e)の工程では、第1のSiO2層25に内部配線層24に通じる貫通孔26,27をエッチングにて形成する。貫通孔26を第1の窒化シリコン層33にて囲まれた空間の内側に形成し、貫通孔27を外側に形成する。また、貫通孔26,27の形成と同時に、第1のSiO2層25に貫通孔51を形成する。
次に図2(f)の工程では、貫通孔51の部分を更に深くエッチングして、第1の基板21にまで通じる貫通孔31を形成する。なお貫通孔31を2回のエッチングにより形成するため貫通孔31の側面に段差が形成されている。
次に図2(g)の工程では、第1の窒化シリコン層33上、第2の窒化シリコン層34上、及び第1のSiO2層25上の全領域に導電層52をスパッタ法等で形成する。このとき、各貫通孔26,27,31内も導電層52にて埋められる。
次に図2(h)の工程では、不要な導電層52をエッチングにて除去する。これにより、貫通孔26内にて内部配線層24と電気的に接続される電気接続層28及び電気接続層28と一体に形成される固定電極層29を形成できる。更に、貫通孔27内にて内部配線層24と電気的に接続される電気接続層46及び電気接続層46と一体に形成される外部接続層30を形成できる。更に貫通孔31内にて第1の基板21に接続される電気接続層32を形成できる。また第1の窒化シリコン層33及び第2の窒化シリコン層34上に第1の金属層43を形成できる。なお第2の窒化シリコン層34上に形成された第1の金属層43は第1のSiO2層25上に形成された図示しない配線層と一体に形成される。
このようにして配線基板45を形成することができる。続いて、アンカ部37、可動部38及び枠体部40を備える第2の基板22と配線基板45とを第1の金属層43及び第2の金属層44により共晶接合する。このとき、第1の金属層43と第2の金属層44との間で適切に共晶接合を起こすべく所定の熱処理を施す。
本実施形態のMEMSセンサ20によれば、内部配線層24に通じる貫通孔26、27を第1のSiO2層25に形成し、窒化シリコン層に形成していない。そして突出形状の第1の窒化シリコン層33を内部空間S2の高さ寸法を規制する規制層として第1のSiO2層25上に形成している。
貫通孔26,27は、上面を除いて囲まれた非常に狭い空間であるためエッチングの際のエッチングガス(例えばCF4ガス)が貫通孔内に溜まりやすく、エッチングレートが高い(速い)窒化シリコン層に空間の狭い貫通孔を形成するとエッチングガスの滞留により横方向にもエッチングが進行し図6(b)で示した窒化シリコン層4の側面のように逆テーパ面10が形成されやすくなる。これに対して、本実施形態では、貫通孔26,27を、窒化シリコン層に比べてSiO2層のエッチングレートが低い(遅い)第1のSiO2層25に貫通孔26,27を形成しているから、貫通孔26,27に逆テーパ面が形成されるのを抑制でき、貫通孔26,27を適切に導電材料で埋めることができ、電気接続層28,46の断線を抑制することが出来る。また電気接続層28,46に空隙が形成されるのを抑制でき、共晶接合のための熱処理等によっても電気接続層28,46が断線する等の不具合が生じるのを適切に防止することが出来る。
また図1に示す実施形態では、第1のSiO2層25と第2のSiO2層23との2層構造とし、第1のSiO2層25及び第2のSiO2層23に連続する貫通孔31を形成しているが、この貫通孔31にも逆テーパ面が形成されるのを抑制でき、電気接続層32の断線を抑制することができる。
よって本実施形態では比較例に比べて電気配線の安定性を向上させることができ、信頼性に優れたMEMSセンサにできる。
また図1に示す実施形態のMEMSセンサ20の構造では、内部空間S2の高さ寸法のばらつきを小さくすることができる。図2(d)の工程では、不要な窒化シリコン層50をエッチングで除去する。このとき、エッチングレートが低い(遅い)第1のSiO2層25がストッパとなるため(多少、第1のSiO2層25がオーバーエッチングされる場合がある)、本実施形態では、第1のSiO2層25の表面25aから突出形状の第1の窒化シリコン層33の上面までの高さ寸法L3を、図2(c)に示す窒化シリコン層50の成膜時の膜厚によりほぼ規制することが出来る。本実施形態では、高さ寸法L3のばらつきを1%前後に小さくすることができることがわかった。
なお図1に示すように、内部空間S2の高さ寸法は、第1の窒化シリコン層33の高さ寸法L3と接合部41の膜厚とを足した寸法となるが、接合部41の膜厚は高さ寸法L3に比べて非常に薄く、したがって、内部空間S2の高さ寸法を概ね第1の窒化シリコン層33の高さ寸法L3で決定できる。
また本実施形態では、SiO2層に比べて応力が小さい窒化シリコン層33,34と第2の基板22間を接合することで応力緩和でき基板間の剥離等の不具合を抑制することが出来る。
図1に示す実施形態では、配線基板45側に第1の窒化シリコン層33とともに、アンカ部37と接合される第2の窒化シリコン層34を第1の窒化シリコン層33と同じ膜厚にて形成することができる。また本実施形態では、接合部41,42の共晶接合により、第1の窒化シリコン層33と枠体部40間、及び、第2の窒化シリコン層34とアンカ部37間を強固に接合することが出来る。
また、固定電極を可動部38とともに第2の基板22側に形成することもできるが(例えば可動部38を櫛歯状電極とし、各電極間に櫛歯状の固定電極を介在させる)、本実施形態では、図1のように配線基板45側に固定電極層29を簡単且つ適切に形成でき、可動部38と固定電極層29間の静電容量変化を利用したMEMSセンサ20を適切に構成することが出来る。
また第1のSiO2層25の下に第2のSiO2層23が形成されていなくてもよいが、図1の構成により内部配線層24を適切にSiO2層の内部に埋め込むことが出来る。また第1のSiO2層25下に、同じエッチングレートの第2のSiO2層23を形成したことで、第1のSiO2層25から第2のSiO2層23にかけて形成される貫通孔31に逆テーパ面が形成される不具合を抑制することが出来る。
図3は、本発明における第2実施形態のMEMSセンサの模式図(縦断面図)である。なお図1と同じ部分は図1と同じ符号を付した。また図3では図1に示すばね部39やアース電位にある電気接続層32の図示を省略した。
この実施形態でも図1と同様に第1の基板21側に形成されたSiO2層23,25に内部配線層24が埋設されている。
図3に示す実施形態では、内部配線層24と同じ形成面である第2のSiO2層23の表面23aに固定電極層29が形成されている。そして固定電極層29は内部配線層24を覆う第1のSiO2層25から露出して形成されている。
更に、第1のSiO2層25上に突出形状の窒化シリコン層33,34が形成されている。
ところで本実施形態では、貫通孔を、窒化シリコン層に比べてエッチングレートが低い(遅い)第1のSiO2層25に形成しているから、貫通孔に逆テーパ面が形成されるのを抑制できるが、貫通孔内では導電材料が薄く付き回ることがあり、特に微小な貫通孔の形状変化による付き回りの悪化、共晶接合時における熱ストレス、パターン形成時に使用されるエッチング剤が付着することによる断線や配線抵抗の増大等、MEMSセンサの信頼性を低下させる場合がある。
そのため図3に示す実施形態では、可動部38と対向する部分に形成された第1のSiO2層を除去して配線層の一部を露出させ、その露出した配線層の部分を固定電極層29としている。したがって図3では、貫通孔を介して固定電極層29と内部配線層とを高さ方向に接続する必要がない。よって、電気配線の安定性をより効果的に向上させることができ、信頼性に優れたMEMSセンサ20にできる。
一方、図3に示すように、第1のSiO2層25に形成された貫通孔60,60を介して内部配線層24と、アンカ部37及び第2の窒化シリコン層34間を接合する接合部42とが接続されている。この部分は共晶接合の際の熱処理により接合部42を構成する金属層の一部が貫通孔60内に流れ込みやすい。このため貫通孔60を適切に導電材料で埋めることができ、接合部42と内部配線層24間には安定した電気接続性を得ることができる。
図4は、本発明における第3実施形態のMEMSセンサの模式図(縦断面図)である。なお図1,図3と同じ部分は図1と同じ符号を付した。また図4では図1に示すばね部39やアース電位にある電気接続層32の図示を省略した。
図4に示す実施形態では、第1の基板21上にSiO2層61が形成され、SiO2層61上に内部配線層24が形成されている。また内部配線層24と同じ形成面であるSiO2層61の表面61aに固定電極層29が形成されている。
図4に示す実施形態では、内部配線層24上が絶縁層62で埋められている。絶縁層62はSiO2層や窒化シリコン層等である。絶縁層62の表面には、アンカ部37及び枠体部40との対向する部分が突出しており、他の部分が凹形状のキャビティ部となっている。
図4に示す実施形態でも図3と同様に、可動部38と対向する部分に形成された絶縁層62を除去して配線層の一部を露出させ、その露出した配線層の部分を固定電極層29としている。したがって図4では、貫通孔を介して固定電極層29と内部配線層とを高さ方向に接続する必要がない。よって、電気配線の安定性をより効果的に向上させることができ、信頼性に優れたMEMSセンサ20にできる。
また図4に示す実施形態でも図3と同様に、絶縁層62に形成された貫通孔63,63を介して内部配線層24と、アンカ部37及び絶縁層62間を接合する接合部42とが接続されている。この部分は共晶接合の際の熱処理により接合部42の一部が貫通孔63内に流れ込みやすい。このため貫通孔63を適切に導電材料で埋めることができ、接合部42と内部配線層24間には安定した電気接続性を得ることができる。
図3に示す実施形態では第1のSiO2層25の表面であって可動部38と対向する箇所に、図4に示す実施形態では、絶縁層62の表面であって可動部38と対向する箇所に、夫々、突起部65が形成されている。突起部65は、可動部38が高さ方向へ所定以上変位するのを抑制する機能やスティキング防止機能を有する。
図3,図4に示す実施形態では、製造過程で固定電極層29上を覆っていた第1のSiO2層25や絶縁層62を全て除去せず、一部を突起部65として残すことで、固定電極層29上にも突起部65を設けることが可能である。
図5は、図1とは別の実施形態を示すMEMSセンサの部分縦断面図を示す。図5では、第1の基板21上に電気的絶縁性の下地層53を介して内部配線層24が形成されている。下地層53はSiO2層以外であってもよい。図3に示すように、内部配線層24上には第1のSiO2層25が形成されている。そして第1のSiO2層25には内部配線層24に通じる貫通孔26,27が形成されている。そして貫通孔26,27内に電気接続層28,46が形成されている。
図5に示す実施形態では、第1のSiO2層25上に平面視にて枠形状の第1の窒化シリコン層33が突出形成されている。そして、第1の窒化シリコン層33上に共晶接合による接合部41を介して第2の基板55が形成されている。これにより第1の基板21と第2の基板55間に内部空間S3が形成され、内部空間S3の高さ寸法を第1の窒化シリコン層33の高さ寸法(膜厚)により適切に規制することが出来る。
図5に示す実施形態では、内部空間S3内に、センサ素子56が設置され、センサ素子56の接続端子部57が電気接続層46と電気的に接続された状態となっている(図3では一方の接続端子部の接続状態を示す)。
20 MEMSセンサ
21 第1の基板
22、55 第2の基板
23 第2のSiO2
24 内部配線層
25 第1のSiO2
26、27、31、51、60、63 貫通孔
28、32、46 電気接続層
29 固定電極層
30 外部接続層
33 第1の窒化シリコン層
34 第2の窒化シリコン層
35 酸化絶縁層
36 支持基板
37 アンカ部
38 可動部
40 枠体部
41、42 接合部
45 配線基板
50 窒化シリコン層
52 導電層
53 下地層
56 センサ素子
61 SiO2
62 絶縁層
65 突起部

Claims (10)

  1. 第1の基板と、第2の基板と、前記第1の基板の表面に形成される第1のSiO2層と、前記第1の基板と前記第1のSiO2層との間に形成される内部配線層と、前記第1のSiO2層の表面から前記内部配線層にかけて形成される貫通孔と、前記貫通孔内に形成され前記内部配線層と電気的に接続される電気接続層と、前記第2の基板と前記第1のSiO2層との間に位置し、前記第2の基板と前記第1の基板間に形成される内部空間の高さ寸法を規制する突出形状の第1の窒化シリコン層と、を有することを特徴とするMEMSセンサ。
  2. 前記第1の窒化シリコン層は、前記第2の基板の周囲を囲む封止層として機能する請求項1記載のMEMSセンサ。
  3. 前記内部配線層は、前記第1の窒化シリコン層の前記電気接続層が形成されている内側から前記第1の窒化シリコン層の外側に引き出されており、前記第1の窒化シリコン層の外方にて外部接続層と電気的に接続されている請求項1又は2に記載のMEMSセンサ。
  4. 前記第2の基板は、アンカ部と、前記アンカ部に高さ方向へ変位可能に支持される可動部と、前記アンカ部及び前記可動部の周囲に形成された枠体部とを有して構成され、前記第2の基板の前記第1の基板と対向する反対側には前記アンカ部及び前記枠体部に固定される支持基板が設けられており、
    前記枠体部と前記第1のSiO2層間に前記第1の窒化シリコン層が形成されており、前記アンカ部と前記第1のSiO2層間に突出形状の第2の窒化シリコン層が形成されており、前記第1の窒化シリコン層と前記枠体層間、及び、前記第2の窒化シリコン層と前記アンカ部間が金属層により共晶接合されている請求項1ないし3のいずれか1項に記載のMEMSセンサ。
  5. 前記電気接続層から前記可動部と対向する位置にかけて前記第1のSiO2層の表面に延出する固定電極層が形成されている請求項4記載のMEMSセンサ。
  6. 前記内部配線層と同一形成面に前記可動部と対向する固定電極層が形成されており、前記固定電極層は前記第1のSiO2層から露出して形成されている請求項4記載のMEMSセンサ。
  7. 前記アンカ部と前記第2の窒化シリコン層間に形成された前記金属層からなる接合部が、前記貫通孔内にて前記電気接続層として前記内部配線層と接続されている請求項4ないし6のいずれか1項に記載のMEMSセンサ。
  8. 前記第2の基板と前記第1の窒化シリコン層間が金属層により共晶接合されている請求項1ないし3のいずれか1項に記載のMEMSセンサ。
  9. 前記第1の基板の表面に第2のSiO2層が形成され、前記第2のSiO2層の表面に前記内部配線層が形成され、前記内部配線層上から前記第2のSiO2層上にかけて前記第1のSiO2層が形成されている請求項1ないし8のいずれか1項に記載のMEMSセンサ。
  10. 第1の基板の一方の表面側に内部配線層を形成し、前記第1の基板の表面から前記内部配線層上にかけて第1のSiO2層を形成する工程、
    前記第1のSiO2層上に重ねて窒化シリコン層を形成する工程、
    不要な前記窒化シリコン層を除去して突出形状の第1の窒化シリコン層を形成する工程、
    前記第1のSiO2層に前記内部配線層に通じる貫通孔を形成し、前記貫通孔内に前記内部配線層と電気的に接続される電気接続層を形成する工程、
    前記第1の基板に対して第2の基板を対向配置し、このとき、前記第1の基板と前記第2の基板間に形成される内部空間の高さ寸法を前記第1の窒化シリコン層の高さ寸法にて規制する工程、
    を有することを特徴とするMEMSセンサの製造方法。
JP2010051524A 2009-12-25 2010-03-09 Memsセンサ及びその製造方法 Withdrawn JP2011148073A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010051524A JP2011148073A (ja) 2009-12-25 2010-03-09 Memsセンサ及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009294696 2009-12-25
JP2009294696 2009-12-25
JP2010051524A JP2011148073A (ja) 2009-12-25 2010-03-09 Memsセンサ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2011148073A true JP2011148073A (ja) 2011-08-04

Family

ID=44535551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010051524A Withdrawn JP2011148073A (ja) 2009-12-25 2010-03-09 Memsセンサ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2011148073A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013039660A (ja) * 2011-08-16 2013-02-28 Freescale Semiconductor Inc ボンディングウェハにmemsを取付ける方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013039660A (ja) * 2011-08-16 2013-02-28 Freescale Semiconductor Inc ボンディングウェハにmemsを取付ける方法

Similar Documents

Publication Publication Date Title
CN102815659B (zh) 具有可移动部件的半导体器件及其制造方法
KR100438163B1 (ko) 반도체 장치 및 그의 제조방법
JP4766143B2 (ja) 半導体装置およびその製造方法
US20140048922A1 (en) Semiconductor device and method of manufacturing the same
KR101115968B1 (ko) 용량형 역학량 센서와 반도체 장치
US8525277B2 (en) MEMS device
JP2009522806A (ja) 集積回路の縦型dmosデバイス
JP2017036966A (ja) 半導体装置
JP2023036718A (ja) Mems素子およびmemsモジュール
JP2000133616A (ja) 集積デバイスの製造方法および集積デバイス
JP2010205921A (ja) 半導体装置および半導体装置の製造方法
JP5366463B2 (ja) 物理量センサ及びその製造方法、ならびに、物理量センサ実装構造
JP2011148073A (ja) Memsセンサ及びその製造方法
JP2005101144A (ja) 半導体装置および半導体装置の製造方法
JP5442277B2 (ja) Memsセンサ及びその製造方法
CN101506970B (zh) 减小基片与基片上的凸出电极之间的应力
JP2010025822A (ja) 物理量センサ及びその製造方法
JP2008105112A (ja) Memsデバイス
JP3129284B2 (ja) 半導集積回路装置の製造方法
JP2014071052A (ja) 静電容量型圧力センサ及びその製造方法
CN109642840B (zh) 压力传感器模块
KR20120054126A (ko) 멤스 센서의 웨이퍼 레벨 패키지 및 그 제조 방법
US7696083B2 (en) Multi-layer device
JP2007220476A (ja) 半導体装置の電気的接続構造及び当該構造を備えた機器
KR100336576B1 (ko) 웨이퍼 레벨 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20120925

Free format text: JAPANESE INTERMEDIATE CODE: A621

A761 Written withdrawal of application

Effective date: 20130530

Free format text: JAPANESE INTERMEDIATE CODE: A761