JP2011148073A - Mems sensor and method for manufacturing the same - Google Patents

Mems sensor and method for manufacturing the same Download PDF

Info

Publication number
JP2011148073A
JP2011148073A JP2010051524A JP2010051524A JP2011148073A JP 2011148073 A JP2011148073 A JP 2011148073A JP 2010051524 A JP2010051524 A JP 2010051524A JP 2010051524 A JP2010051524 A JP 2010051524A JP 2011148073 A JP2011148073 A JP 2011148073A
Authority
JP
Japan
Prior art keywords
layer
substrate
sio
silicon nitride
internal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010051524A
Other languages
Japanese (ja)
Inventor
Yoshitaka Utsu
宜隆 宇都
Toru Miyatake
亨 宮武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2010051524A priority Critical patent/JP2011148073A/en
Publication of JP2011148073A publication Critical patent/JP2011148073A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a MEMS sensor with reduced variation, particularly in the electrical connectivity to an internal wiring layer and in the height of internal space, and the method for manufacturing thereof. <P>SOLUTION: The MEMS sensor includes: a first substrate 21; a second substrate 22; a first SiO<SB>2</SB>layer 25 formed on the surface of the first substrate 21; the internal wiring layer 24 formed between the first substrate 21 and the first SiO<SB>2</SB>layer 25; a through-hole 26 formed through a portion from a surface 25a of the first SiO<SB>2</SB>layer 25 to the internal wiring layer 24; an electric connection layer 28 formed in the through-hole 26 so as to be electrically connected to the internal wiring layer 24; and a first silicon nitride layer 33 with a protruding shape, located between the second substrate 22 and the first SiO<SB>2</SB>layer 25 so as to regulate the height of the internal space S2 formed between the second substrate 22 and the first substrate 21. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、第1の基板と、第2の基板とが高さ方向に間隔を空けて配置されたMEMSセンサに関する。   The present invention relates to a MEMS sensor in which a first substrate and a second substrate are arranged at an interval in the height direction.

特許文献1には、相対向する2つの基板が金属の接合部を介して接合されたMEMSセンサが開示されている。前記接合部は封止層であり、これにより2つの基板間には内部空間が形成される。   Patent Document 1 discloses a MEMS sensor in which two opposing substrates are bonded via a metal bonding portion. The joining portion is a sealing layer, thereby forming an internal space between the two substrates.

しかしながら特許文献1に記載された発明では接合部を半田としており、2つの基板間の高さ寸法の調整を高精度に行うことが困難であるものと考えられる。また、特許文献1では2つの基板の一方を配線基板として構成することを想定していない。   However, in the invention described in Patent Document 1, it is considered that it is difficult to adjust the height dimension between two substrates with high accuracy because the joint is solder. In Patent Document 1, it is not assumed that one of the two substrates is configured as a wiring substrate.

図6(a)は、本発明に対する比較例のMEMSセンサの部分縦断面図を示している。
図6(a)に示すように第1の基板1の表面にSiO2層2が形成され、SiO2層2の表面に内部配線層3が形成されている。またSiO2層2上から内部配線層3上にかけて窒化シリコン層4が形成されている。図6(a)に示すように、窒化シリコン層4には内部配線層3に通じる貫通孔4aが形成され、前記貫通孔4a内に電気接続層5が形成されている。また窒化シリコン層4からSiO2層2にかけて貫通孔6が形成され、第1の基板1に通じる前記貫通孔6内に電気接続層7が形成される。
Fig.6 (a) has shown the fragmentary longitudinal cross-section of the MEMS sensor of the comparative example with respect to this invention.
As shown in FIG. 6A, the SiO 2 layer 2 is formed on the surface of the first substrate 1, and the internal wiring layer 3 is formed on the surface of the SiO 2 layer 2. A silicon nitride layer 4 is formed from the SiO 2 layer 2 to the internal wiring layer 3. As shown in FIG. 6A, the silicon nitride layer 4 has a through hole 4a leading to the internal wiring layer 3, and an electrical connection layer 5 is formed in the through hole 4a. A through hole 6 is formed from the silicon nitride layer 4 to the SiO 2 layer 2, and an electrical connection layer 7 is formed in the through hole 6 communicating with the first substrate 1.

図6(a)に示すように、窒化シリコン層4には突出部4bが形成され、この突出部4bは高さ寸法L1(キャビティ高さ)で形成される。   As shown in FIG. 6A, a protrusion 4b is formed in the silicon nitride layer 4, and the protrusion 4b is formed with a height dimension L1 (cavity height).

図6(a)に示すように第2の基板8と突出部4bとの間は接合部9を介して接合されている。   As shown in FIG. 6A, the second substrate 8 and the protruding portion 4 b are bonded via a bonding portion 9.

図6(a)に示す比較例のMEMSセンサでは、第1の基板1側を配線基板として構成できる。また窒化シリコン層4の突出部4bの高さ寸法L1により内部空間S1の間隔を規制することが出来る。   In the MEMS sensor of the comparative example shown in FIG. 6A, the first substrate 1 side can be configured as a wiring substrate. Further, the interval of the internal space S1 can be regulated by the height dimension L1 of the protrusion 4b of the silicon nitride layer 4.

しかしながら図6(a)に示すMEMSセンサの構造では次のような問題点があった。すなわち窒化シリコン層4は、SiO2層2や内部配線層3(例えばAlCu)に比べてエッチングレートが高く、図6(a)に示す貫通孔4a,6を形成する過程で、窒化シリコン層4が横方向にもオーバーエッチングされて、窒化シリコン層4の側面に図6(b)(図6(a)の点線Aで囲んだ部分を示す部分拡大縦断面図)に示すような逆テーパ面10が形成されるといった問題があった。この結果、貫通孔4a,6内に電気接続層5,7を埋め込み形成した際に逆テーパ面10での付着が悪いため、逆テーパ面10付近で断線が生じやすくなる。また逆テーパ面10付近に空隙が形成され、熱処理工程等を経た際に、逆テーパ面10付近にストレスが生じて断線や剥離等を引き起こしやすくなる。 However, the structure of the MEMS sensor shown in FIG. 6A has the following problems. That is, the silicon nitride layer 4 has a higher etching rate than the SiO 2 layer 2 and the internal wiring layer 3 (for example, AlCu), and in the process of forming the through holes 4a and 6 shown in FIG. Is also over-etched in the lateral direction, and a reverse tapered surface as shown in FIG. 6B (partially enlarged longitudinal sectional view showing a portion surrounded by a dotted line A in FIG. 6A) on the side surface of the silicon nitride layer 4 There was a problem that 10 was formed. As a result, when the electrical connection layers 5 and 7 are embedded in the through holes 4 a and 6, the adhesion on the reverse tapered surface 10 is poor, so that disconnection is likely to occur near the reverse tapered surface 10. In addition, a gap is formed in the vicinity of the reverse taper surface 10, and stress is easily generated in the vicinity of the reverse taper surface 10 when a heat treatment process or the like is performed, which easily causes disconnection or peeling.

また図6(a)に示すMEMSセンサでは、窒化シリコン層4を途中までエッチングして突出部4bを形成するが、この構成では、突出部4bの高さ寸法L1にばらつきが生じやすい。0.5%〜8%程度のばらつき(基準の高さ寸法L1に対するばらつき)が生じることがわかった。このように突出部4bの高さ寸法L1にばらつきが生じると内部空間S1の間隔が変動してしまう。例えば、第2の基板8に高さ方向に変位可能な可動部が形成された構成では、突出部4bの高さ寸法L1の変動により内部空間S1内での可動部のギャップ長L2が変動してしまい検出特性の劣化やばらつきに繋がり好ましくない。   In the MEMS sensor shown in FIG. 6A, the protrusion 4b is formed by etching the silicon nitride layer 4 halfway. With this configuration, the height L1 of the protrusion 4b is likely to vary. It was found that a variation of about 0.5% to 8% (variation with respect to the reference height dimension L1) occurs. As described above, when the height L1 of the protrusion 4b varies, the interval of the internal space S1 varies. For example, in the configuration in which the movable portion displaceable in the height direction is formed on the second substrate 8, the gap length L2 of the movable portion in the internal space S1 varies due to the variation in the height dimension L1 of the protrusion 4b. This leads to deterioration or variation in detection characteristics, which is not preferable.

一方、窒化シリコン層4の部分もSiO2層とすると、SiO2層のエッチングレートは非常に遅いために、突出部4bの形成に非常に時間がかかり、また高さ寸法L1のみならず面内方向への寸法ばらつきも生じやすくなる。更にSiO2層は応力が大きいために第2の基板8と突出部4b間が剥離されやすくなる。 On the other hand, when the portion of the silicon nitride layer 4 is also a SiO 2 layer, the etching rate of the SiO 2 layer for very slow, very time consuming for the formation of the projecting portion 4b, also the height dimension L1 not only in the plane Dimensional variation in the direction is also likely to occur. Further, since the stress of the SiO 2 layer is large, the second substrate 8 and the protruding portion 4b are easily peeled off.

特開2005−236159号公報JP 2005-236159 A

本発明は、上記従来の課題を解決するものであり、特に、電気配線の安定性を向上させることができ、さらには内部空間の高さ寸法のばらつきを小さくすることが可能なMEMSセンサ及びその製造方法を提供することを目的としている。   The present invention solves the above-described conventional problems, and in particular, a MEMS sensor capable of improving the stability of electrical wiring and further reducing variations in the height dimension of the internal space, and its The object is to provide a manufacturing method.

本発明におけるMEMSセンサは、
第1の基板と、第2の基板と、前記第1の基板の表面に形成される第1のSiO2層と、前記第1の基板と前記第1のSiO2層との間に形成される内部配線層と、前記第1のSiO2層の表面から前記内部配線層にかけて形成される貫通孔と、前記貫通孔内に形成され前記内部配線層と電気的に接続される電気接続層と、前記第2の基板と前記第1のSiO2層との間に位置し、前記第2の基板と前記第1の基板間に形成される内部空間の高さ寸法を規制する突出形状の第1の窒化シリコン層と、を有することを特徴とするものである。
The MEMS sensor in the present invention is
Formed between the first substrate, the second substrate, the first SiO 2 layer formed on the surface of the first substrate, and the first substrate and the first SiO 2 layer. An internal wiring layer, a through hole formed from the surface of the first SiO 2 layer to the internal wiring layer, an electrical connection layer formed in the through hole and electrically connected to the internal wiring layer, , A projecting-shaped second member positioned between the second substrate and the first SiO 2 layer and restricting a height dimension of an internal space formed between the second substrate and the first substrate. 1 silicon nitride layer.

本発明では、内部配線層に通じる電気接続層の形成のための貫通孔を第1の窒化シリコン層に形成せずに第1のSiO2層に形成し、突出形状の第1の窒化シリコン層は内部空間の高さ寸法を規制する規制層として第1のSiO2層上に形成した。これにより、比較例のように貫通孔の側面に逆テーパ面が形成されるのを抑制でき、電気接続層の断線を抑制できる。また、内部空間の高さ寸法のばらつきを小さくすることができる。更に、SiO2層に比べて応力が小さい突出形状の第1の窒化シリコン層と第2の基板間を接合することで応力緩和でき基板間の剥離等の不具合を抑制できる。 In the present invention, a through-hole for forming an electrical connection layer that leads to the internal wiring layer is formed in the first SiO 2 layer without being formed in the first silicon nitride layer, so that the protruding first silicon nitride layer is formed. Was formed on the first SiO 2 layer as a regulating layer for regulating the height dimension of the internal space. Thereby, it can suppress that a reverse taper surface is formed in the side surface of a through-hole like a comparative example, and can suppress the disconnection of an electrical-connection layer. Moreover, the variation in the height dimension of the internal space can be reduced. Furthermore, the stress can be relieved by bonding the protruding first silicon nitride layer having a lower stress than the SiO 2 layer and the second substrate, and defects such as peeling between the substrates can be suppressed.

本発明では、前記第1の窒化シリコン層を、前記第2の基板の周囲を囲む封止層として機能させることが出来る。   In the present invention, the first silicon nitride layer can function as a sealing layer surrounding the periphery of the second substrate.

また本発明では、前記内部配線層は、前記第1の窒化シリコン層の前記電気接続層が形成されている内側から前記第1の窒化シリコン層の外側に引き出されており、前記第1の窒化シリコン層の外方にて外部接続層と電気的に接続されていることが好ましい。   In the present invention, the internal wiring layer is led out from the inside of the first silicon nitride layer where the electrical connection layer is formed to the outside of the first silicon nitride layer. It is preferable to be electrically connected to the external connection layer outside the silicon layer.

また本発明では、前記第2の基板は、アンカ部と、前記アンカ部に高さ方向へ変位可能に支持される可動部と、前記アンカ部及び前記可動部の周囲に形成された枠体部とを有して構成され、前記第2の基板の前記第1の基板と対向する反対側には前記アンカ部及び前記枠体部に固定される支持基板が設けられており、
前記枠体部と前記第1のSiO2層間に前記第1の窒化シリコン層が形成されており、前記アンカ部と前記第1のSiO2層間に突出形状の第2の窒化シリコン層が形成されており、前記第1の窒化シリコン層と前記枠体層間、及び、前記第2の窒化シリコン層と前記アンカ部間が金属層により共晶接合されている構成に好ましく適用できる。
In the present invention, the second substrate includes an anchor portion, a movable portion supported by the anchor portion so as to be displaceable in a height direction, and a frame body portion formed around the anchor portion and the movable portion. A support substrate fixed to the anchor portion and the frame portion is provided on the opposite side of the second substrate facing the first substrate,
The frame portion and the first silicon nitride layer on the first SiO 2 layers are formed, the second silicon nitride layer of the protruding shape is formed on the said anchor portion first SiO 2 layers The first silicon nitride layer and the frame body layer, and the second silicon nitride layer and the anchor portion are preferably applied by eutectic bonding with a metal layer.

本発明では、アンカ部と接合される第2の窒化シリコン層を第1の窒化シリコン層と同じ高さ寸法にて形成できる。また共晶接合により、第1の窒化シリコン層と枠体層間、及び、第2の窒化シリコン層とアンカ部間を強固に接合することが出来る。   In the present invention, the second silicon nitride layer bonded to the anchor portion can be formed with the same height as the first silicon nitride layer. Also, the first silicon nitride layer and the frame body layer and the second silicon nitride layer and the anchor portion can be firmly bonded by eutectic bonding.

上記構成において、前記電気接続層から前記可動部と対向する位置にかけて前記第1のSiO2層の表面に延出する固定電極層を形成することができる。これにより可動部と固定電極層間の静電容量変化を利用したMEMSセンサを構成することが出来る。 In the above configuration, a fixed electrode layer extending from the electrical connection layer to a position facing the movable portion can be formed on the surface of the first SiO 2 layer. As a result, a MEMS sensor using a capacitance change between the movable part and the fixed electrode layer can be configured.

あるいは上記構成において、前記内部配線層と同一形成面に前記可動部と対向する固定電極層が形成されており、前記固定電極層は前記第1のSiO2層から露出して形成されていることが、MEMSセンサの信頼性を向上させることができ、より好ましい。 Alternatively, in the above configuration, a fixed electrode layer facing the movable portion is formed on the same formation surface as the internal wiring layer, and the fixed electrode layer is formed to be exposed from the first SiO 2 layer. However, the reliability of the MEMS sensor can be improved, which is more preferable.

また本発明では、前記アンカ部と前記第2の窒化シリコン層間に形成された前記金属層からなる接合部が、前記貫通孔内にて前記電気接続層として前記内部配線層と接続されている構成に好ましく適用できる。   Further, in the present invention, a joint portion made of the metal layer formed between the anchor portion and the second silicon nitride layer is connected to the internal wiring layer as the electrical connection layer in the through hole. Can be preferably applied.

また本発明では、前記第2の基板と前記第1の窒化シリコン層間が金属層により共晶接合されていることが好ましい。これにより適切に第1の基板と第2の基板間を封止できる。   In the present invention, it is preferable that the second substrate and the first silicon nitride layer are eutectic bonded by a metal layer. Thereby, the space between the first substrate and the second substrate can be appropriately sealed.

または本発明におけるMEMSセンサは、
第1の基板と、第2の基板と、前記第2の基板の前記第1の基板と対向する反対側に形成された支持基板と、を有し、
前記第2の基板は、アンカ部と、前記アンカ部に高さ方向へ変位可能に支持される可動部と、前記アンカ部及び前記可動部の周囲に形成された枠体部とを有して構成され、前記アンカ部及び前記枠体部と前記支持基板間が固定されており、
前記第1の基板の前記第2の基板との対向面側には絶縁層が形成され、前記絶縁層は、前記アンカ部及び前記枠体部と対向する位置で突出し、前記絶縁層と前記アンカ部間、及び前記絶縁層と前記枠体部間が、金属層により共晶接合されており、
前記絶縁層内には内部配線層が形成されており、前記内部配線層と同一形成面に前記可動部と対向する固定電極層が形成されており、前記固定電極層は前記絶縁層から露出して形成されていることを特徴とするものである。
Or the MEMS sensor in this invention is
A first substrate, a second substrate, and a support substrate formed on the opposite side of the second substrate facing the first substrate,
The second substrate includes an anchor portion, a movable portion supported by the anchor portion so as to be displaceable in a height direction, and a frame body portion formed around the anchor portion and the movable portion. Configured, the anchor portion and the frame body portion and the support substrate are fixed,
An insulating layer is formed on the surface of the first substrate facing the second substrate, and the insulating layer protrudes at a position facing the anchor portion and the frame portion, and the insulating layer and the anchor The eutectic bonding between the parts, and between the insulating layer and the frame part by a metal layer,
An internal wiring layer is formed in the insulating layer, a fixed electrode layer facing the movable portion is formed on the same surface as the internal wiring layer, and the fixed electrode layer is exposed from the insulating layer. It is characterized by being formed.

これにより、電気配線の安定性を向上させることができ、信頼性に優れたMEMSセンサにできる。   As a result, the stability of the electrical wiring can be improved, and a highly reliable MEMS sensor can be obtained.

また上記構成において、前記絶縁層には前記内部配線層と対向する位置に貫通孔が形成され、前記貫通孔を介して前記内部配線層と、前記絶縁層及び前記アンカ部間に形成された金属層よりなる接合部とが接続されていることが好ましい。   Further, in the above configuration, a through hole is formed in the insulating layer at a position facing the internal wiring layer, and the metal formed between the internal wiring layer, the insulating layer, and the anchor portion through the through hole. It is preferable that the junction part which consists of a layer is connected.

また本発明では、前記第1の基板の表面に第2のSiO2層が形成され、前記第2のSiO2層の表面に前記内部配線層が形成され、前記内部配線層上から前記第2のSiO2層上にかけて前記第1のSiO2層が形成されている構成に出来る。これにより、第1の基板と内部配線層間を適切に電気的に絶縁することが出来る。また第1のSiO2層の下に同じエッチングレートの第2のSiO2層を設けたことで、第1のSiO2層から第2のSiO2層にかけて貫通孔を形成するときに逆テーパ面等が形成されることなく適切に前記貫通孔を形成することができる。 In the present invention, the second SiO 2 layer is formed on the surface of the first substrate, the said internal wiring layer is formed on the surface of the second SiO 2 layer, the second from the internal wiring layer it to the structure over the SiO 2 layer on the first SiO 2 layer is formed. As a result, the first substrate and the internal wiring layer can be appropriately electrically insulated. Also by providing the second SiO 2 layer of the same etching rate under the first SiO 2 layer, the reverse tapered surface when forming a through hole from the first SiO 2 layer over the second SiO 2 layer The through-holes can be appropriately formed without the formation of etc.

また本発明におけるMEMSセンサの製造方法は、
第1の基板の一方の表面側に内部配線層を形成し、前記第1の基板の表面から前記内部配線層上にかけて第1のSiO2層を形成する工程、
前記第1のSiO2層上に重ねて窒化シリコン層を形成する工程、
不要な前記窒化シリコン層を除去して突出形状の第1の窒化シリコン層を形成する工程、
前記第1のSiO2層に前記内部配線層に通じる貫通孔を形成し、前記貫通孔内に前記内部配線層と電気的に接続される電気接続層を形成する工程、
前記第1の基板に対して第2の基板を対向配置し、このとき、前記第1の基板と前記第2の基板間に形成される内部空間の高さ寸法を前記第1の窒化シリコン層の高さ寸法にて規制する工程、
を有することを特徴とするものである。
Moreover, the manufacturing method of the MEMS sensor in the present invention is as follows.
Forming an internal wiring layer on one surface side of the first substrate and forming a first SiO 2 layer from the surface of the first substrate over the internal wiring layer;
Forming a silicon nitride layer overlying the first SiO 2 layer;
Removing the unnecessary silicon nitride layer to form a protruding first silicon nitride layer;
Forming a through hole communicating with the internal wiring layer in the first SiO 2 layer, and forming an electrical connection layer electrically connected to the internal wiring layer in the through hole;
A second substrate is disposed opposite to the first substrate, and at this time, a height dimension of an internal space formed between the first substrate and the second substrate is set to the first silicon nitride layer. The process of regulating by the height dimension of
It is characterized by having.

本発明のMEMSセンサの製造方法によれば、比較例のように貫通孔の側面に逆テーパ面が形成されるのを抑制でき、電気接続層の断線を抑制できる。また、第1の窒化シリコン層の高さ寸法を高精度に規制でき、内部空間の高さ寸法のばらつきを小さくすることができる。   According to the MEMS sensor manufacturing method of the present invention, it is possible to suppress the formation of a reverse tapered surface on the side surface of the through hole as in the comparative example, and it is possible to suppress disconnection of the electrical connection layer. In addition, the height dimension of the first silicon nitride layer can be regulated with high accuracy, and variations in the height dimension of the internal space can be reduced.

本発明のMEMSセンサ及びその製造方法によれば、貫通孔の側面に逆テーパ面が形成されるのを抑制でき、電気接続層の断線を抑制できる。また、第1の窒化シリコン層の高さ寸法を高精度に規制でき、内部空間の高さ寸法のばらつきを小さくすることができる。本発明では、電気配線の安定性を向上させることができ、信頼性に優れたMEMSセンサにできる。   According to the MEMS sensor and the manufacturing method thereof of the present invention, it is possible to suppress the formation of a reverse tapered surface on the side surface of the through hole, and it is possible to suppress disconnection of the electrical connection layer. In addition, the height dimension of the first silicon nitride layer can be regulated with high accuracy, and variations in the height dimension of the internal space can be reduced. In the present invention, the stability of electrical wiring can be improved, and a MEMS sensor having excellent reliability can be obtained.

本発明の第1実施形態のMEMSセンサの模式図(縦断面図)、The schematic diagram (longitudinal sectional view) of the MEMS sensor of the first embodiment of the present invention, 図1に示すMEMSセンサの配線基板の製造方法を示す工程図(縦断面図)、FIG. 1 is a process diagram (longitudinal sectional view) showing a manufacturing method of the wiring board of the MEMS sensor shown in FIG. 本発明の第2実施形態のMEMSセンサの模式図(縦断面図)、Schematic diagram (longitudinal sectional view) of the MEMS sensor of the second embodiment of the present invention, 本発明の第3実施形態のMEMSセンサの模式図(縦断面図)、Schematic diagram (longitudinal sectional view) of a MEMS sensor according to a third embodiment of the present invention, 本発明の第4実施形態のMEMSセンサの模式図(縦断面図)、A schematic diagram (longitudinal sectional view) of a MEMS sensor according to a fourth embodiment of the present invention, 比較例におけるMEMSセンサの模式図(縦断面図)、Schematic diagram (longitudinal sectional view) of the MEMS sensor in the comparative example,

図1は本発明の第1実施形態のMEMSセンサの模式図(縦断面図)、図2は図1に示すMEMSセンサの配線基板の製造方法を示す工程図(縦断面図)、図3は、本発明の第2実施形態のMEMSセンサの模式図(縦断面図)、図4は本発明の第3実施形態のMEMSセンサの模式図(縦断面図)、図5は、本発明の第4実施形態のMEMSセンサの模式図(縦断面図)、である。   FIG. 1 is a schematic diagram (longitudinal sectional view) of the MEMS sensor according to the first embodiment of the present invention, FIG. 2 is a process diagram (longitudinal sectional view) showing a manufacturing method of the wiring board of the MEMS sensor shown in FIG. FIG. 4 is a schematic view (longitudinal sectional view) of a MEMS sensor according to a second embodiment of the present invention, FIG. 4 is a schematic view (longitudinal sectional view) of a MEMS sensor according to a third embodiment of the present invention, and FIG. It is a schematic diagram (longitudinal sectional view) of the MEMS sensor according to the fourth embodiment.

図1に示すようにMEMSセンサ20は、第1の基板21と第2の基板22とを備える。第1の基板21及び第2の基板22はともにシリコンで構成される。   As shown in FIG. 1, the MEMS sensor 20 includes a first substrate 21 and a second substrate 22. Both the first substrate 21 and the second substrate 22 are made of silicon.

図1に示すように第1の基板21の表面21aには、第2のSiO2層23が全面に形成されている。第2のSiO2層23の表面23aには、内部配線層24が形成されている。内部配線層24の材質は特に限定されるものでないが例えばAlCuで形成される。図1に示すように内部配線層24はX方向に延出して形成されている。 As shown in FIG. 1, a second SiO 2 layer 23 is formed on the entire surface 21 a of the first substrate 21. An internal wiring layer 24 is formed on the surface 23 a of the second SiO 2 layer 23. The material of the internal wiring layer 24 is not particularly limited, but is formed of, for example, AlCu. As shown in FIG. 1, the internal wiring layer 24 is formed extending in the X direction.

図1に示すように第2のSiO2層23上から内部配線層24上にかけて第1のSiO2層25が形成される。これにより内部配線層24はSiO2層の内部に埋設された状態になる。第1のSiO2層25の表面25aは平坦化面である。 As shown in FIG. 1, a first SiO 2 layer 25 is formed from the second SiO 2 layer 23 to the internal wiring layer 24. As a result, the internal wiring layer 24 is buried in the SiO 2 layer. The surface 25a of the first SiO 2 layer 25 is a planarized surface.

図1に示すように第1のSiO2層25には内部配線層24と対向する位置に貫通孔26,27が形成される。貫通孔26は後述する第1の窒化シリコン層33により囲まれた内側(内部空間S2側)に形成され、貫通孔27は第1の窒化シリコン層33の外側に形成される。 As shown in FIG. 1, through holes 26 and 27 are formed in the first SiO 2 layer 25 at positions facing the internal wiring layer 24. The through hole 26 is formed on the inner side (inside the internal space S <b> 2) surrounded by a first silicon nitride layer 33 described later, and the through hole 27 is formed on the outer side of the first silicon nitride layer 33.

図1に示すように、貫通孔26の内部は導電性材料の電気接続層28により埋められる。また電気接続層28から一体となって第1のSiO2層25の表面25aに延出する固定電極層29が形成される。また貫通孔27の内部も電気接続層46により埋められる。そして電気接続層46と一体となって第1のSiO2層25の表面25aに延出する出力信号用の外部接続層30が形成されている。 As shown in FIG. 1, the inside of the through hole 26 is filled with an electrical connection layer 28 made of a conductive material. In addition, a fixed electrode layer 29 is integrally formed from the electrical connection layer 28 and extends to the surface 25 a of the first SiO 2 layer 25. The interior of the through hole 27 is also filled with the electrical connection layer 46. An output signal external connection layer 30 is formed integrally with the electrical connection layer 46 and extending to the surface 25 a of the first SiO 2 layer 25.

また図1に示すように、第1のSiO2層25から第2のSiO2層23にかけて連続する貫通孔31が形成されている。貫通孔31は第1の基板21の表面21aにまで通じている。そして貫通孔31の内部は電気接続層32により埋められている。電気接続層32の表面は第1のSiO2層25の表面25aに露出している。 As shown in FIG. 1, a continuous through hole 31 is formed from the first SiO 2 layer 25 to the second SiO 2 layer 23. The through hole 31 communicates with the surface 21 a of the first substrate 21. The inside of the through hole 31 is filled with an electrical connection layer 32. The surface of the electrical connection layer 32 is exposed on the surface 25 a of the first SiO 2 layer 25.

各貫通孔26,27,31は、上面側から下面方向(第1の基板21方向)に向けて徐々に間隔が狭くなるように側面がテーパ面にて形成されている。   Each of the through holes 26, 27, and 31 has a tapered surface so that the interval gradually decreases from the upper surface side toward the lower surface direction (the first substrate 21 direction).

各電気接続層28,32,46や固定電極層29、外部接続層30の材質は特に限定されないが導電性に優れた材質が好ましく適用される。   The material of each electrical connection layer 28, 32, 46, fixed electrode layer 29, and external connection layer 30 is not particularly limited, but a material excellent in conductivity is preferably applied.

図1に示すように、第1のSiO2層25の表面25a(平坦化面)には突出形状の第1の窒化シリコン層33が形成される。第1の窒化シリコン層33は平面視にて枠形状で形成される。図1に示す実施形態では、第1の窒化シリコン層33にて囲まれた空間(キャビティ)内に固定電極層29及び電気接続層32が露出し、更に突出形状の第2の窒化シリコン層34が設けられている。第1の窒化シリコン層33及び第2の窒化シリコン層34は共にL3の高さ寸法で形成されている。ここで高さ寸法L3とは、第1のSiO2層25の表面25aから第1の窒化シリコン層33の上面までの高さ寸法で規定される。第1の窒化シリコン層33及び第2の窒化シリコン層34は、SiNやSiNx等である。 As shown in FIG. 1, a protruding first silicon nitride layer 33 is formed on the surface 25 a (flattened surface) of the first SiO 2 layer 25. The first silicon nitride layer 33 is formed in a frame shape in plan view. In the embodiment shown in FIG. 1, the fixed electrode layer 29 and the electrical connection layer 32 are exposed in a space (cavity) surrounded by the first silicon nitride layer 33, and the protruding second silicon nitride layer 34 is further formed. Is provided. Both the first silicon nitride layer 33 and the second silicon nitride layer 34 are formed with a height of L3. Here, the height dimension L3 is defined by the height dimension from the surface 25a of the first SiO 2 layer 25 to the upper surface of the first silicon nitride layer 33. The first silicon nitride layer 33 and the second silicon nitride layer 34 are SiN, SiNx, or the like.

第1の窒化シリコン層33及び第2の窒化シリコン層34の縦断面形状はいずれも略台形状である。すなわち下面から上面に向かうにしたがって徐々に窒化シリコン層の両側面間の幅寸法が小さくなる形状となっている。   The longitudinal cross-sectional shapes of the first silicon nitride layer 33 and the second silicon nitride layer 34 are both substantially trapezoidal. That is, the width dimension between the both side surfaces of the silicon nitride layer gradually decreases from the lower surface toward the upper surface.

図1に示す第1の基板21から後述する窒化シリコン層33,34の表面に形成される第1の金属層43までの積層構造により配線基板45が構成される。   A wiring substrate 45 is configured by a laminated structure from the first substrate 21 shown in FIG. 1 to a first metal layer 43 formed on the surfaces of silicon nitride layers 33 and 34 described later.

図1に示すように、第2の基板22は、第1の基板21の反対面側に酸化絶縁層(儀性層)35を介して支持基板36に固定支持される。第2の基板22、酸化絶縁層35及び支持基板36によりSOI(Silicon on Insulator)基板を構成することが出来る。支持基板36はシリコンで形成される。   As shown in FIG. 1, the second substrate 22 is fixedly supported on a support substrate 36 via an oxide insulating layer (ceramic layer) 35 on the opposite surface side of the first substrate 21. An SOI (Silicon on Insulator) substrate can be formed by the second substrate 22, the oxide insulating layer 35, and the support substrate 36. The support substrate 36 is made of silicon.

図1に示すように第2の基板22は、アンカ部37、可動部38、ばね部39及び枠体部40とを有して構成される。第2の基板22をエッチング加工することで各パーツを構成できる。可動部38はアンカ部37にばね部39を介して高さ方向(Z)に変位可能に支持される。可動部38と枠体部40は分離されている。枠体部40の平面形状は、第1の窒化シリコン層33とほぼ同一形状であり、枠体部40と第1の窒化シリコン層33とは高さ方向(Z)で対向している。   As shown in FIG. 1, the second substrate 22 includes an anchor portion 37, a movable portion 38, a spring portion 39, and a frame body portion 40. Each part can be configured by etching the second substrate 22. The movable part 38 is supported by the anchor part 37 via a spring part 39 so as to be displaceable in the height direction (Z). The movable part 38 and the frame part 40 are separated. The planar shape of the frame body portion 40 is substantially the same as that of the first silicon nitride layer 33, and the frame body portion 40 and the first silicon nitride layer 33 face each other in the height direction (Z).

図1に示すように、可動部38及びばね部39と支持基板36との間には酸化絶縁層35は形成されていない。このため可動部38は高さ方向(Z)への変位を可能としている。酸化絶縁層35はSiO2で形成されることが好適である。 As shown in FIG. 1, the oxide insulating layer 35 is not formed between the movable portion 38 and the spring portion 39 and the support substrate 36. Therefore, the movable portion 38 can be displaced in the height direction (Z). The oxide insulating layer 35 is preferably formed of SiO 2 .

また図1に示すように一方の可動部38は固定電極層29と高さ方向(Z)で対向した位置にある。また他方の可動部38は、アース電位にある電気接続層32と対向した位置にある。このため可動部38が高さ方向(Z)に変位すると固定電極層29及び電気接続層32との間の距離が変化して静電容量が変化し、静電容量変化を、外部接続層30を通じて電気回路にて検出することで例えば加速度の変化や加速度の大きさを検知することができる。   As shown in FIG. 1, one movable portion 38 is in a position facing the fixed electrode layer 29 in the height direction (Z). The other movable portion 38 is at a position facing the electrical connection layer 32 at the ground potential. For this reason, when the movable part 38 is displaced in the height direction (Z), the distance between the fixed electrode layer 29 and the electrical connection layer 32 is changed to change the electrostatic capacity, and the electrostatic capacity change is caused by the external connection layer 30. For example, it is possible to detect a change in acceleration and the magnitude of acceleration by detecting with an electric circuit.

図1に示すように、第1の窒化シリコン層33と枠体部40との間、及び第2の窒化シリコン層34とアンカ部37との間には金属層による接合部41,42が形成されている。図1に示すように接合部41,42は第1の金属層43と第2の金属層44とが共晶接合されたものである。第1の金属層43と第2の金属層44とのどちらか一方がAl(アルミニウム)で形成され、他方がGe(ゲルマニウム)で形成されることが好適である。   As shown in FIG. 1, joint portions 41 and 42 formed of a metal layer are formed between the first silicon nitride layer 33 and the frame portion 40 and between the second silicon nitride layer 34 and the anchor portion 37. Has been. As shown in FIG. 1, the joint portions 41 and 42 are obtained by eutectic bonding of a first metal layer 43 and a second metal layer 44. One of the first metal layer 43 and the second metal layer 44 is preferably formed of Al (aluminum) and the other is formed of Ge (germanium).

図1に示すように、アンカ部37と第2の窒化シリコン層34間に介在する接合部42の第1の金属層43は、第2の窒化シリコン層34の側面にかけて形成され図示しない入力信号用の配線層に延びている。なお前記配線層はSiO2層23,25内に埋められた図示しない内部配線層に接続されて外部にまで電気的に引き出されている。 As shown in FIG. 1, the first metal layer 43 of the junction 42 interposed between the anchor portion 37 and the second silicon nitride layer 34 is formed over the side surface of the second silicon nitride layer 34 and is not shown. It extends to the wiring layer. The wiring layer is connected to an internal wiring layer (not shown) buried in the SiO 2 layers 23 and 25 and is electrically drawn out to the outside.

図2は、図1に示す配線基板45の製造方法を示す工程図である。図2(a)に示す工程では、シリコンで形成された第1の基板21上に第2のSiO2層23を形成し、更に第2のSiO2層23上の所定領域に内部配線層24を形成する。そして、内部配線層24上から第2のSiO2層23上にかけて第1のSiO2層25を形成する。 FIG. 2 is a process diagram showing a method of manufacturing the wiring board 45 shown in FIG. In the step shown in FIG. 2A, a second SiO 2 layer 23 is formed on a first substrate 21 made of silicon, and an internal wiring layer 24 is formed in a predetermined region on the second SiO 2 layer 23. Form. Then, a first SiO 2 layer 25 is formed from the internal wiring layer 24 to the second SiO 2 layer 23.

次に図2(b)の工程では、CMP技術等により、第1のSiO2層25の表面25aを平坦化する。なお、図2(a)(b)の工程にて、内部配線層24はSiO2層内に埋め込まれた状態となる。 Next, in the step of FIG. 2B, the surface 25a of the first SiO 2 layer 25 is flattened by a CMP technique or the like. 2A and 2B, the internal wiring layer 24 is embedded in the SiO 2 layer.

次に図2(c)の工程では、第1のSiO2層25の表面25aに窒化シリコン層50を形成する。 Next, in the step of FIG. 2C, a silicon nitride layer 50 is formed on the surface 25 a of the first SiO 2 layer 25.

そして図2(d)の工程では、不要な窒化シリコン層50をエッチングにて除去し、第1のSiO2層25の表面25aに突出形状の第1の窒化シリコン層33及び第2の窒化シリコン層34を残す。第1の窒化シリコン層33は、平面視にて枠形状で形成されており、第1の窒化シリコン層33にて囲まれた空間(キャビティ)を形成できる。第2の窒化シリコン層34は第2の基板22に形成されるアンカ部37と対向する領域に形成される(図1参照)。 2D, unnecessary silicon nitride layer 50 is removed by etching, and first silicon nitride layer 33 and second silicon nitride having a protruding shape on surface 25a of first SiO 2 layer 25 are removed. Leave layer 34. The first silicon nitride layer 33 is formed in a frame shape in plan view, and a space (cavity) surrounded by the first silicon nitride layer 33 can be formed. The second silicon nitride layer 34 is formed in a region facing the anchor portion 37 formed on the second substrate 22 (see FIG. 1).

次に図2(e)の工程では、第1のSiO2層25に内部配線層24に通じる貫通孔26,27をエッチングにて形成する。貫通孔26を第1の窒化シリコン層33にて囲まれた空間の内側に形成し、貫通孔27を外側に形成する。また、貫通孔26,27の形成と同時に、第1のSiO2層25に貫通孔51を形成する。 Next, in the step shown in FIG. 2E, through holes 26 and 27 communicating with the internal wiring layer 24 are formed in the first SiO 2 layer 25 by etching. The through hole 26 is formed inside the space surrounded by the first silicon nitride layer 33, and the through hole 27 is formed outside. Simultaneously with the formation of the through holes 26 and 27, the through hole 51 is formed in the first SiO 2 layer 25.

次に図2(f)の工程では、貫通孔51の部分を更に深くエッチングして、第1の基板21にまで通じる貫通孔31を形成する。なお貫通孔31を2回のエッチングにより形成するため貫通孔31の側面に段差が形成されている。   Next, in the step of FIG. 2F, the through hole 51 is further deeply etched to form a through hole 31 that leads to the first substrate 21. Since the through hole 31 is formed by etching twice, a step is formed on the side surface of the through hole 31.

次に図2(g)の工程では、第1の窒化シリコン層33上、第2の窒化シリコン層34上、及び第1のSiO2層25上の全領域に導電層52をスパッタ法等で形成する。このとき、各貫通孔26,27,31内も導電層52にて埋められる。 Next, in the step of FIG. 2G, the conductive layer 52 is formed on the first silicon nitride layer 33, the second silicon nitride layer 34, and the entire region of the first SiO 2 layer 25 by sputtering or the like. Form. At this time, the through holes 26, 27, 31 are also filled with the conductive layer 52.

次に図2(h)の工程では、不要な導電層52をエッチングにて除去する。これにより、貫通孔26内にて内部配線層24と電気的に接続される電気接続層28及び電気接続層28と一体に形成される固定電極層29を形成できる。更に、貫通孔27内にて内部配線層24と電気的に接続される電気接続層46及び電気接続層46と一体に形成される外部接続層30を形成できる。更に貫通孔31内にて第1の基板21に接続される電気接続層32を形成できる。また第1の窒化シリコン層33及び第2の窒化シリコン層34上に第1の金属層43を形成できる。なお第2の窒化シリコン層34上に形成された第1の金属層43は第1のSiO2層25上に形成された図示しない配線層と一体に形成される。 Next, in the step of FIG. 2H, the unnecessary conductive layer 52 is removed by etching. As a result, the electrical connection layer 28 electrically connected to the internal wiring layer 24 in the through hole 26 and the fixed electrode layer 29 formed integrally with the electrical connection layer 28 can be formed. Furthermore, the electrical connection layer 46 electrically connected to the internal wiring layer 24 in the through hole 27 and the external connection layer 30 formed integrally with the electrical connection layer 46 can be formed. Furthermore, an electrical connection layer 32 connected to the first substrate 21 can be formed in the through hole 31. A first metal layer 43 can be formed on the first silicon nitride layer 33 and the second silicon nitride layer 34. The first metal layer 43 formed on the second silicon nitride layer 34 is formed integrally with a wiring layer (not shown) formed on the first SiO 2 layer 25.

このようにして配線基板45を形成することができる。続いて、アンカ部37、可動部38及び枠体部40を備える第2の基板22と配線基板45とを第1の金属層43及び第2の金属層44により共晶接合する。このとき、第1の金属層43と第2の金属層44との間で適切に共晶接合を起こすべく所定の熱処理を施す。   In this way, the wiring board 45 can be formed. Subsequently, the second substrate 22 including the anchor portion 37, the movable portion 38, and the frame body portion 40 and the wiring substrate 45 are eutectic bonded by the first metal layer 43 and the second metal layer 44. At this time, a predetermined heat treatment is performed so as to cause eutectic bonding appropriately between the first metal layer 43 and the second metal layer 44.

本実施形態のMEMSセンサ20によれば、内部配線層24に通じる貫通孔26、27を第1のSiO2層25に形成し、窒化シリコン層に形成していない。そして突出形状の第1の窒化シリコン層33を内部空間S2の高さ寸法を規制する規制層として第1のSiO2層25上に形成している。 According to the MEMS sensor 20 of the present embodiment, the through holes 26 and 27 leading to the internal wiring layer 24 are formed in the first SiO 2 layer 25 and are not formed in the silicon nitride layer. A protruding first silicon nitride layer 33 is formed on the first SiO 2 layer 25 as a restricting layer that restricts the height dimension of the internal space S2.

貫通孔26,27は、上面を除いて囲まれた非常に狭い空間であるためエッチングの際のエッチングガス(例えばCF4ガス)が貫通孔内に溜まりやすく、エッチングレートが高い(速い)窒化シリコン層に空間の狭い貫通孔を形成するとエッチングガスの滞留により横方向にもエッチングが進行し図6(b)で示した窒化シリコン層4の側面のように逆テーパ面10が形成されやすくなる。これに対して、本実施形態では、貫通孔26,27を、窒化シリコン層に比べてSiO2層のエッチングレートが低い(遅い)第1のSiO2層25に貫通孔26,27を形成しているから、貫通孔26,27に逆テーパ面が形成されるのを抑制でき、貫通孔26,27を適切に導電材料で埋めることができ、電気接続層28,46の断線を抑制することが出来る。また電気接続層28,46に空隙が形成されるのを抑制でき、共晶接合のための熱処理等によっても電気接続層28,46が断線する等の不具合が生じるのを適切に防止することが出来る。 The through holes 26 and 27 are very narrow spaces surrounded except for the upper surface, so that an etching gas (for example, CF 4 gas) at the time of etching tends to accumulate in the through holes, and the silicon nitride having a high etching rate (fast) When a through-hole having a narrow space is formed in the layer, etching proceeds in the lateral direction due to retention of the etching gas, and the reverse tapered surface 10 is easily formed like the side surface of the silicon nitride layer 4 shown in FIG. In contrast, in the present embodiment, the through holes 26 and 27, is low (slow) etch rates of the SiO 2 layer than silicon nitride layer through holes 26, 27 formed on the first SiO 2 layer 25 Therefore, it is possible to suppress the formation of reverse tapered surfaces in the through holes 26 and 27, the through holes 26 and 27 can be appropriately filled with a conductive material, and the disconnection of the electrical connection layers 28 and 46 can be suppressed. I can do it. In addition, the formation of voids in the electrical connection layers 28 and 46 can be suppressed, and it is possible to appropriately prevent problems such as disconnection of the electrical connection layers 28 and 46 due to heat treatment for eutectic bonding. I can do it.

また図1に示す実施形態では、第1のSiO2層25と第2のSiO2層23との2層構造とし、第1のSiO2層25及び第2のSiO2層23に連続する貫通孔31を形成しているが、この貫通孔31にも逆テーパ面が形成されるのを抑制でき、電気接続層32の断線を抑制することができる。 In the embodiment shown in FIG. 1, the first SiO 2 layer 25 and the second SiO 2 layer 23 have a two-layer structure, and the first SiO 2 layer 25 and the second SiO 2 layer 23 are continuous. Although the hole 31 is formed, it is possible to suppress the reverse tapered surface from being formed in the through hole 31, and the disconnection of the electrical connection layer 32 can be suppressed.

よって本実施形態では比較例に比べて電気配線の安定性を向上させることができ、信頼性に優れたMEMSセンサにできる。   Therefore, in this embodiment, the stability of the electrical wiring can be improved as compared with the comparative example, and a MEMS sensor having excellent reliability can be obtained.

また図1に示す実施形態のMEMSセンサ20の構造では、内部空間S2の高さ寸法のばらつきを小さくすることができる。図2(d)の工程では、不要な窒化シリコン層50をエッチングで除去する。このとき、エッチングレートが低い(遅い)第1のSiO2層25がストッパとなるため(多少、第1のSiO2層25がオーバーエッチングされる場合がある)、本実施形態では、第1のSiO2層25の表面25aから突出形状の第1の窒化シリコン層33の上面までの高さ寸法L3を、図2(c)に示す窒化シリコン層50の成膜時の膜厚によりほぼ規制することが出来る。本実施形態では、高さ寸法L3のばらつきを1%前後に小さくすることができることがわかった。 Further, in the structure of the MEMS sensor 20 of the embodiment shown in FIG. 1, the variation in the height dimension of the internal space S2 can be reduced. In the step of FIG. 2D, the unnecessary silicon nitride layer 50 is removed by etching. At this time, since the first SiO 2 layer 25 having a low (slow) etching rate serves as a stopper (the first SiO 2 layer 25 may be over-etched to some extent), in this embodiment, The height dimension L3 from the surface 25a of the SiO 2 layer 25 to the upper surface of the protruding first silicon nitride layer 33 is substantially regulated by the film thickness at the time of film formation of the silicon nitride layer 50 shown in FIG. I can do it. In the present embodiment, it was found that the variation in the height dimension L3 can be reduced to around 1%.

なお図1に示すように、内部空間S2の高さ寸法は、第1の窒化シリコン層33の高さ寸法L3と接合部41の膜厚とを足した寸法となるが、接合部41の膜厚は高さ寸法L3に比べて非常に薄く、したがって、内部空間S2の高さ寸法を概ね第1の窒化シリコン層33の高さ寸法L3で決定できる。   As shown in FIG. 1, the height dimension of the internal space S2 is a dimension obtained by adding the height dimension L3 of the first silicon nitride layer 33 and the film thickness of the bonding portion 41. The thickness is much smaller than the height dimension L3, and therefore the height dimension of the internal space S2 can be determined approximately by the height dimension L3 of the first silicon nitride layer 33.

また本実施形態では、SiO2層に比べて応力が小さい窒化シリコン層33,34と第2の基板22間を接合することで応力緩和でき基板間の剥離等の不具合を抑制することが出来る。 In this embodiment, the stress can be relieved by bonding the silicon nitride layers 33 and 34 and the second substrate 22, which have a lower stress than the SiO 2 layer, and defects such as peeling between the substrates can be suppressed.

図1に示す実施形態では、配線基板45側に第1の窒化シリコン層33とともに、アンカ部37と接合される第2の窒化シリコン層34を第1の窒化シリコン層33と同じ膜厚にて形成することができる。また本実施形態では、接合部41,42の共晶接合により、第1の窒化シリコン層33と枠体部40間、及び、第2の窒化シリコン層34とアンカ部37間を強固に接合することが出来る。   In the embodiment shown in FIG. 1, the first silicon nitride layer 33 and the second silicon nitride layer 34 bonded to the anchor portion 37 on the wiring substrate 45 side have the same film thickness as the first silicon nitride layer 33. Can be formed. In the present embodiment, the first silicon nitride layer 33 and the frame body portion 40 and the second silicon nitride layer 34 and the anchor portion 37 are firmly bonded by eutectic bonding of the bonding portions 41 and 42. I can do it.

また、固定電極を可動部38とともに第2の基板22側に形成することもできるが(例えば可動部38を櫛歯状電極とし、各電極間に櫛歯状の固定電極を介在させる)、本実施形態では、図1のように配線基板45側に固定電極層29を簡単且つ適切に形成でき、可動部38と固定電極層29間の静電容量変化を利用したMEMSセンサ20を適切に構成することが出来る。   Although the fixed electrode can be formed on the second substrate 22 side together with the movable portion 38 (for example, the movable portion 38 is a comb-like electrode, and a comb-like fixed electrode is interposed between the electrodes), In the embodiment, the fixed electrode layer 29 can be easily and appropriately formed on the wiring board 45 side as shown in FIG. 1, and the MEMS sensor 20 using the capacitance change between the movable portion 38 and the fixed electrode layer 29 is appropriately configured. I can do it.

また第1のSiO2層25の下に第2のSiO2層23が形成されていなくてもよいが、図1の構成により内部配線層24を適切にSiO2層の内部に埋め込むことが出来る。また第1のSiO2層25下に、同じエッチングレートの第2のSiO2層23を形成したことで、第1のSiO2層25から第2のSiO2層23にかけて形成される貫通孔31に逆テーパ面が形成される不具合を抑制することが出来る。 Further, the second SiO 2 layer 23 may not be formed under the first SiO 2 layer 25, but the internal wiring layer 24 can be appropriately embedded in the SiO 2 layer by the configuration of FIG. . Also under the first SiO 2 layer 25, by forming the second SiO 2 layer 23 of the same etching rate, the through-hole 31 which is formed from a first SiO 2 layer 25 over the second SiO 2 layer 23 Therefore, it is possible to suppress the problem that the reverse tapered surface is formed.

図3は、本発明における第2実施形態のMEMSセンサの模式図(縦断面図)である。なお図1と同じ部分は図1と同じ符号を付した。また図3では図1に示すばね部39やアース電位にある電気接続層32の図示を省略した。   FIG. 3 is a schematic diagram (longitudinal sectional view) of the MEMS sensor according to the second embodiment of the present invention. The same parts as those in FIG. 1 are denoted by the same reference numerals as those in FIG. In FIG. 3, the illustration of the spring portion 39 and the electrical connection layer 32 at the ground potential shown in FIG. 1 is omitted.

この実施形態でも図1と同様に第1の基板21側に形成されたSiO2層23,25に内部配線層24が埋設されている。 Also in this embodiment, the internal wiring layer 24 is embedded in the SiO 2 layers 23 and 25 formed on the first substrate 21 side as in FIG.

図3に示す実施形態では、内部配線層24と同じ形成面である第2のSiO2層23の表面23aに固定電極層29が形成されている。そして固定電極層29は内部配線層24を覆う第1のSiO2層25から露出して形成されている。 In the embodiment shown in FIG. 3, the fixed electrode layer 29 is formed on the surface 23 a of the second SiO 2 layer 23, which is the same formation surface as the internal wiring layer 24. The fixed electrode layer 29 is formed so as to be exposed from the first SiO 2 layer 25 covering the internal wiring layer 24.

更に、第1のSiO2層25上に突出形状の窒化シリコン層33,34が形成されている。 Further, protruding silicon nitride layers 33 and 34 are formed on the first SiO 2 layer 25.

ところで本実施形態では、貫通孔を、窒化シリコン層に比べてエッチングレートが低い(遅い)第1のSiO2層25に形成しているから、貫通孔に逆テーパ面が形成されるのを抑制できるが、貫通孔内では導電材料が薄く付き回ることがあり、特に微小な貫通孔の形状変化による付き回りの悪化、共晶接合時における熱ストレス、パターン形成時に使用されるエッチング剤が付着することによる断線や配線抵抗の増大等、MEMSセンサの信頼性を低下させる場合がある。 By the way, in this embodiment, since the through hole is formed in the first SiO 2 layer 25 having a lower (slower) etching rate than the silicon nitride layer, the formation of a reverse tapered surface in the through hole is suppressed. However, the conductive material may be thinly attached in the through hole, especially the deterioration of the contact due to the shape change of the minute through hole, the thermal stress at the time of eutectic bonding, and the etching agent used at the time of pattern formation adheres. In some cases, the reliability of the MEMS sensor may be reduced, such as disconnection or increase in wiring resistance.

そのため図3に示す実施形態では、可動部38と対向する部分に形成された第1のSiO2層を除去して配線層の一部を露出させ、その露出した配線層の部分を固定電極層29としている。したがって図3では、貫通孔を介して固定電極層29と内部配線層とを高さ方向に接続する必要がない。よって、電気配線の安定性をより効果的に向上させることができ、信頼性に優れたMEMSセンサ20にできる。 Therefore, in the embodiment shown in FIG. 3, the first SiO 2 layer formed in the portion facing the movable portion 38 is removed to expose a part of the wiring layer, and the exposed part of the wiring layer is fixed to the fixed electrode layer. 29. Therefore, in FIG. 3, it is not necessary to connect the fixed electrode layer 29 and the internal wiring layer in the height direction via the through hole. Therefore, the stability of the electrical wiring can be improved more effectively, and the MEMS sensor 20 having excellent reliability can be obtained.

一方、図3に示すように、第1のSiO2層25に形成された貫通孔60,60を介して内部配線層24と、アンカ部37及び第2の窒化シリコン層34間を接合する接合部42とが接続されている。この部分は共晶接合の際の熱処理により接合部42を構成する金属層の一部が貫通孔60内に流れ込みやすい。このため貫通孔60を適切に導電材料で埋めることができ、接合部42と内部配線層24間には安定した電気接続性を得ることができる。 On the other hand, as shown in FIG. 3, the internal wiring layer 24 is bonded to the anchor portion 37 and the second silicon nitride layer 34 through the through holes 60, 60 formed in the first SiO 2 layer 25. The unit 42 is connected. In this portion, a part of the metal layer constituting the joint 42 is likely to flow into the through hole 60 by heat treatment during eutectic bonding. Therefore, the through hole 60 can be appropriately filled with a conductive material, and stable electrical connectivity can be obtained between the joint portion 42 and the internal wiring layer 24.

図4は、本発明における第3実施形態のMEMSセンサの模式図(縦断面図)である。なお図1,図3と同じ部分は図1と同じ符号を付した。また図4では図1に示すばね部39やアース電位にある電気接続層32の図示を省略した。   FIG. 4 is a schematic diagram (longitudinal sectional view) of the MEMS sensor according to the third embodiment of the present invention. 1 and 3 are denoted by the same reference numerals as in FIG. In FIG. 4, the illustration of the spring part 39 and the electrical connection layer 32 at the ground potential shown in FIG. 1 is omitted.

図4に示す実施形態では、第1の基板21上にSiO2層61が形成され、SiO2層61上に内部配線層24が形成されている。また内部配線層24と同じ形成面であるSiO2層61の表面61aに固定電極層29が形成されている。 In the embodiment shown in FIG. 4, the SiO 2 layer 61 is formed on the first substrate 21, and the internal wiring layer 24 is formed on the SiO 2 layer 61. A fixed electrode layer 29 is formed on the surface 61 a of the SiO 2 layer 61, which is the same formation surface as the internal wiring layer 24.

図4に示す実施形態では、内部配線層24上が絶縁層62で埋められている。絶縁層62はSiO2層や窒化シリコン層等である。絶縁層62の表面には、アンカ部37及び枠体部40との対向する部分が突出しており、他の部分が凹形状のキャビティ部となっている。 In the embodiment shown in FIG. 4, the internal wiring layer 24 is filled with an insulating layer 62. The insulating layer 62 is a SiO 2 layer, a silicon nitride layer, or the like. On the surface of the insulating layer 62, a portion facing the anchor portion 37 and the frame body portion 40 protrudes, and the other portion is a concave cavity portion.

図4に示す実施形態でも図3と同様に、可動部38と対向する部分に形成された絶縁層62を除去して配線層の一部を露出させ、その露出した配線層の部分を固定電極層29としている。したがって図4では、貫通孔を介して固定電極層29と内部配線層とを高さ方向に接続する必要がない。よって、電気配線の安定性をより効果的に向上させることができ、信頼性に優れたMEMSセンサ20にできる。   In the embodiment shown in FIG. 4, as in FIG. 3, the insulating layer 62 formed in the portion facing the movable portion 38 is removed to expose a part of the wiring layer, and the exposed wiring layer portion is fixed to the fixed electrode. Layer 29 is provided. Therefore, in FIG. 4, it is not necessary to connect the fixed electrode layer 29 and the internal wiring layer in the height direction via the through hole. Therefore, the stability of the electrical wiring can be improved more effectively, and the MEMS sensor 20 having excellent reliability can be obtained.

また図4に示す実施形態でも図3と同様に、絶縁層62に形成された貫通孔63,63を介して内部配線層24と、アンカ部37及び絶縁層62間を接合する接合部42とが接続されている。この部分は共晶接合の際の熱処理により接合部42の一部が貫通孔63内に流れ込みやすい。このため貫通孔63を適切に導電材料で埋めることができ、接合部42と内部配線層24間には安定した電気接続性を得ることができる。   Also in the embodiment shown in FIG. 4, as in FIG. 3, the internal wiring layer 24 and the joint portion 42 that joins between the anchor portion 37 and the insulating layer 62 through the through holes 63, 63 formed in the insulating layer 62. Is connected. In this portion, a part of the joint portion 42 is likely to flow into the through hole 63 by heat treatment during eutectic bonding. For this reason, the through-hole 63 can be appropriately filled with a conductive material, and stable electrical connectivity can be obtained between the joint portion 42 and the internal wiring layer 24.

図3に示す実施形態では第1のSiO2層25の表面であって可動部38と対向する箇所に、図4に示す実施形態では、絶縁層62の表面であって可動部38と対向する箇所に、夫々、突起部65が形成されている。突起部65は、可動部38が高さ方向へ所定以上変位するのを抑制する機能やスティキング防止機能を有する。 In the embodiment shown in FIG. 3, the surface of the first SiO 2 layer 25 is opposed to the movable portion 38. In the embodiment shown in FIG. 4, the surface of the insulating layer 62 is opposed to the movable portion 38. Protrusions 65 are formed at the respective locations. The protrusion 65 has a function of suppressing the movable part 38 from being displaced by a predetermined amount or more in the height direction and a function of preventing sticking.

図3,図4に示す実施形態では、製造過程で固定電極層29上を覆っていた第1のSiO2層25や絶縁層62を全て除去せず、一部を突起部65として残すことで、固定電極層29上にも突起部65を設けることが可能である。 In the embodiment shown in FIGS. 3 and 4, the first SiO 2 layer 25 and the insulating layer 62 covering the fixed electrode layer 29 in the manufacturing process are not completely removed, and a part is left as the protrusion 65. The protrusion 65 can also be provided on the fixed electrode layer 29.

図5は、図1とは別の実施形態を示すMEMSセンサの部分縦断面図を示す。図5では、第1の基板21上に電気的絶縁性の下地層53を介して内部配線層24が形成されている。下地層53はSiO2層以外であってもよい。図3に示すように、内部配線層24上には第1のSiO2層25が形成されている。そして第1のSiO2層25には内部配線層24に通じる貫通孔26,27が形成されている。そして貫通孔26,27内に電気接続層28,46が形成されている。 FIG. 5 shows a partial longitudinal sectional view of a MEMS sensor showing an embodiment different from FIG. In FIG. 5, the internal wiring layer 24 is formed on the first substrate 21 via an electrically insulating base layer 53. The underlayer 53 may be other than the SiO 2 layer. As shown in FIG. 3, a first SiO 2 layer 25 is formed on the internal wiring layer 24. The first SiO 2 layer 25 is formed with through holes 26 and 27 communicating with the internal wiring layer 24. Electrical connection layers 28 and 46 are formed in the through holes 26 and 27.

図5に示す実施形態では、第1のSiO2層25上に平面視にて枠形状の第1の窒化シリコン層33が突出形成されている。そして、第1の窒化シリコン層33上に共晶接合による接合部41を介して第2の基板55が形成されている。これにより第1の基板21と第2の基板55間に内部空間S3が形成され、内部空間S3の高さ寸法を第1の窒化シリコン層33の高さ寸法(膜厚)により適切に規制することが出来る。 In the embodiment shown in FIG. 5, a frame-shaped first silicon nitride layer 33 is formed on the first SiO 2 layer 25 so as to protrude in a plan view. Then, a second substrate 55 is formed on the first silicon nitride layer 33 via a joint 41 by eutectic bonding. As a result, an internal space S3 is formed between the first substrate 21 and the second substrate 55, and the height dimension of the internal space S3 is appropriately regulated by the height dimension (film thickness) of the first silicon nitride layer 33. I can do it.

図5に示す実施形態では、内部空間S3内に、センサ素子56が設置され、センサ素子56の接続端子部57が電気接続層46と電気的に接続された状態となっている(図3では一方の接続端子部の接続状態を示す)。   In the embodiment shown in FIG. 5, the sensor element 56 is installed in the internal space S3, and the connection terminal portion 57 of the sensor element 56 is electrically connected to the electrical connection layer 46 (in FIG. 3). The connection state of one of the connection terminals is shown).

20 MEMSセンサ
21 第1の基板
22、55 第2の基板
23 第2のSiO2
24 内部配線層
25 第1のSiO2
26、27、31、51、60、63 貫通孔
28、32、46 電気接続層
29 固定電極層
30 外部接続層
33 第1の窒化シリコン層
34 第2の窒化シリコン層
35 酸化絶縁層
36 支持基板
37 アンカ部
38 可動部
40 枠体部
41、42 接合部
45 配線基板
50 窒化シリコン層
52 導電層
53 下地層
56 センサ素子
61 SiO2
62 絶縁層
65 突起部
20 MEMS sensor 21 First substrate 22, 55 Second substrate 23 Second SiO 2 layer 24 Internal wiring layer 25 First SiO 2 layer 26, 27, 31, 51, 60, 63 Through holes 28, 32, 46 Electrical connection layer 29 Fixed electrode layer 30 External connection layer 33 First silicon nitride layer 34 Second silicon nitride layer 35 Oxide insulating layer 36 Support substrate 37 Anchor part 38 Movable part 40 Frame part 41, 42 Junction part 45 Wiring Substrate 50 Silicon nitride layer 52 Conductive layer 53 Underlayer 56 Sensor element 61 SiO 2 layer 62 Insulating layer 65 Projection

Claims (10)

第1の基板と、第2の基板と、前記第1の基板の表面に形成される第1のSiO2層と、前記第1の基板と前記第1のSiO2層との間に形成される内部配線層と、前記第1のSiO2層の表面から前記内部配線層にかけて形成される貫通孔と、前記貫通孔内に形成され前記内部配線層と電気的に接続される電気接続層と、前記第2の基板と前記第1のSiO2層との間に位置し、前記第2の基板と前記第1の基板間に形成される内部空間の高さ寸法を規制する突出形状の第1の窒化シリコン層と、を有することを特徴とするMEMSセンサ。 Formed between the first substrate, the second substrate, the first SiO 2 layer formed on the surface of the first substrate, and the first substrate and the first SiO 2 layer. An internal wiring layer, a through hole formed from the surface of the first SiO 2 layer to the internal wiring layer, an electrical connection layer formed in the through hole and electrically connected to the internal wiring layer, , A projecting-shaped second member positioned between the second substrate and the first SiO 2 layer and restricting a height dimension of an internal space formed between the second substrate and the first substrate. And a silicon nitride layer. 前記第1の窒化シリコン層は、前記第2の基板の周囲を囲む封止層として機能する請求項1記載のMEMSセンサ。   The MEMS sensor according to claim 1, wherein the first silicon nitride layer functions as a sealing layer that surrounds the periphery of the second substrate. 前記内部配線層は、前記第1の窒化シリコン層の前記電気接続層が形成されている内側から前記第1の窒化シリコン層の外側に引き出されており、前記第1の窒化シリコン層の外方にて外部接続層と電気的に接続されている請求項1又は2に記載のMEMSセンサ。   The internal wiring layer is drawn out from the inside of the first silicon nitride layer where the electrical connection layer is formed to the outside of the first silicon nitride layer, and the outside of the first silicon nitride layer The MEMS sensor according to claim 1, wherein the MEMS sensor is electrically connected to the external connection layer. 前記第2の基板は、アンカ部と、前記アンカ部に高さ方向へ変位可能に支持される可動部と、前記アンカ部及び前記可動部の周囲に形成された枠体部とを有して構成され、前記第2の基板の前記第1の基板と対向する反対側には前記アンカ部及び前記枠体部に固定される支持基板が設けられており、
前記枠体部と前記第1のSiO2層間に前記第1の窒化シリコン層が形成されており、前記アンカ部と前記第1のSiO2層間に突出形状の第2の窒化シリコン層が形成されており、前記第1の窒化シリコン層と前記枠体層間、及び、前記第2の窒化シリコン層と前記アンカ部間が金属層により共晶接合されている請求項1ないし3のいずれか1項に記載のMEMSセンサ。
The second substrate includes an anchor portion, a movable portion supported by the anchor portion so as to be displaceable in a height direction, and a frame body portion formed around the anchor portion and the movable portion. And a support substrate fixed to the anchor portion and the frame body portion is provided on the opposite side of the second substrate facing the first substrate,
The frame portion and the first silicon nitride layer on the first SiO 2 layers are formed, the second silicon nitride layer of the protruding shape is formed on the said anchor portion first SiO 2 layers 4. The eutectic bonding of the first silicon nitride layer and the frame body layer and between the second silicon nitride layer and the anchor portion by a metal layer. The MEMS sensor according to 1.
前記電気接続層から前記可動部と対向する位置にかけて前記第1のSiO2層の表面に延出する固定電極層が形成されている請求項4記載のMEMSセンサ。 5. The MEMS sensor according to claim 4, wherein a fixed electrode layer is formed extending from the electrical connection layer to a position facing the movable portion on the surface of the first SiO 2 layer. 前記内部配線層と同一形成面に前記可動部と対向する固定電極層が形成されており、前記固定電極層は前記第1のSiO2層から露出して形成されている請求項4記載のMEMSセンサ。 The MEMS according to claim 4, wherein a fixed electrode layer facing the movable portion is formed on the same formation surface as the internal wiring layer, and the fixed electrode layer is formed so as to be exposed from the first SiO 2 layer. Sensor. 前記アンカ部と前記第2の窒化シリコン層間に形成された前記金属層からなる接合部が、前記貫通孔内にて前記電気接続層として前記内部配線層と接続されている請求項4ないし6のいずれか1項に記載のMEMSセンサ。   7. The joint portion made of the metal layer formed between the anchor portion and the second silicon nitride layer is connected to the internal wiring layer as the electrical connection layer in the through hole. The MEMS sensor according to any one of the above. 前記第2の基板と前記第1の窒化シリコン層間が金属層により共晶接合されている請求項1ないし3のいずれか1項に記載のMEMSセンサ。   4. The MEMS sensor according to claim 1, wherein the second substrate and the first silicon nitride layer are eutectic bonded by a metal layer. 5. 前記第1の基板の表面に第2のSiO2層が形成され、前記第2のSiO2層の表面に前記内部配線層が形成され、前記内部配線層上から前記第2のSiO2層上にかけて前記第1のSiO2層が形成されている請求項1ないし8のいずれか1項に記載のMEMSセンサ。 The second SiO 2 layer is formed on the surface of the first substrate, wherein the surface of the second SiO 2 layer internal wiring layer is formed, the second SiO 2 layer on the said internal wiring layer The MEMS sensor according to any one of claims 1 to 8, wherein the first SiO 2 layer is formed over the top. 第1の基板の一方の表面側に内部配線層を形成し、前記第1の基板の表面から前記内部配線層上にかけて第1のSiO2層を形成する工程、
前記第1のSiO2層上に重ねて窒化シリコン層を形成する工程、
不要な前記窒化シリコン層を除去して突出形状の第1の窒化シリコン層を形成する工程、
前記第1のSiO2層に前記内部配線層に通じる貫通孔を形成し、前記貫通孔内に前記内部配線層と電気的に接続される電気接続層を形成する工程、
前記第1の基板に対して第2の基板を対向配置し、このとき、前記第1の基板と前記第2の基板間に形成される内部空間の高さ寸法を前記第1の窒化シリコン層の高さ寸法にて規制する工程、
を有することを特徴とするMEMSセンサの製造方法。
Forming an internal wiring layer on one surface side of the first substrate and forming a first SiO 2 layer from the surface of the first substrate over the internal wiring layer;
Forming a silicon nitride layer overlying the first SiO 2 layer;
Removing the unnecessary silicon nitride layer to form a protruding first silicon nitride layer;
Forming a through hole communicating with the internal wiring layer in the first SiO 2 layer, and forming an electrical connection layer electrically connected to the internal wiring layer in the through hole;
A second substrate is disposed opposite to the first substrate, and at this time, a height dimension of an internal space formed between the first substrate and the second substrate is set to the first silicon nitride layer. The process of regulating by the height dimension of
A method for manufacturing a MEMS sensor, comprising:
JP2010051524A 2009-12-25 2010-03-09 Mems sensor and method for manufacturing the same Withdrawn JP2011148073A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010051524A JP2011148073A (en) 2009-12-25 2010-03-09 Mems sensor and method for manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009294696 2009-12-25
JP2009294696 2009-12-25
JP2010051524A JP2011148073A (en) 2009-12-25 2010-03-09 Mems sensor and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2011148073A true JP2011148073A (en) 2011-08-04

Family

ID=44535551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010051524A Withdrawn JP2011148073A (en) 2009-12-25 2010-03-09 Mems sensor and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP2011148073A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013039660A (en) * 2011-08-16 2013-02-28 Freescale Semiconductor Inc Method of attaching mems to bonding wafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013039660A (en) * 2011-08-16 2013-02-28 Freescale Semiconductor Inc Method of attaching mems to bonding wafer

Similar Documents

Publication Publication Date Title
CN102815659B (en) Semiconductor devices with moving members and methods for making the same
KR100438163B1 (en) Semiconductor Device And Method For Fabricating The Device
JP4766143B2 (en) Semiconductor device and manufacturing method thereof
US20140048922A1 (en) Semiconductor device and method of manufacturing the same
KR101115968B1 (en) Capacitive dynamic quantity sensor and semiconductor device
US8525277B2 (en) MEMS device
JP2009522806A (en) Integrated circuit vertical DMOS device
JP2017036966A (en) Semiconductor device
JP2023036718A (en) Mems element and mems module
JP2000133616A (en) Integrated device and manufacture thereof
JP5366463B2 (en) PHYSICAL QUANTITY SENSOR, MANUFACTURING METHOD THEREOF, AND PHYSICAL QUANTITY SENSOR MOUNTING STRUCTURE
JP2011148073A (en) Mems sensor and method for manufacturing the same
JP4248355B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP5442277B2 (en) MEMS sensor and manufacturing method thereof
JP2010025822A (en) Physical quantity sensor and manufacturing method thereof
CN101506970A (en) Reducing stress between a substrate and a projecting electrode on the substrate
JP2008105112A (en) Mems device
JP2010067722A (en) Electronic device and method of manufacturing structure used for the same
JP3129284B2 (en) Method for manufacturing semiconductor integrated circuit device
JP2014071052A (en) Capacitance pressure sensor and manufacturing method thereof
CN109642840B (en) Pressure sensor module
KR20120054126A (en) Wafer level pakage of mems senser and method for manufacturing the same
US7696083B2 (en) Multi-layer device
JP2007220476A (en) Electric connection structure of semiconductor device and apparatus provided with same structure
KR100336576B1 (en) Wafer level package

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20120925

Free format text: JAPANESE INTERMEDIATE CODE: A621

A761 Written withdrawal of application

Effective date: 20130530

Free format text: JAPANESE INTERMEDIATE CODE: A761