JP2008105112A - Mems device - Google Patents

Mems device Download PDF

Info

Publication number
JP2008105112A
JP2008105112A JP2006288366A JP2006288366A JP2008105112A JP 2008105112 A JP2008105112 A JP 2008105112A JP 2006288366 A JP2006288366 A JP 2006288366A JP 2006288366 A JP2006288366 A JP 2006288366A JP 2008105112 A JP2008105112 A JP 2008105112A
Authority
JP
Japan
Prior art keywords
mems
mems device
insulating layer
semiconductor substrate
mems structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006288366A
Other languages
Japanese (ja)
Inventor
Toru Watanabe
徹 渡辺
Akira Sato
彰 佐藤
Shogo Inaba
正吾 稲葉
Takashi Mori
岳志 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006288366A priority Critical patent/JP2008105112A/en
Publication of JP2008105112A publication Critical patent/JP2008105112A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Micromachines (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a MEMS device which reduces a parasitic capacitance between a MEMS structure and a semiconductor substrate. <P>SOLUTION: The MEMS device is provided with the MEMS structure 30 having a fixed electrode 20 and a movable electrode 26, which are formed on the semiconductor substrate 10 via an insulation layer 40. The MEMS device is formed with an SOG film 12 in the insulation layer 40 under the fixed electrode 20. By virtue of formation of the SOG film 12, the insulation layer 40 having a thick thickness is easily formed, and an interval between the MEMS structure 30 and the semiconductor substrate 10 is increased, which leads to reduction of the parasitic capacitance occurring between the former and the latter. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体基板にＭＥＭＳ構造体を備えたＭＥＭＳデバイスに関する。   The present invention relates to a MEMS device having a MEMS structure on a semiconductor substrate.

近年、ＭＥＭＳ（Micro Electro Mechanical System）技術を用いて製作された、ＭＥＭＳデバイスが注目されている。ＭＥＭＳデバイスは、微小なＭＥＭＳ構造体を半導体基板上に製作し、センサ、振動子などの用途として利用されている。このＭＥＭＳ構造体には固定電極と可動電極が設けられ、可動電極の撓みを利用して固定電極に生ずる静電容量などを検出することでＭＥＭＳデバイスとしての特性を得ている。   In recent years, attention has been focused on MEMS devices manufactured using MEMS (Micro Electro Mechanical System) technology. A MEMS device is used for applications such as a sensor and a vibrator by manufacturing a minute MEMS structure on a semiconductor substrate. This MEMS structure is provided with a fixed electrode and a movable electrode, and a characteristic as a MEMS device is obtained by detecting a capacitance generated in the fixed electrode by utilizing the bending of the movable electrode.

一般に、ＩＣなどの回路配線などにおいて寄生容量を含む場合があり、これがＩＣなどの電気特性に悪影響を及ぼすことが知られている。この寄生容量はＭＥＭＳデバイスにおいても生じており、寄生容量による電気特性への影響は、ＭＥＭＳ構造体における電極間の狭小化および適用周波数の高周波化などに伴い顕著となっている。
半導体基板上に極めて薄い酸化膜や窒化膜を形成し、その上に直接ＭＥＭＳ構造体が形成される表面ＭＥＭＳ製法で製作されたＭＥＭＳ構造体は、構造体の占有面積がわずかであっても半導体基板との間に寄生容量が形成されやすい。
特に可動電極の機械的変位により発生する容量変位を検出する静電型のＭＥＭＳデバイスの場合、出力信号は非常に微弱であり、また、容量変位の絶対値が寄生容量に対して充分に大きくないため、寄生容量の影響を受けやすい。
また、この寄生容量が大きく、基板表面の抵抗が低い場合、または基板と電極との対向容量が大きい場合などには、基板表面に励起されたキャリアを介して信号が本来の経路以外から漏洩しやすい。 In general, there are cases where a circuit capacitor such as an IC includes a parasitic capacitance, which is known to adversely affect the electrical characteristics of the IC. This parasitic capacitance is also generated in the MEMS device, and the influence on the electrical characteristics due to the parasitic capacitance becomes conspicuous with the narrowing of the electrodes between the MEMS structures and the increase of the applied frequency.
A MEMS structure manufactured by a surface MEMS method in which an extremely thin oxide film or nitride film is formed on a semiconductor substrate and a MEMS structure is directly formed on the oxide film is formed on a semiconductor substrate even if the area occupied by the structure is small. Parasitic capacitance is easily formed between the substrate and the substrate.
In particular, in the case of an electrostatic MEMS device that detects capacitance displacement caused by mechanical displacement of the movable electrode, the output signal is very weak, and the absolute value of the capacitance displacement is not sufficiently large with respect to the parasitic capacitance. Therefore, it is susceptible to parasitic capacitance.
In addition, when the parasitic capacitance is large and the resistance of the substrate surface is low, or when the opposing capacitance between the substrate and the electrode is large, the signal leaks from other than the original path through carriers excited on the substrate surface. Cheap.

例えば、図８に示すような、半導体基板１１０上に酸化膜１１１、窒化膜１１２が形成され、その上にＭＥＭＳ構造体が形成されたＭＥＭＳデバイスが知られている。このＭＥＭＳデバイスには固定電極と可動電極を備え、固定電極として入力側電極１１３、出力側電極１１４、駆動電極１１５、可動電極として入力側電極１１３に接続された可動部１１６が設けられている。
このような構造のＭＥＭＳデバイスでは、入力側電極１１３から出力側電極１１４へ半導体基板１１０の表面を介して高周波信号が漏洩することがある。
このことを解決するために、特許文献１には、振動子素子（ＭＥＭＳ構造体）の下部電極をまとめて共通に接続することにより、高周波信号配線の占める基板上の面積を少なくし、高周波信号の基板への漏洩量を低減する内容が開示されている。 For example, as shown in FIG. 8, a MEMS device in which an oxide film 111 and a nitride film 112 are formed on a semiconductor substrate 110 and a MEMS structure is formed thereon is known. This MEMS device includes a fixed electrode and a movable electrode, and is provided with an input side electrode 113, an output side electrode 114, a drive electrode 115 as fixed electrodes, and a movable portion 116 connected to the input side electrode 113 as a movable electrode.
In the MEMS device having such a structure, a high frequency signal may leak from the input side electrode 113 to the output side electrode 114 through the surface of the semiconductor substrate 110.
In order to solve this problem, Patent Document 1 discloses that the lower electrodes of the transducer elements (MEMS structure) are collectively connected together to reduce the area on the substrate occupied by the high-frequency signal wiring. The content of reducing the amount of leakage to the substrate is disclosed.

特開２００６−１７４１７４号公報（５頁、７〜１１行）JP 2006-174174 A (page 5, lines 7-11)

しかしながら、上記のようにＭＥＭＳ構造体の占有面積を削減することは、寄生容量を低減させる有効な方法であるが、設計上・製造上の制約により占有面積の削減が困難な場合がある。このため、ＭＥＭＳ構造体の占有面積を削減できない場合には、寄生容量に起因するＭＥＭＳデバイスの特性への弊害が生じている。
本発明は、上記課題を解決するために成されたものであり、その目的は、ＭＥＭＳ構造体の占有面積を削減せずともＭＥＭＳ構造体と半導体基板との間の寄生容量を低減させるＭＥＭＳデバイスを提供することにある。 However, reducing the occupied area of the MEMS structure as described above is an effective method for reducing the parasitic capacitance, but it may be difficult to reduce the occupied area due to design and manufacturing restrictions. For this reason, when the occupation area of the MEMS structure cannot be reduced, there is an adverse effect on the characteristics of the MEMS device due to the parasitic capacitance.
The present invention has been made to solve the above-described problems, and an object of the present invention is to reduce a parasitic capacitance between the MEMS structure and the semiconductor substrate without reducing the occupation area of the MEMS structure. Is to provide.

上記課題を解決するために、本発明のＭＥＭＳデバイスは、半導体基板上に絶縁層を介して形成された固定電極と可動電極とを有するＭＥＭＳ構造体が備えられたＭＥＭＳデバイスであって、前記固定電極の下方の前記絶縁層にＳＯＧ膜を備えたことを特徴とする。   In order to solve the above problems, a MEMS device of the present invention is a MEMS device including a MEMS structure having a fixed electrode and a movable electrode formed on a semiconductor substrate via an insulating layer, and the fixed An SOG film is provided on the insulating layer below the electrode.

この構成のＭＥＭＳデバイスは、ＭＥＭＳ構造体における固定電極の下方の絶縁層にＳＯＧ（Spin On Glass）膜を備えている。ＳＯＧ膜は低誘電率の塗布ガラスであり、比較的、容易に厚い絶縁層を形成することができる。
半導体基板とＭＥＭＳ構造体との間の寄生容量は、キャパシタをモデルとして説明できるように、その間に存在する物質の誘電率に比例し、その間隔に反比例する関係にある。つまり、誘電率の低い物質を絶縁層として用い、さらにその絶縁層の厚みを厚くすることで寄生容量を低減させることができる。このことから、絶縁層を介してＭＥＭＳ構造体と半導体基板の間隔が低誘電率のＳＯＧ膜を用いて大きくなるため、半導体基板とＭＥＭＳ構造体との間の寄生容量を低下させることができる。 The MEMS device having this configuration includes an SOG (Spin On Glass) film in an insulating layer below the fixed electrode in the MEMS structure. The SOG film is a low dielectric constant coated glass, and a thick insulating layer can be formed relatively easily.
The parasitic capacitance between the semiconductor substrate and the MEMS structure is proportional to the dielectric constant of the substance existing therebetween and inversely proportional to the interval so that the capacitor can be described as a model. That is, parasitic capacitance can be reduced by using a substance having a low dielectric constant as the insulating layer and further increasing the thickness of the insulating layer. Accordingly, the gap between the MEMS structure and the semiconductor substrate is increased using the low dielectric constant SOG film through the insulating layer, so that the parasitic capacitance between the semiconductor substrate and the MEMS structure can be reduced.

また本発明のＭＥＭＳデバイスは、半導体基板上に絶縁層を介して形成された固定電極と可動電極とを有するＭＥＭＳ構造体が備えられたＭＥＭＳデバイスであって、前記固定電極の下方の前記絶縁層に複数の酸化膜を備えたことを特徴とする。   The MEMS device of the present invention is a MEMS device including a MEMS structure having a fixed electrode and a movable electrode formed on a semiconductor substrate via an insulating layer, the insulating layer below the fixed electrode. And a plurality of oxide films.

この構成のＭＥＭＳデバイスは、ＭＥＭＳ構造体における固定電極の下方の絶縁層に複数の酸化膜を備えている。絶縁膜である酸化膜を複数備えることで、絶縁層の厚みを厚くすることができる。このことから、絶縁層を介してＭＥＭＳ構造体と半導体基板との間の間隔が大きくなるため、この間に生ずる寄生容量を低下させることができる。   The MEMS device having this configuration includes a plurality of oxide films in the insulating layer below the fixed electrode in the MEMS structure. By providing a plurality of oxide films which are insulating films, the thickness of the insulating layer can be increased. For this reason, the gap between the MEMS structure and the semiconductor substrate is increased via the insulating layer, so that the parasitic capacitance generated therebetween can be reduced.

また、本発明のＭＥＭＳデバイスは、半導体基板上に絶縁層を介して形成された固定電極と可動電極とを有するＭＥＭＳ構造体が備えられたＭＥＭＳデバイスであって、前記固定電極の下方の前記絶縁層にＳＯＧ膜および複数の酸化膜を備えたことを特徴とする。   Moreover, the MEMS device of the present invention is a MEMS device provided with a MEMS structure having a fixed electrode and a movable electrode formed on a semiconductor substrate via an insulating layer, the insulating device below the fixed electrode. The layer includes an SOG film and a plurality of oxide films.

この構成のＭＥＭＳデバイスは、ＭＥＭＳ構造体における固定電極の下方の絶縁層にＳＯＧ膜および複数の酸化膜を備えている。絶縁膜であるＳＯＧ膜および酸化膜を複数備えることで、絶縁層の厚みを厚くすることができる。また、酸化膜を複数層形成することで、絶縁層の厚みを所定の厚みに調整することが容易となる。このことから、絶縁層を介してＭＥＭＳ構造体と半導体基板の間の間隔が大きくなるため、この間に生ずる寄生容量を低下させることができる。   The MEMS device having this configuration includes an SOG film and a plurality of oxide films in an insulating layer below the fixed electrode in the MEMS structure. By providing a plurality of SOG films and oxide films which are insulating films, the thickness of the insulating layer can be increased. Further, by forming a plurality of oxide films, it is easy to adjust the thickness of the insulating layer to a predetermined thickness. For this reason, the gap between the MEMS structure and the semiconductor substrate is increased via the insulating layer, so that the parasitic capacitance generated therebetween can be reduced.

以下、本発明を具体化した実施形態について図面に従って説明する。
（第１の実施形態） DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, embodiments of the invention will be described with reference to the drawings.
(First embodiment)

図１は本実施形態のＭＥＭＳデバイスの構成を示し、図１（ａ）はＭＥＭＳデバイスの部分模式平面図、図１（ｂ）は同図（ａ）のＡ−Ａ断線に沿う部分模式断面図である。   FIG. 1 shows the configuration of the MEMS device of the present embodiment, FIG. 1A is a partial schematic plan view of the MEMS device, and FIG. 1B is a partial schematic cross-sectional view taken along the line AA in FIG. It is.

ＭＥＭＳデバイス１は、半導体基板１０にＭＥＭＳ構造体３０、ＭＥＭＳ構造体３０を取り囲むように形成された配線層２７、配線層２７の上方からＭＥＭＳ構造体３０上方に連なり開口部２９が形成されたパッシベーション膜２８を備えている。
シリコンからなる半導体基板１０上には熱酸化によるシリコン酸化膜１１が形成され、その上の所定の領域にＳＯＧ（Spin On Glass）膜１２が形成されている。ＳＯＧ膜１２は低誘電率の塗布ガラスをスピンコートした後に熱処理をすることで形成されている。そして、ＳＯＧ膜１２の上にシリコン窒化膜１８が形成され、シリコン酸化膜１１、ＳＯＧ膜１２、シリコン窒化膜１８の３層で絶縁層４０を構成している。
そして、絶縁層４０の最上層であるシリコン窒化膜１２上にＭＥＭＳ構造体３０が設けられている。ＭＥＭＳ構造体３０は、ポリシリコンにて形成され、固定電極２０と可動電極２６を有している。固定電極２０はシリコン窒化膜１２上に配置され、入力側電極２１ａ，２１ｂ、出力側電極２２を備えている。可動電極２６は、入力側電極２１ａ，２１ｂから立ち上がった部分を保持されることで、両持ち状態で空中に保持されている。 The MEMS device 1 includes a MEMS substrate 30 formed on a semiconductor substrate 10, a wiring layer 27 formed so as to surround the MEMS structure 30, and a passivation in which an opening 29 is formed from above the wiring layer 27 to above the MEMS structure 30. A membrane 28 is provided.
A silicon oxide film 11 is formed by thermal oxidation on a semiconductor substrate 10 made of silicon, and an SOG (Spin On Glass) film 12 is formed in a predetermined region thereon. The SOG film 12 is formed by performing heat treatment after spin-coating a low dielectric constant coated glass. A silicon nitride film 18 is formed on the SOG film 12, and the insulating layer 40 is constituted by three layers of the silicon oxide film 11, the SOG film 12, and the silicon nitride film 18.
The MEMS structure 30 is provided on the silicon nitride film 12 that is the uppermost layer of the insulating layer 40. The MEMS structure 30 is made of polysilicon and has a fixed electrode 20 and a movable electrode 26. The fixed electrode 20 is disposed on the silicon nitride film 12 and includes input side electrodes 21 a and 21 b and an output side electrode 22. The movable electrode 26 is held in the air in a both-sided state by holding portions rising from the input-side electrodes 21a and 21b.

入力側電極２１ａの一端は、ＭＥＭＳ構造体３０を取り囲む配線層２７に延出し、配線３１に接続されている。配線層２７は、ＳｉＯ2などの絶縁膜が積層され、配線層２７を経由した配線３１は、その上部に設けられた接続パッドからアルミ配線３２に接続されている。
また、出力側電極２２の一端は、ＭＥＭＳ構造体３０を取り囲む配線層２７に延出し、配線３３に接続され、さらに配線層２７の上部に設けられた接続パッドからアルミ配線３４に接続されている。
なお、配線層２７の下にはＳｉＯ2などの酸化膜２４が形成されており、ＭＥＭＳ構造体３０をエッチングにてリリースする際の犠牲層である。 One end of the input-side electrode 21 a extends to the wiring layer 27 surrounding the MEMS structure 30 and is connected to the wiring 31. In the wiring layer 27, an insulating film such as SiO 2 is laminated, and the wiring 31 via the wiring layer 27 is connected to an aluminum wiring 32 from a connection pad provided on the wiring layer 27.
Further, one end of the output side electrode 22 extends to the wiring layer 27 surrounding the MEMS structure 30, is connected to the wiring 33, and is further connected to the aluminum wiring 34 from a connection pad provided on the wiring layer 27. .
An oxide film 24 such as SiO 2 is formed under the wiring layer 27 and is a sacrificial layer when the MEMS structure 30 is released by etching.

そして、配線層２７の上からＭＥＭＳ構造体３０上方に連なってパッシベーション膜２８が形成されている。パッシベーション膜２８には開口部２９が形成され、この開口部２９から配線層２７、酸化膜２４をエッチングすることでＭＥＭＳ構造体３０をリリースし、パッシベーション膜２８と半導体基板１０の間に、ＭＥＭＳ構造体３０を配置する空洞部３５が画定されている。   A passivation film 28 is formed continuously from above the wiring layer 27 to above the MEMS structure 30. An opening 29 is formed in the passivation film 28, and the MEMS structure 30 is released by etching the wiring layer 27 and the oxide film 24 from the opening 29, and the MEMS structure is interposed between the passivation film 28 and the semiconductor substrate 10. A cavity 35 in which the body 30 is placed is defined.

このような構造のＭＥＭＳデバイス１は、ＭＥＭＳ構造体３０の入力側電極２１ａを介して可動電極２６に直流電圧が印加されると、可動電極２６と出力側電極２２の間に電位差が生じ、可動電極２６と出力側電極２２の間に静電力が働く。ここで、さらに可動電極２６に交流電圧が印加されると、静電力が大きくなったり小さくなったり変動し、可動電極２６が出力側電極２２に近づいたり、遠ざかる方向に振動する。このとき、出力側電極２２の電極表面では、電荷の移動が生じ、出力側電極２２に電流が流れる。そして、振動が繰り返されることから、出力側電極２２から固有の共振周波数信号が出力される。   In the MEMS device 1 having such a structure, when a DC voltage is applied to the movable electrode 26 via the input side electrode 21a of the MEMS structure 30, a potential difference is generated between the movable electrode 26 and the output side electrode 22, and the movable device 26 is movable. An electrostatic force acts between the electrode 26 and the output electrode 22. Here, when an AC voltage is further applied to the movable electrode 26, the electrostatic force increases or decreases, and the movable electrode 26 oscillates in a direction toward or away from the output side electrode 22. At this time, charge movement occurs on the electrode surface of the output side electrode 22, and a current flows through the output side electrode 22. Since the vibration is repeated, a specific resonance frequency signal is output from the output-side electrode 22.

次に、上記構成のＭＥＭＳデバイスの製造方法について説明する。
図２、図３、図４はＭＥＭＳデバイスの製造方法を示す模式部分断面図である。
まず図２（ａ）に示すように、シリコンからなる半導体基板１０の上に熱酸化によりシリコン酸化膜１１を形成する。次に、図２（ｂ）に示すように、ＳＯＧ液をスピンコータにより塗布し、その後、熱処理によりＳＯＧ膜を形成し、パターニングをして所定の領域にＳＯＧ膜１２を形成する。続いて、図２（ｃ）に示すように、ＳＯＧ膜１２の上からシリコン窒化膜１８を形成する。そして、図２（ｄ）に示すように、シリコン窒化膜１８の上にポリシリコン膜を形成し、パターニングによりＭＥＭＳ構造体の固定電極２０である入力側電極２１ａ，２１ｂ、出力側電極２２を形成する。 Next, a manufacturing method of the MEMS device having the above configuration will be described.
2, 3 and 4 are schematic partial cross-sectional views showing a method for manufacturing a MEMS device.
First, as shown in FIG. 2A, a silicon oxide film 11 is formed on a semiconductor substrate 10 made of silicon by thermal oxidation. Next, as shown in FIG. 2B, an SOG liquid is applied by a spin coater, and then an SOG film is formed by heat treatment and patterned to form an SOG film 12 in a predetermined region. Subsequently, as shown in FIG. 2C, a silicon nitride film 18 is formed on the SOG film 12. Then, as shown in FIG. 2D, a polysilicon film is formed on the silicon nitride film 18, and input-side electrodes 21a and 21b and output-side electrodes 22 that are fixed electrodes 20 of the MEMS structure are formed by patterning. To do.

次に、図３（ａ）に示すように、入力側電極２１ａ，２１ｂ、出力側電極２２の上からＳｉＯ2などの酸化膜２４を形成する。その後、図３（ｂ）に示すように、入力側電極２１ａ，２１ｂ上の酸化膜２４に開口穴２５を形成する。続いて、酸化膜２４の上にポリシリコン膜を形成し、パターニングを行い、図３（ｃ）に示すように、エッチングによりＭＥＭＳ構造体の可動電極２６を形成する。そして、図３（ｄ）に示すように、ＳｉＯ2などの絶縁膜を介して配線（図示せず）を積層した配線層２７を形成する。 Next, as shown in FIG. 3A, an oxide film 24 such as SiO 2 is formed on the input side electrodes 21 a and 21 b and the output side electrode 22. Thereafter, as shown in FIG. 3B, an opening hole 25 is formed in the oxide film 24 on the input side electrodes 21a and 21b. Subsequently, a polysilicon film is formed on the oxide film 24, patterned, and a movable electrode 26 of the MEMS structure is formed by etching as shown in FIG. Then, as shown in FIG. 3D, a wiring layer 27 in which wirings (not shown) are laminated through an insulating film such as SiO 2 is formed.

次に、図４（ａ）に示すように、配線層２７の上にパッシベーション膜２８を形成する。続いて、図４（ｂ）に示すように、ＭＥＭＳ構造体の上方のパッシベーション膜２８に開口穴２９を形成する。
そして、図４（ｃ）に示すように、開口部２９から酸性のエッチング液を接触させて、配線層２７、酸化膜２４をエッチングしてＭＥＭＳ構造体３０をリリースする。このとき、半導体基板１０とパッシベーション膜２８との間に空洞部３５が形成されている。このようにして図１に示すようなＭＥＭＳデバイス１が製造される。 Next, as shown in FIG. 4A, a passivation film 28 is formed on the wiring layer 27. Subsequently, as shown in FIG. 4B, an opening hole 29 is formed in the passivation film 28 above the MEMS structure.
Then, as shown in FIG. 4C, an acidic etching solution is contacted from the opening 29 to etch the wiring layer 27 and the oxide film 24 to release the MEMS structure 30. At this time, a cavity 35 is formed between the semiconductor substrate 10 and the passivation film 28. In this way, the MEMS device 1 as shown in FIG. 1 is manufactured.

以上のように、本実施形態のＭＥＭＳデバイス１は、ＭＥＭＳ構造体３０における固定電極２０の下方の絶縁層４０にＳＯＧ膜１２を備えている。
半導体基板１０とＭＥＭＳ構造体３０との間の寄生容量は、キャパシタをモデルとして説明できるように、その間に存在する物質の誘電率に比例し、その間隔に反比例する関係にある。つまり、誘電率の低い物質を絶縁層として用い、さらにその絶縁層の厚みを厚くすることで寄生容量を低減させることができる。
本実施形態ではＳＯＧ膜１２は低誘電率の塗布ガラスであり、容易に厚い絶縁性を有する膜を形成することができる。このことから、絶縁層４０を介してＭＥＭＳ構造体３０と半導体基板１０の間に誘電率の低い物質が介在し、そして間隔が大きくなるため、寄生容量を低下させることができる。
（第２の実施形態） As described above, the MEMS device 1 of the present embodiment includes the SOG film 12 on the insulating layer 40 below the fixed electrode 20 in the MEMS structure 30.
The parasitic capacitance between the semiconductor substrate 10 and the MEMS structure 30 is proportional to the dielectric constant of the substance existing therebetween and inversely proportional to the interval so that the capacitor can be described as a model. That is, parasitic capacitance can be reduced by using a substance having a low dielectric constant as the insulating layer and further increasing the thickness of the insulating layer.
In this embodiment, the SOG film 12 is a low dielectric constant coated glass, and a film having a thick insulating property can be easily formed. Accordingly, a substance having a low dielectric constant is interposed between the MEMS structure 30 and the semiconductor substrate 10 via the insulating layer 40, and the interval is increased, so that the parasitic capacitance can be reduced.
(Second Embodiment)

次に、第２の実施形態におけるＭＥＭＳデバイスについて説明する。
本実施形態において、第１の実施形態と異なる点は、半導体基板上に設けられた絶縁層の構成が異なり、ＭＥＭＳ構造体については同構成である。
図５は本実施形態のＭＥＭＳデバイスの構成を示す部分模式断面図である。本実施形態では、第１の実施形態と同様な構成については同符号を付し詳細な説明を省略し、絶縁層の構成について説明する。 Next, a MEMS device according to the second embodiment will be described.
The present embodiment is different from the first embodiment in the configuration of the insulating layer provided on the semiconductor substrate, and the MEMS structure has the same configuration.
FIG. 5 is a partial schematic cross-sectional view showing the configuration of the MEMS device of the present embodiment. In the present embodiment, the same configurations as those in the first embodiment are denoted by the same reference numerals, detailed description thereof is omitted, and the configuration of the insulating layer will be described.

ＭＥＭＳデバイス２は、半導体基板１０にＭＥＭＳ構造体３０、ＭＥＭＳ構造体３０を取り囲むように形成された配線層２７、配線層２７の上方からＭＥＭＳ構造体３０上方に連なり開口部２９が形成されたパッシベーション膜２８を備えている。
シリコンからなる半導体基板１０上には熱酸化によるシリコン酸化膜１１が形成され、その上の所定の領域にシリコン酸化膜１３が形成されている。そして、シリコン酸化膜１３の上にシリコン窒化膜１８が形成され、シリコン酸化膜１１、シリコン酸化膜１３、シリコン窒化膜１８の３層で絶縁層４１を構成している。そして、絶縁層４１の最上層であるシリコン窒化膜１８上にＭＥＭＳ構造体３０が設けられている。
なお、本実施形態ではシリコン酸化膜を２層構成で使用したが、所望の厚みになるように適宜何層にも積層することは可能である。 The MEMS device 2 includes a MEMS structure 30 on a semiconductor substrate 10, a wiring layer 27 formed so as to surround the MEMS structure 30, and a passivation in which an opening 29 is formed from above the wiring layer 27 to above the MEMS structure 30. A membrane 28 is provided.
A silicon oxide film 11 is formed by thermal oxidation on a semiconductor substrate 10 made of silicon, and a silicon oxide film 13 is formed in a predetermined region thereon. Then, a silicon nitride film 18 is formed on the silicon oxide film 13, and an insulating layer 41 is constituted by three layers of the silicon oxide film 11, the silicon oxide film 13, and the silicon nitride film 18. A MEMS structure 30 is provided on the silicon nitride film 18 that is the uppermost layer of the insulating layer 41.
In the present embodiment, the silicon oxide film is used in a two-layer configuration, but it is possible to stack the layers as many layers as desired to obtain a desired thickness.

以上のように、本実施形態のＭＥＭＳデバイス２は、ＭＥＭＳ構造体３０における固定電極２０の下方の絶縁層４１に複数のシリコン酸化膜１１，１３を備えている。
このように、絶縁膜であるシリコン酸化膜１１，１３を複数備えることで、絶縁層４１の厚みを厚くすることができる。このことから、絶縁層４１を介してＭＥＭＳ構造体３０と半導体基板１０の間の間隔が大きくなるため、この間に生ずる寄生容量を低下させることができる。
（第３の実施形態） As described above, the MEMS device 2 of this embodiment includes the plurality of silicon oxide films 11 and 13 in the insulating layer 41 below the fixed electrode 20 in the MEMS structure 30.
Thus, by providing a plurality of silicon oxide films 11 and 13 which are insulating films, the thickness of the insulating layer 41 can be increased. From this, since the space | interval between the MEMS structure 30 and the semiconductor substrate 10 becomes large via the insulating layer 41, the parasitic capacitance produced in the meantime can be reduced.
(Third embodiment)

次に、第３の実施形態におけるＭＥＭＳデバイスについて説明する。
本実施形態において、第１、第２の実施形態と異なる点は、半導体基板上に設けられた絶縁層の構成が異なり、ＭＥＭＳ構造体については同構成である。
図６は本実施形態のＭＥＭＳデバイスの構成を示す部分模式断面図である。本実施形態では、第１の実施形態と同様な構成については同符号を付し詳細な説明を省略し、絶縁層の構成について説明する。 Next, a MEMS device according to the third embodiment will be described.
This embodiment is different from the first and second embodiments in the configuration of the insulating layer provided on the semiconductor substrate, and the MEMS structure has the same configuration.
FIG. 6 is a partial schematic cross-sectional view showing the configuration of the MEMS device of the present embodiment. In the present embodiment, the same configurations as those in the first embodiment are denoted by the same reference numerals, detailed description thereof is omitted, and the configuration of the insulating layer will be described.

ＭＥＭＳデバイス３は、半導体基板１０にＭＥＭＳ構造体３０、ＭＥＭＳ構造体３０を取り囲むように形成された配線層２７、配線層２７の上方からＭＥＭＳ構造体３０上方に連なり開口部２９が形成されたパッシベーション膜２８を備えている。
シリコンからなる半導体基板１０上には熱酸化によるシリコン酸化膜１１が形成され、その上の所定の領域にＳＯＧ膜１４が形成されている。ＳＯＧ膜１４は低誘電率の塗布ガラスをスピンコートした後に熱処理をすることで形成されている。ＳＯＧ膜１４の上にはシリコン酸化膜１５が形成され、その上にシリコン窒化膜１８が形成されている。このように、シリコン酸化膜１１、ＳＯＧ膜１４、シリコン酸化膜１５、シリコン窒化膜１８の４層で絶縁層４２を構成している。そして、絶縁層４２の最上層であるシリコン窒化膜１８上にＭＥＭＳ構造体３０が設けられている。なお、シリコン酸化膜とＳＯＧ膜の組合せおよび膜の数については、所望の絶縁層４２の厚みにより適宜選択することができる。 The MEMS device 3 includes a MEMS structure 30, a wiring layer 27 formed so as to surround the MEMS structure 30, and a passivation in which an opening 29 is formed from above the wiring layer 27 to above the MEMS structure 30. A membrane 28 is provided.
A silicon oxide film 11 is formed by thermal oxidation on a semiconductor substrate 10 made of silicon, and an SOG film 14 is formed in a predetermined region thereon. The SOG film 14 is formed by performing a heat treatment after spin-coating a low dielectric constant coated glass. A silicon oxide film 15 is formed on the SOG film 14, and a silicon nitride film 18 is formed thereon. As described above, the insulating layer 42 is constituted by the four layers of the silicon oxide film 11, the SOG film 14, the silicon oxide film 15, and the silicon nitride film 18. The MEMS structure 30 is provided on the silicon nitride film 18 that is the uppermost layer of the insulating layer 42. Note that the combination of the silicon oxide film and the SOG film and the number of films can be appropriately selected depending on the desired thickness of the insulating layer 42.

このように、本実施形態のＭＥＭＳデバイス３は、ＭＥＭＳ構造体３０における固定電極２０の下方の絶縁層４２にＳＯＧ膜１４および複数のシリコン酸化膜１１，１５を備えている。絶縁層であるＳＯＧ膜１４およびシリコン酸化膜１１，１５を複数備えることで、絶縁層４２の厚みを厚くすることができる。また、シリコン酸化膜１１，１５を複数層形成することで、絶縁層４２の厚みを所定の厚みに調整することが容易となる。このことから、絶縁層４２を介してＭＥＭＳ構造体３０と半導体基板１０の間の間隔が大きくなるため、この間に生ずる寄生容量を低下させることができる。   As described above, the MEMS device 3 of this embodiment includes the SOG film 14 and the plurality of silicon oxide films 11 and 15 in the insulating layer 42 below the fixed electrode 20 in the MEMS structure 30. By providing a plurality of SOG films 14 and silicon oxide films 11 and 15 which are insulating layers, the thickness of the insulating layer 42 can be increased. In addition, by forming a plurality of silicon oxide films 11 and 15, it becomes easy to adjust the thickness of the insulating layer 42 to a predetermined thickness. From this, since the space | interval between the MEMS structure 30 and the semiconductor substrate 10 becomes large via the insulating layer 42, the parasitic capacitance produced in the meantime can be reduced.

また、本発明に係るＭＥＭＳデバイスは、半導体基板にＭＥＭＳ構造体とＩＣを同時に形成することができる。
例えば、図７は半導体基板１０の上にＭＥＭＳ形成部とＩＣ形成部を備えたＭＥＭＳデバイスの模式部分断面図であり、半導体基板１０の上にシリコン酸化膜１１、ＳＯＧ膜１２、シリコン窒化膜１８からなる絶縁層４０が形成されその上にＭＥＭＳ構造体３０が形成されている。また、ＭＥＭＳ構造体３０の周辺には半導体基板１０にウェル１９が設けられ、シリコン酸化膜１１を介して回路素子としてトランジスタ５０が形成されている。そして複数のトランジスタ５０などを接続してＭＥＭＳ構造体を励振させる発振回路が構成されている。
このように、ＭＥＭＳ構造体３０を形成する工程内でＩＣを形成することができ、効率よくＭＥＭＳデバイスを製造することができる。 The MEMS device according to the present invention can simultaneously form a MEMS structure and an IC on a semiconductor substrate.
For example, FIG. 7 is a schematic partial cross-sectional view of a MEMS device having a MEMS formation portion and an IC formation portion on a semiconductor substrate 10, and a silicon oxide film 11, an SOG film 12, and a silicon nitride film 18 on the semiconductor substrate 10. An insulating layer 40 is formed, and a MEMS structure 30 is formed thereon. A well 19 is provided in the semiconductor substrate 10 around the MEMS structure 30, and a transistor 50 is formed as a circuit element through the silicon oxide film 11. An oscillation circuit that excites the MEMS structure by connecting a plurality of transistors 50 and the like is configured.
Thus, an IC can be formed in the process of forming the MEMS structure 30, and a MEMS device can be manufactured efficiently.

なお、本実施形態では半導体基板の材質としてシリコンを用いて説明したが、他にＧｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮ、ＺｎＳｅなどを用いることができる。
また、ＭＥＭＳ構造体の形状については様々が形状のものであっても、本発明の実施を妨げない。 In the present embodiment, the semiconductor substrate is described using silicon. However, Ge, SiGe, SiC, SiSn, PbS, GaAs, InP, GaP, GaN, ZnSe, or the like can be used.
Further, even if the MEMS structure has various shapes, the implementation of the present invention is not hindered.

第１の実施形態におけるＭＥＭＳデバイスの構成を示し、（ａ）はＭＥＭＳデバイスの部分模式平面図、（ｂ）は（ａ）のＡ−Ａ断線に沿う部分模式断面図。The structure of the MEMS device in 1st Embodiment is shown, (a) is a partial schematic plan view of a MEMS device, (b) is a partial schematic cross section along the AA disconnection of (a). 第１の実施形態におけるＭＥＭＳデバイスの製造工程を示す模式部分断面図。The typical fragmentary sectional view which shows the manufacturing process of the MEMS device in 1st Embodiment. 第１の実施形態におけるＭＥＭＳデバイスの製造工程を示す模式部分断面図。The typical fragmentary sectional view which shows the manufacturing process of the MEMS device in 1st Embodiment. 第１の実施形態におけるＭＥＭＳデバイスの製造工程を示す模式部分断面図。The typical fragmentary sectional view which shows the manufacturing process of the MEMS device in 1st Embodiment. 第２の実施形態におけるＭＥＭＳデバイスの構成を示す部分模式断面図。The partial schematic cross section which shows the structure of the MEMS device in 2nd Embodiment. 第３の実施形態におけるＭＥＭＳデバイスの構成を示す部分模式断面図。The partial schematic cross section which shows the structure of the MEMS device in 3rd Embodiment. 第１の実施形態におけるＭＥＭＳデバイスの応用例を示す部分模式断面図。The partial schematic cross section which shows the application example of the MEMS device in 1st Embodiment. 従来のＭＥＭＳデバイスにおける信号漏洩の状態を説明する説明図。Explanatory drawing explaining the state of the signal leakage in the conventional MEMS device.

符号の説明Explanation of symbols

１，２，３…ＭＥＭＳデバイス、１０…半導体基板、１１…シリコン酸化膜、１２…ＳＯＧ膜、１３…シリコン酸化膜、１４…ＳＯＧ膜、１５…シリコン酸化膜、１８…シリコン窒化膜、１９…ウェル、２０…固定電極、２１…入力側電極、２２…出力側電極、２４…酸化膜、２６…可動電極、２７…配線層、２８…パッシベーション膜、２９…開口部、３０…ＭＥＭＳ構造体、３１…配線、３２…アルミ配線、３３…配線、３４…アルミ配線、３５…空洞部、４０，４１，４２…絶縁層、５０…トランジスタ。   DESCRIPTION OF SYMBOLS 1, 2, 3 ... MEMS device, 10 ... Semiconductor substrate, 11 ... Silicon oxide film, 12 ... SOG film, 13 ... Silicon oxide film, 14 ... SOG film, 15 ... Silicon oxide film, 18 ... Silicon nitride film, 19 ... Well, 20 ... fixed electrode, 21 ... input side electrode, 22 ... output side electrode, 24 ... oxide film, 26 ... movable electrode, 27 ... wiring layer, 28 ... passivation film, 29 ... opening, 30 ... MEMS structure, DESCRIPTION OF SYMBOLS 31 ... Wiring, 32 ... Aluminum wiring, 33 ... Wiring, 34 ... Aluminum wiring, 35 ... Cavity, 40, 41, 42 ... Insulating layer, 50 ... Transistor.

Claims (3)

半導体基板上に絶縁層を介して形成された固定電極と可動電極とを有するＭＥＭＳ構造体が備えられたＭＥＭＳデバイスであって、
前記固定電極の下方の前記絶縁層にＳＯＧ膜を備えたことを特徴とするＭＥＭＳデバイス。 A MEMS device comprising a MEMS structure having a fixed electrode and a movable electrode formed on a semiconductor substrate via an insulating layer,
A MEMS device comprising an SOG film on the insulating layer below the fixed electrode. 半導体基板上に絶縁層を介して形成された固定電極と可動電極とを有するＭＥＭＳ構造体が備えられたＭＥＭＳデバイスであって、
前記固定電極の下方の前記絶縁層に複数の酸化膜を備えたことを特徴とするＭＥＭＳデバイス。 A MEMS device comprising a MEMS structure having a fixed electrode and a movable electrode formed on a semiconductor substrate via an insulating layer,
A MEMS device comprising a plurality of oxide films on the insulating layer below the fixed electrode. 半導体基板上に絶縁層を介して形成された固定電極と可動電極とを有するＭＥＭＳ構造体が備えられたＭＥＭＳデバイスであって、
前記固定電極の下方の前記絶縁層にＳＯＧ膜および複数の酸化膜を備えたことを特徴とするＭＥＭＳデバイス。 A MEMS device comprising a MEMS structure having a fixed electrode and a movable electrode formed on a semiconductor substrate via an insulating layer,
A MEMS device comprising an SOG film and a plurality of oxide films on the insulating layer below the fixed electrode.
JP2006288366A 2006-10-24 2006-10-24 Mems device Withdrawn JP2008105112A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006288366A JP2008105112A (en) 2006-10-24 2006-10-24 Mems device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006288366A JP2008105112A (en) 2006-10-24 2006-10-24 Mems device

Publications (1)

Publication Number Publication Date
JP2008105112A true JP2008105112A (en) 2008-05-08

Family

ID=39438905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006288366A Withdrawn JP2008105112A (en) 2006-10-24 2006-10-24 Mems device

Country Status (1)

Country Link
JP (1) JP2008105112A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009279733A (en) * 2008-05-26 2009-12-03 Toshiba Corp Micro electric mechanical system device and manufacturing method for the same
US8786035B2 (en) 2012-09-10 2014-07-22 Kabushiki Kaisha Toshiba Electronic device having MEMS element and resistive element
JP2019521604A (en) * 2016-07-01 2019-07-25 テクノロジアン テュトキムスケスクス ヴェーテーテー オサケ ユキチュア MICRO-MECHANICAL OSCILLATOR AND METHOD OF TRIMING MICRO-MECHANICAL OSCILLATOR

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009279733A (en) * 2008-05-26 2009-12-03 Toshiba Corp Micro electric mechanical system device and manufacturing method for the same
US8581355B2 (en) 2008-05-26 2013-11-12 Kabushiki Kaisha Toshiba Micro electric mechanical system device and method of producing the same
US8786035B2 (en) 2012-09-10 2014-07-22 Kabushiki Kaisha Toshiba Electronic device having MEMS element and resistive element
JP2019521604A (en) * 2016-07-01 2019-07-25 テクノロジアン テュトキムスケスクス ヴェーテーテー オサケ ユキチュア MICRO-MECHANICAL OSCILLATOR AND METHOD OF TRIMING MICRO-MECHANICAL OSCILLATOR
JP7090038B2 (en) 2016-07-01 2022-06-23 テクノロジアン テュトキムスケスクス ヴェーテーテー オサケ ユキチュア Micromechanical oscillators and methods for trimming micromechanical oscillators

Similar Documents

Publication Publication Date Title
JP2008132583A (en) Mems device
TWI669268B (en) The micro-electromechanical system package and forming method thereof
JP5702966B2 (en) Electromechanical transducer and method for manufacturing the same
TWI667815B (en) Micro-electro-mechanical system piezoelectric transducer and method for manufacturing the same
JP2012503355A (en) Capacitive micromachined ultrasonic transducer
JP5791294B2 (en) Capacitance type electromechanical transducer
TW201408581A (en) Mems device and method of manufacturing the same
TW200848738A (en) Acceleration sensor and fabrication method thereof
US7985611B1 (en) Method for manufacturing integrated MEMS resonator device
US20220367784A1 (en) Fully-wet via patterning method in piezoelectric sensor
JP2010158734A (en) Mems device and method for manufacturing the same
JP2008105112A (en) Mems device
JP2011091319A (en) Power generation device
JP2010214588A (en) Mems device
JP2010225654A (en) Semiconductor device
JP5676423B2 (en) Isolator and semiconductor device
JP4783914B2 (en) Semiconductor dynamic quantity sensor and manufacturing method of semiconductor dynamic quantity sensor
JP5401845B2 (en) Semiconductor device and manufacturing method thereof
JP2012024861A (en) Mems apparatus
TWI525777B (en) MEMS components
JP4783915B2 (en) Semiconductor dynamic quantity sensor
JP2011148073A (en) Mems sensor and method for manufacturing the same
JP2008010717A (en) Variable capacitor
JP2010207975A (en) Actuator and electronic device
TW201631713A (en) Method for manufacturing micro-device with support structure

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100105