JP2014071052A - Capacitance pressure sensor and manufacturing method thereof - Google Patents

Capacitance pressure sensor and manufacturing method thereof Download PDF

Info

Publication number
JP2014071052A
JP2014071052A JP2012219008A JP2012219008A JP2014071052A JP 2014071052 A JP2014071052 A JP 2014071052A JP 2012219008 A JP2012219008 A JP 2012219008A JP 2012219008 A JP2012219008 A JP 2012219008A JP 2014071052 A JP2014071052 A JP 2014071052A
Authority
JP
Japan
Prior art keywords
electrode
silicon substrate
insulating layer
fixed electrode
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012219008A
Other languages
Japanese (ja)
Other versions
JP5913038B2 (en
Inventor
Hidenori Gocho
英紀 牛膓
Katsuya Kikuiri
勝也 菊入
Hisayuki Yazawa
久幸 矢澤
Naonobu Okawa
尚信 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2012219008A priority Critical patent/JP5913038B2/en
Publication of JP2014071052A publication Critical patent/JP2014071052A/en
Application granted granted Critical
Publication of JP5913038B2 publication Critical patent/JP5913038B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Fluid Pressure (AREA)
  • Pressure Sensors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a capacitance pressure sensor capable of minimizing parasitic capacitance and a manufacturing method of the capacitance pressure sensor.SOLUTION: A capacitance pressure sensor 10 comprises: a movable electrode 11 and a fixed electrode 12 composed of a silicon substrate; and an insulation layer 13 bonding both electrodes. The movable electrode 11 includes a displaceable pressure-sensitive diaphragm 14, and a junction 16 positioned in the periphery of the pressure-sensitive diaphragm 14. The capacitance pressure sensor 10 further comprises, on the silicon substrate, a wiring layer 24 led out from the fixed electrode 12 or the movable electrode 11; a first electrode pad 25 provided on the wiring layer 24; an insulative level difference part 21 formed so that a gap between the wiring layer 24 and the fixed electrode 12 or the movable electrode 11 is larger than the thickness of the insulation layer 13. The first electrode pad 25 is arranged so as to overlap the level difference part 21 in plan view.

Description

本発明は、高さ方向に変位可能な感圧ダイヤフラムを備える静電容量型圧力センサ及びその製造方法に関する。   The present invention relates to a capacitive pressure sensor including a pressure-sensitive diaphragm that can be displaced in the height direction, and a method for manufacturing the same.

図１２は、特許文献１に開示される静電容量型圧力センサの断面略図である。特許文献１には、図１２に示すように、２つのダイヤフラム付きシリコン基板（可動電極）５０１、５０２が上下から、絶縁層５０３、５０４を介して、シリコン基板（固定電極）５０５に接合された静電容量型圧力センサ５００が開示されている。   FIG. 12 is a schematic cross-sectional view of the capacitive pressure sensor disclosed in Patent Document 1. In Patent Document 1, as shown in FIG. 12, two silicon substrates with diaphragms (movable electrodes) 501 and 502 are joined to a silicon substrate (fixed electrode) 505 through insulating layers 503 and 504 from above and below. A capacitive pressure sensor 500 is disclosed.

静電容量型圧力センサ５００には、図１２に示すように、ボンディングワイヤを用いて外部の装置と電気的に接続されるワイヤパッド（電極パッド）５０８が設けられている。ワイヤパッド５０８とシリコン基板５０５とを絶縁するために、ワイヤパッド５０８とシリコン基板５０５との間には絶縁層５０３が設けられている。そのため、ワイヤパッド５０８とシリコン基板５０５との間に、寄生容量が発生してしまう。   As shown in FIG. 12, the capacitive pressure sensor 500 is provided with a wire pad (electrode pad) 508 that is electrically connected to an external device using a bonding wire. In order to insulate the wire pad 508 from the silicon substrate 505, an insulating layer 503 is provided between the wire pad 508 and the silicon substrate 505. Therefore, a parasitic capacitance is generated between the wire pad 508 and the silicon substrate 505.

特開平１１−２１１５９７号公報JP-A-11-211597

ワイヤパッド５０８とシリコン基板５０５との間の寄生容量を低減するには、ワイヤパッド５０８の面積を小さくすることが有効である。ところが、ワイヤパッド５０８は、ワイヤボンディングを行うために、ある程度の面積が必要である。   In order to reduce the parasitic capacitance between the wire pad 508 and the silicon substrate 505, it is effective to reduce the area of the wire pad 508. However, the wire pad 508 needs a certain area in order to perform wire bonding.

また、静電容量型圧力センサ５００を小型化した場合においても、ワイヤパッド５０８はワイヤボンディングを行うために、ワイヤパッド５０８の面積を大きく減少させることは難しい。   Further, even when the capacitance type pressure sensor 500 is downsized, the wire pad 508 performs wire bonding, so it is difficult to greatly reduce the area of the wire pad 508.

そのため、ワイヤパッド５０８とシリコン基板５０５との間の寄生容量を低減することが難しいという課題があった。   Therefore, there is a problem that it is difficult to reduce the parasitic capacitance between the wire pad 508 and the silicon substrate 505.

本発明の目的は、上記従来の課題を顧みてなされたものであり、寄生容量を低減することが可能な静電容量型圧力センサおよびその製造方法を提供することである。   An object of the present invention has been made in view of the above-described conventional problems, and is to provide a capacitance type pressure sensor capable of reducing parasitic capacitance and a method for manufacturing the same.

本発明の静電容量型圧力センサは、シリコン基板からなる可動電極及び固定電極と、両電極間を接合する絶縁層と、を有して構成され、前記可動電極は、前記固定電極との間に高さ方向への間隔を有して変位が可能な感圧ダイヤフラムと、前記感圧ダイヤフラムの周囲に位置し、前記固定電極と前記絶縁層を介して接合される接合部と、を有するとともに、前記シリコン基板上には前記固定電極もしくは前記可動電極から引き出される配線層と、前記配線層に設けられ前記配線層と電気的に接続される第１電極パッドと、前記配線層と前記固定電極もしくは前記可動電極との間の間隔が前記絶縁層の厚さより大きくなるように形成された絶縁性の段差部と、が備えられ、前記第１電極パッドが前記段差部に平面視で重なるように配置されていることを特徴とする。   The capacitance type pressure sensor of the present invention includes a movable electrode and a fixed electrode made of a silicon substrate, and an insulating layer that joins both electrodes, and the movable electrode is between the fixed electrode and the fixed electrode. And a pressure-sensitive diaphragm that can be displaced with a gap in the height direction, and a joint that is located around the pressure-sensitive diaphragm and is joined to the fixed electrode via the insulating layer. A wiring layer drawn from the fixed electrode or the movable electrode on the silicon substrate; a first electrode pad provided on the wiring layer and electrically connected to the wiring layer; the wiring layer and the fixed electrode; Alternatively, an insulating step formed so that a distance between the movable electrode and the insulating layer is larger than a thickness of the insulating layer, and the first electrode pad overlaps the step in a plan view. Arranged It is characterized in.

本発明では、第１電極パッドが、配線層と固定電極もしくは可動電極との間の間隔が絶縁層の厚さより大きくなるように形成された段差部と、平面視で重なるように配置されている。よって、段差部に平面視で重なる第１電極パッドの領域において、配線層と固定電極もしくは可動電極との間の高さ方向の間隔が、絶縁層の厚さより大きくなるので、第１電極パッドの寄生容量が低減される。   In the present invention, the first electrode pad is arranged so as to overlap in a plan view with a step portion formed so that the distance between the wiring layer and the fixed electrode or the movable electrode is larger than the thickness of the insulating layer. . Therefore, in the region of the first electrode pad that overlaps the step portion in plan view, the distance in the height direction between the wiring layer and the fixed electrode or the movable electrode is larger than the thickness of the insulating layer. Parasitic capacitance is reduced.

よって、本発明によれば、寄生容量を低減することが可能な静電容量型圧力センサを提供することができる。   Therefore, according to the present invention, it is possible to provide a capacitive pressure sensor capable of reducing parasitic capacitance.

前記段差部が、平面視で、前記第１電極パッドより面積が大きいことが好ましい。このような態様であれば、第１電極パッドの全面において、配線層と固定電極もしくは可動電極との間隔を絶縁層の厚さより大きくできるので、第１電極パッドの寄生容量を更に低減することができる。   The stepped portion preferably has a larger area than the first electrode pad in plan view. According to such an aspect, since the distance between the wiring layer and the fixed electrode or the movable electrode can be made larger than the thickness of the insulating layer on the entire surface of the first electrode pad, the parasitic capacitance of the first electrode pad can be further reduced. it can.

前記絶縁層が、前記シリコン基板の表面を熱酸化したものであることが好ましい。このような態様であれば、安定的に高品質な絶縁層を形成することが可能である。   It is preferable that the insulating layer is obtained by thermally oxidizing the surface of the silicon substrate. With such an embodiment, it is possible to stably form a high-quality insulating layer.

前記シリコン基板が、前記段差部に沿って形成された断面Ｕ字形状もしくは断面Ｌ字形状を有することが好ましい。このような態様であれば、配線層と固定電極もしくは可動電極との間の間隔が絶縁層の厚さより大きくなるように形成された段差部を設けることが可能である。   The silicon substrate preferably has a U-shaped cross section or an L-shaped cross section formed along the stepped portion. With such an embodiment, it is possible to provide a stepped portion formed such that the distance between the wiring layer and the fixed electrode or the movable electrode is larger than the thickness of the insulating layer.

前記段差部が、前記シリコン基板と前記絶縁層との間に設けられた空間部を有することが好ましい。空間部は、絶縁層よりも誘電率を低く設けることができるので、第１電極パッドの寄生容量を更に低減することができる。   It is preferable that the step portion has a space portion provided between the silicon substrate and the insulating layer. Since the space portion can be provided with a lower dielectric constant than the insulating layer, the parasitic capacitance of the first electrode pad can be further reduced.

前記空間部が真空封止されていることが好ましい。このような態様であれば、水分等を含んだ空気が空間部に侵入することを防止できる。よって、第１電極パッドの寄生容量が高くなることや、変動することを抑制することができる。   The space is preferably vacuum sealed. If it is such an aspect, it can prevent that the air containing a water | moisture content etc. penetrate | invades into a space part. Therefore, it is possible to suppress the parasitic capacitance of the first electrode pad from increasing or changing.

前記段差部に接合された前記シリコン基板に、前記段差部と平面視で重なると共に、前記段差部と対向するように窪み部が形成されていることが好ましい。このような態様であれば、平面視で窪み部と重なる第１電極パッドの領域において、配線層と固定電極の間隔を窪み部の高さ方向の寸法だけ大きくできるので、第１電極パッドの寄生容量を更に低減することができる。   It is preferable that a recess is formed on the silicon substrate bonded to the step portion so as to overlap the step portion in plan view and to face the step portion. With such an aspect, in the region of the first electrode pad that overlaps the recess in plan view, the distance between the wiring layer and the fixed electrode can be increased by the dimension in the height direction of the recess. The capacity can be further reduced.

シリコン基板からなる可動電極及び固定電極と、両電極間を接合する絶縁層と、を有して構成され、前記可動電極は、前記固定電極との間に高さ方向への間隔を有して変位が可能な感圧ダイヤフラムと、前記感圧ダイヤフラムの周囲に位置し、前記固定電極と前記絶縁層を介して接合される接合部と、を有し、前記固定電極もしくは前記可動電極から引き出される配線層と、前記配線層に設けられ前記配線層と電気的に接続される第１電極パッドと、前記配線層と前記固定電極もしくは前記可動電極かとの間の間隔が前記絶縁層の厚さより大きくなるように形成された絶縁性の段差部と、が備えられ、前記第１電極パッドが前記段差部に平面視で重なるように配置される静電容量型圧力センサの製造方法であって、
前記感圧ダイヤフラム、前記感圧ダイヤフラムの周囲に広がる接合領域、および前記接合領域内に形成された前記段差部を備える第１シリコン基板と、前記固定電極となる第２シリコン基板と、を用意し、前記感圧ダイヤフラムと前記固定電極との間に高さ方向への間隔を空けた状態で、絶縁層を介して前記接合領域と前記固定電極とを接合する工程と、
前記感圧ダイヤフラムと、前記接合領域のうち前記接合部および前記配線層と、を残して、前記接合領域の不要部分を除去する工程と、
前記配線層の表面に、前記段差部に平面視で重なるように前記第１電極パッドを形成する工程と、
を有することを特徴とする。 A movable electrode and a fixed electrode made of a silicon substrate, and an insulating layer that joins the two electrodes are formed. The movable electrode is spaced from the fixed electrode in the height direction. A pressure-sensitive diaphragm that can be displaced; and a joint that is positioned around the pressure-sensitive diaphragm and is joined to the fixed electrode via the insulating layer, and is drawn from the fixed electrode or the movable electrode A distance between the wiring layer, the first electrode pad provided in the wiring layer and electrically connected to the wiring layer, and the wiring layer and the fixed electrode or the movable electrode is larger than the thickness of the insulating layer. An insulating step formed so that the first electrode pad is arranged to overlap the step in a plan view,
A first silicon substrate including the pressure-sensitive diaphragm, a bonding region extending around the pressure-sensitive diaphragm, and the step portion formed in the bonding region, and a second silicon substrate serving as the fixed electrode are prepared. A step of bonding the bonding region and the fixed electrode through an insulating layer with a space in the height direction between the pressure-sensitive diaphragm and the fixed electrode;
Leaving the pressure-sensitive diaphragm and the bonding portion and the wiring layer in the bonding region, and removing unnecessary portions of the bonding region;
Forming the first electrode pad on the surface of the wiring layer so as to overlap the stepped portion in plan view;
It is characterized by having.

本発明の製造方法によれば、第１電極パッドが、配線層と固定電極もしくは可動電極との間の間隔が絶縁層の厚さより大きくなるように形成された段差部と、平面視で重なるように配置される。よって、段差部に平面視で重なる第１電極パッドの部分において、配線層と固定電極もしくは可動電極との間の高さ方向の間隔が、絶縁層の厚さより大きくなるので、第１電極パッドの寄生容量が低減される。   According to the manufacturing method of the present invention, the first electrode pad overlaps with the step portion formed so that the distance between the wiring layer and the fixed electrode or the movable electrode is larger than the thickness of the insulating layer in plan view. Placed in. Therefore, in the portion of the first electrode pad that overlaps the stepped portion in plan view, the distance in the height direction between the wiring layer and the fixed electrode or the movable electrode is larger than the thickness of the insulating layer. Parasitic capacitance is reduced.

よって、本発明によれば、寄生容量を低く抑えることが可能な静電容量型圧力センサの製造方法を提供することができる。   Therefore, according to the present invention, it is possible to provide a method for manufacturing a capacitive pressure sensor capable of keeping parasitic capacitance low.

前記第１シリコン基板の表面を熱酸化する前に、前記第１電極パッドと平面視で重なるように、前記第１シリコン基板の表面を除去した凹部を形成し、前記段差部とする工程、を有することが好ましい。   Before thermally oxidizing the surface of the first silicon substrate, forming a recess from which the surface of the first silicon substrate is removed so as to overlap the first electrode pad in plan view, and forming the stepped portion. It is preferable to have.

このような態様であれば、第１電極パッドに平面視で重なるように、段差部を形成することができる。   With such an aspect, the stepped portion can be formed so as to overlap the first electrode pad in plan view.

本発明によれば、寄生容量を低減することが可能な静電容量型圧力センサおよびその製造方法を提供することが可能である。   ADVANTAGE OF THE INVENTION According to this invention, it is possible to provide the electrostatic capacitance type pressure sensor which can reduce parasitic capacitance, and its manufacturing method.

第１の実施形態における静電容量型圧力センサの斜視図である。It is a perspective view of the capacitance type pressure sensor in a 1st embodiment. 図１に示すＡ−Ａ線に沿って切断した断面略図である。It is the cross-sectional schematic cut | disconnected along the AA line shown in FIG. 図１に示すＢ−Ｂ線に沿って切断した断面略図である。It is the cross-sectional schematic cut | disconnected along the BB line shown in FIG. 第１の実施形態における静電容量型圧力センサの製造説明図である。It is manufacture explanatory drawing of the electrostatic capacitance type pressure sensor in 1st Embodiment. 第１の実施形態における静電容量型圧力センサの製造説明図である。It is manufacture explanatory drawing of the electrostatic capacitance type pressure sensor in 1st Embodiment. 第１の実施形態の第１の変形例の静電容量型圧力センサの斜視図である。It is a perspective view of the capacitance type pressure sensor of the 1st modification of a 1st embodiment. 図６に示すＣ−Ｃ線に沿って切断した断面略図である。It is the cross-sectional schematic cut | disconnected along CC line shown in FIG. 第１の実施形態の第２の変形例の静電容量型圧力センサの断面略図である。It is a section schematic diagram of the capacity type pressure sensor of the 2nd modification of a 1st embodiment. 第２の実施形態における静電容量型圧力センサの断面略図である。It is a section schematic diagram of the capacity type pressure sensor in a 2nd embodiment. 第３の実施形態における静電容量型圧力センサの裏面斜視図である。It is a back surface perspective view of the capacitive pressure sensor in 3rd Embodiment. 図８に示すＤ−Ｄ線に沿って切断した断面略図である。It is the cross-sectional schematic cut | disconnected along the DD line | wire shown in FIG. 特許文献１に開示される静電容量型圧力センサの断面略図である。2 is a schematic cross-sectional view of a capacitive pressure sensor disclosed in Patent Document 1.

以下、本発明の静電容量型圧力センサの実施形態について、図面に沿って詳細に説明する。なお、説明が分かりやすいように、各図面の寸法は適宜変更して示している。   Hereinafter, embodiments of the capacitive pressure sensor of the present invention will be described in detail with reference to the drawings. For easy understanding, the dimensions of each drawing are changed as appropriate.

＜第１の実施形態＞
図１は、第１の実施形態における静電容量型圧力センサの斜視図である。図２は、図１に示すＡ−Ａ線に沿って切断した断面略図である。図３は、図１に示すＢ−Ｂ線に沿って切断した断面略図である。 <First Embodiment>
FIG. 1 is a perspective view of a capacitive pressure sensor according to the first embodiment. 2 is a schematic cross-sectional view taken along line AA shown in FIG. 3 is a schematic cross-sectional view taken along line BB shown in FIG.

図１、図２、および図３に示す静電容量型圧力センサ１０は、シリコン基板からなる可動電極１１および固定電極１２と、可動電極１１と固定電極１２との間を接合する絶縁層１３とを有して構成されている。   The capacitive pressure sensor 10 shown in FIGS. 1, 2, and 3 includes a movable electrode 11 and a fixed electrode 12 made of a silicon substrate, and an insulating layer 13 that joins between the movable electrode 11 and the fixed electrode 12. It is comprised.

図１、図２、および図３に示すように、可動電極１１は、固定電極１２との間に高さ方向（Ｚ）の間隔１５を有して高さ方向への変位が可能な感圧ダイヤフラム１４と、感圧ダイヤフラム１４の周囲に位置し、固定電極１２と絶縁層１３を介して接合される接合部１６とを有して構成されている。（図１に示す感圧ダイヤフラム１４と接合部１６との間の点線は両者間の境界を示し、便宜上図示したものである。）
感圧ダイヤフラム１４に高さ方向（Ｚ）から圧力が作用すると、感圧ダイヤフラム１４が高さ方向に変位する。これにより感圧ダイヤフラム１４と固定電極１２との間の静電容量が変化する。したがって静電容量変化に基づいて圧力を検知することが可能である。 As shown in FIGS. 1, 2, and 3, the movable electrode 11 has a distance 15 in the height direction (Z) between the movable electrode 11 and the fixed electrode 12, and can be displaced in the height direction. The diaphragm 14 and the pressure sensitive diaphragm 14 are located around the joint 14 and are joined to the fixed electrode 12 via the insulating layer 13. (The dotted line between the pressure-sensitive diaphragm 14 and the joint 16 shown in FIG. 1 indicates the boundary between them and is shown for convenience.)
When pressure acts on the pressure sensitive diaphragm 14 from the height direction (Z), the pressure sensitive diaphragm 14 is displaced in the height direction. As a result, the capacitance between the pressure sensitive diaphragm 14 and the fixed electrode 12 changes. Therefore, it is possible to detect the pressure based on the capacitance change.

感圧ダイヤフラム１４は、図１に示すように、平面形状が略円形状であり、固定電極１２のほぼ中央に位置している。感圧ダイヤフラム１４および接合部１６を有してなる可動電極１１が固定電極１２の外周側面１２ａよりも内側に形成されていれば、形状、位置、および大きさを限定するものでない。このように、可動電極１１は、固定電極１２の外周側面１２ａよりも内側に形成されるため、可動電極１１の周囲に固定電極１２の延出表面２０が広がっている。   As shown in FIG. 1, the pressure-sensitive diaphragm 14 has a substantially circular planar shape and is located at the approximate center of the fixed electrode 12. As long as the movable electrode 11 having the pressure-sensitive diaphragm 14 and the joint 16 is formed on the inner side of the outer peripheral side surface 12a of the fixed electrode 12, the shape, position, and size are not limited. Thus, since the movable electrode 11 is formed inside the outer peripheral side surface 12 a of the fixed electrode 12, the extended surface 20 of the fixed electrode 12 extends around the movable electrode 11.

第１端子部２２は、図１、図２に示すように、延出表面２０の領域に配置されており、可動電極１１の接合部１６からシリコン基板により一体になって引き出された配線層２４と、配線層２４の先端部２４ａの表面２４ｂに形成されると共に、配線層２４に電気的に接続される第１電極パッド２５とを有して構成されている。   As shown in FIGS. 1 and 2, the first terminal portion 22 is disposed in the region of the extended surface 20, and the wiring layer 24 that is integrally drawn from the joint portion 16 of the movable electrode 11 by the silicon substrate. And a first electrode pad 25 that is formed on the surface 24 b of the tip 24 a of the wiring layer 24 and is electrically connected to the wiring layer 24.

また、第２端子部２３は、図１、図３に示すように、延出表面２０の領域に配置されており、可動電極１１から分離されると共に絶縁層１３の表面に形成された分離層２６と、分離層２６および絶縁層１３を貫通し固定電極１２の表面に通じるコンタクトホール２７内に設けられた固定電極１２と電気的に接続される第２電極パッド２８とを有して構成されている。第１電極パッド２５および第２電極パッド２８は、Ａｌ、Ａｕ等の金属層を蒸着、スパッタ、めっき等で形成したものである。   Further, as shown in FIGS. 1 and 3, the second terminal portion 23 is disposed in the region of the extended surface 20, and is separated from the movable electrode 11 and formed on the surface of the insulating layer 13. 26 and a second electrode pad 28 that is electrically connected to the fixed electrode 12 provided in the contact hole 27 that penetrates the separation layer 26 and the insulating layer 13 and communicates with the surface of the fixed electrode 12. ing. The first electrode pad 25 and the second electrode pad 28 are formed by vapor deposition, sputtering, plating or the like of a metal layer such as Al or Au.

第１電極パッド２５は、図１、図２に示すように、固定電極１２から離れる方向に、すなわち図面上（Ｚ１方向）側に突出し、絶縁層１３よりも厚くなるように形成された段差部２１に、平面視で重なるように配置されている。   As shown in FIGS. 1 and 2, the first electrode pad 25 protrudes in a direction away from the fixed electrode 12, that is, on the drawing (Z1 direction) side, and is formed to be thicker than the insulating layer 13. 21 is arranged so as to overlap in plan view.

配線層２４は、絶縁層１３を介して固定電極１２と対向しているため、固定電極１２との間で静電容量を形成する。ところが、配線層２４と固定電極１２の間に形成される静電容量は、感圧ダイヤフラム１４に作用する圧力によって変化（感応）しないため、寄生容量として作用するので、低減することが好ましい。   Since the wiring layer 24 faces the fixed electrode 12 with the insulating layer 13 interposed therebetween, a capacitance is formed between the wiring layer 24 and the fixed electrode 12. However, since the capacitance formed between the wiring layer 24 and the fixed electrode 12 does not change (sensitive) due to the pressure acting on the pressure-sensitive diaphragm 14, it acts as a parasitic capacitance, so it is preferable to reduce it.

第１電極パッド２５は、圧力に応じた検知信号を出力するために、ボンディングワイヤと電気的に接続される。そのため、第１電極パッド２５は、配線層２４の他の部分に比べて、面積が大きく設けられており寄生容量が大きい。よって、第１電極パッド２５の寄生容量を低減することは、配線層２４の寄生容量を低減するために有効である。   The first electrode pad 25 is electrically connected to the bonding wire in order to output a detection signal corresponding to the pressure. Therefore, the first electrode pad 25 is provided with a larger area and has a larger parasitic capacitance than the other portions of the wiring layer 24. Therefore, reducing the parasitic capacitance of the first electrode pad 25 is effective for reducing the parasitic capacitance of the wiring layer 24.

本実施形態においては、第１電極パッド２５は、図１、図２に示すように、段差部２１に平面視で重なるように配置されている。そのため、第１電極パッド２５と段差部２１が平面視で重なる領域において、配線層２４と固定電極１２との間隔が大きくなるので、第１電極パッド２５の寄生容量が低減される。その際、第１電極パッド２５と段差部２１が平面視で重なる面積に応じて、寄生容量は低減される。   In the present embodiment, as shown in FIGS. 1 and 2, the first electrode pad 25 is disposed so as to overlap the stepped portion 21 in plan view. Therefore, in the region where the first electrode pad 25 and the stepped portion 21 overlap in plan view, the distance between the wiring layer 24 and the fixed electrode 12 is increased, and thus the parasitic capacitance of the first electrode pad 25 is reduced. At this time, the parasitic capacitance is reduced in accordance with the area where the first electrode pad 25 and the stepped portion 21 overlap in plan view.

本実施形態においては、段差部２１は、図１、図２に示すように、平面視で、第１電極パッド２５より面積を大きく設けられている。そして、段差部２１は、平面視で、第１電極パッド２５を内設している。そのため、第１電極パッド２５の全面において、配線層２４と固定電極１２との間の高さ方向の間隔を絶縁層１３の厚さより大きくできるので、第１電極パッド２５の寄生容量を更に低減できる。   In the present embodiment, as shown in FIGS. 1 and 2, the stepped portion 21 is provided with a larger area than the first electrode pad 25 in plan view. The step portion 21 has a first electrode pad 25 in plan view. Therefore, since the distance in the height direction between the wiring layer 24 and the fixed electrode 12 can be made larger than the thickness of the insulating layer 13 on the entire surface of the first electrode pad 25, the parasitic capacitance of the first electrode pad 25 can be further reduced. .

本実施形態においては、図２に示す段差部２１は、可動電極を形成するシリコン基板の表面を凹状にエッチング除去した後に、熱酸化することで形成される。そして、可動電極を形成するシリコン基板と固定電極を形成するシリコン基板とが接合される。その結果、段差部２１は、図２に示すように、絶縁層１３と、絶縁層１３と固定電極１２を形成するシリコン基板との間に設けられた空間部２１ａと、を有して構成される。また、空間部２１ａは真空封止されるので、空間部２１ａの誘電率は、絶縁層１３の誘電率より小さい。そのため、段差部２１に空間部２１ａが設けられることで、第１電極パッド２５の寄生容量は更に低減される。   In the present embodiment, the stepped portion 21 shown in FIG. 2 is formed by performing thermal oxidation after removing the surface of the silicon substrate on which the movable electrode is formed in a concave shape. And the silicon substrate which forms a movable electrode, and the silicon substrate which forms a fixed electrode are joined. As a result, as shown in FIG. 2, the step portion 21 includes the insulating layer 13 and a space portion 21 a provided between the insulating layer 13 and the silicon substrate on which the fixed electrode 12 is formed. The Further, since the space portion 21 a is vacuum-sealed, the dielectric constant of the space portion 21 a is smaller than the dielectric constant of the insulating layer 13. Therefore, the parasitic capacitance of the first electrode pad 25 is further reduced by providing the space 21a in the step portion 21.

このように、段差部２１は、シリコン基板を熱酸化した絶縁層１３と、真空封止された空間部２１ａとからなるので、絶縁性を有する。   As described above, the step portion 21 includes the insulating layer 13 obtained by thermally oxidizing the silicon substrate and the space portion 21a that is vacuum-sealed, and thus has an insulating property.

感圧ダイヤフラム１４は、図２、図３に示すように、固定電極１２との対向面１４ａが固定電極１２から離れる方向（Ｚ１）に凹む薄肉部１７を有している。また、感圧ダイヤフラム１４は、対向面１４ａが薄肉部１７よりも固定電極１２に近づく方向（Ｚ２）に突出する凸部１８を、感圧ダイヤフラム１４の中央部に有する。すなわち感圧ダイヤフラム１４は、その略中央に凸部１８が形成され、その周囲に対向面１４ａが凹んだ薄肉部１７が形成された構造である。   As shown in FIGS. 2 and 3, the pressure-sensitive diaphragm 14 has a thin portion 17 in which a facing surface 14 a facing the fixed electrode 12 is recessed in a direction (Z1) away from the fixed electrode 12. Further, the pressure-sensitive diaphragm 14 has a convex portion 18 in the central portion of the pressure-sensitive diaphragm 14 that protrudes in the direction (Z2) in which the facing surface 14a approaches the fixed electrode 12 rather than the thin-walled portion 17. That is, the pressure-sensitive diaphragm 14 has a structure in which a convex portion 18 is formed in the approximate center thereof and a thin portion 17 in which the opposing surface 14a is recessed is formed in the periphery thereof.

図２、図３の構成は一例であり、例えば凸部１８を複数個、形成することも可能である。図２、図３に示すように感圧ダイヤフラム１４に薄肉部１７を設けることで、感圧ダイヤフラム１４を高さ方向（Ｚ）に変位させやすい。また薄肉部１７よりも固定電極１２に近づく方向に突出する凸部１８を設けたことで、感圧ダイヤフラム１４と固定電極１２の間隔１５が、凸部１８の位置で狭くなる。静電容量は電極間の距離に反比例するため、間隔１５を狭くすることで、感圧ダイヤフラム１４が高さ方向に変位した際の静電容量変化に基づく出力変化を大きくでき感度を上げることが可能になる。   2 and 3 is an example, and for example, a plurality of convex portions 18 can be formed. As shown in FIGS. 2 and 3, by providing the pressure-sensitive diaphragm 14 with the thin wall portion 17, the pressure-sensitive diaphragm 14 can be easily displaced in the height direction (Z). Further, by providing the convex portion 18 that protrudes in a direction closer to the fixed electrode 12 than the thin portion 17, the interval 15 between the pressure-sensitive diaphragm 14 and the fixed electrode 12 becomes narrow at the position of the convex portion 18. Since the capacitance is inversely proportional to the distance between the electrodes, narrowing the interval 15 can increase the output change based on the capacitance change when the pressure-sensitive diaphragm 14 is displaced in the height direction, thereby increasing the sensitivity. It becomes possible.

図１、図２、および図３に示す絶縁層１３は熱酸化により形成するため、ほぼ一定の膜厚に形成される。そして、絶縁層１３の膜厚は、０．５〜２．０μｍ程度である。   Since the insulating layer 13 shown in FIGS. 1, 2, and 3 is formed by thermal oxidation, the insulating layer 13 is formed with a substantially constant film thickness. And the film thickness of the insulating layer 13 is about 0.5-2.0 micrometers.

図２、図３に示すように、絶縁層１３は、感圧ダイヤフラム１４と固定電極１２との間には形成されていない。絶縁層１３は、可動電極１１の接合部１６と固定電極１２との間に介在し、可動電極１１と固定電極１２とを接合している。   As shown in FIGS. 2 and 3, the insulating layer 13 is not formed between the pressure-sensitive diaphragm 14 and the fixed electrode 12. The insulating layer 13 is interposed between the joint 16 of the movable electrode 11 and the fixed electrode 12, and joins the movable electrode 11 and the fixed electrode 12.

さらに、図１、図２、および図３に示すように、本実施形態の絶縁層１３は、可動電極１１の周囲全周にはみ出して形成され、固定電極１２の延出表面２０の全域に形成されている。   Furthermore, as shown in FIGS. 1, 2, and 3, the insulating layer 13 of the present embodiment is formed so as to protrude around the entire periphery of the movable electrode 11 and is formed over the entire extended surface 20 of the fixed electrode 12. Has been.

本実施形態では、絶縁層１３を固定電極１２の延出表面２０の全域にまで形成したため、可動電極１１の接合部１６と固定電極１２との間に介在する絶縁層１３の幅（図３のＴ１）を狭くしても、機械的な強度の高い絶縁層１３を固定電極１２と可動電極１１の接合部１６との間に介在させることが可能である。したがって、可動電極１１と固定電極１２との間の封止性を向上させることができる。   In the present embodiment, since the insulating layer 13 is formed over the entire extended surface 20 of the fixed electrode 12, the width of the insulating layer 13 interposed between the joint 16 of the movable electrode 11 and the fixed electrode 12 (see FIG. 3). Even if T1) is narrowed, it is possible to interpose the insulating layer 13 having high mechanical strength between the fixed electrode 12 and the joint 16 of the movable electrode 11. Therefore, the sealing performance between the movable electrode 11 and the fixed electrode 12 can be improved.

また、絶縁層１３の幅（図３のＴ１）を狭くできることで、可動電極１１の接合部１６と固定電極１２との間の絶縁層１３を介した対向面積を狭くでき、接合部１６と固定電極１２との間に形成される寄生容量を低減できる。よって、絶縁層１３の膜厚を薄くして、感圧ダイヤフラム１４と固定電極１２との間の高さ方向（Ｚ）の間隔１５を小さくしても、寄生容量を低く抑えることができる。また、感圧ダイヤフラム１４と固定電極１２との間の高さ方向（Ｚ）の間隔１５を狭くでき、良好な感度を得ることができる。   Further, since the width of the insulating layer 13 (T1 in FIG. 3) can be narrowed, the facing area through the insulating layer 13 between the joint portion 16 of the movable electrode 11 and the fixed electrode 12 can be narrowed, and the joint portion 16 can be fixed. The parasitic capacitance formed between the electrodes 12 can be reduced. Therefore, even if the thickness of the insulating layer 13 is reduced and the distance 15 in the height direction (Z) between the pressure-sensitive diaphragm 14 and the fixed electrode 12 is reduced, the parasitic capacitance can be suppressed low. Further, the distance 15 in the height direction (Z) between the pressure-sensitive diaphragm 14 and the fixed electrode 12 can be narrowed, and good sensitivity can be obtained.

以上により、本実施形態によれば、良好な封止性および感度を得ることができるとともに、寄生容量を低く抑えることができる。   As described above, according to the present embodiment, good sealing performance and sensitivity can be obtained, and parasitic capacitance can be suppressed low.

絶縁層１３の幅寸法Ｔ１（図３に図示）は、薄肉部１７の幅寸法Ｔ６（図３に図示）より小さいことが好ましい。薄肉部１７の幅寸法Ｔ６も寄生容量に寄与し、幅寸法Ｔ６が小さいほど寄生容量を小さくできる。薄肉部１７の幅寸法Ｔ６は、寄生容量や出力特性等を考慮して決められる。一方、絶縁層１３の幅寸法Ｔ１も小さいほど寄生容量を小さくできる。このとき、絶縁層１３の幅寸法Ｔ１を固定値にして、薄肉部１７の幅寸法Ｔ６を変化された場合と、薄肉部１７の幅寸法Ｔ６（最小幅寸法で規定）を固定値にして、絶縁層１３の幅寸法Ｔ１を変化させた場合とでは、後者のほうが前者よりも寄生容量の変動が大きい。すなわち、絶縁層１３の幅寸法Ｔ１をより小さくしたほうが、寄生容量を効果的に小さくできる。   The width T1 (shown in FIG. 3) of the insulating layer 13 is preferably smaller than the width T6 (shown in FIG. 3) of the thin portion 17. The width T6 of the thin portion 17 also contributes to the parasitic capacitance, and the parasitic capacitance can be reduced as the width T6 decreases. The width T6 of the thin portion 17 is determined in consideration of parasitic capacitance, output characteristics, and the like. On the other hand, the smaller the width dimension T1 of the insulating layer 13, the smaller the parasitic capacitance. At this time, the width T1 of the insulating layer 13 is set to a fixed value, the width T6 of the thin portion 17 is changed, and the width T6 (specified by the minimum width) of the thin portion 17 is set to a fixed value. In the case where the width dimension T1 of the insulating layer 13 is changed, the latter has a larger variation in parasitic capacitance than the former. That is, the parasitic capacitance can be effectively reduced when the width dimension T1 of the insulating layer 13 is further reduced.

絶縁層１３は、図２、図３に示すように、薄肉部１７と接合部１６との間に位置する側壁面１７ａから接合部１６と固定電極１２との間にかけて形成されることが好ましい。このように絶縁層１３が感圧ダイヤフラム１４の内側までやや入り込むことで、絶縁層１３を介した固定電極１２と可動電極１１の接合部１６との間の接合力を効果的に高めることができ、より効果的に封止性を高めることができる。また、側壁面１７ａは、図２、図３のように傾斜していても、あるいは垂直面であってもよい。   As shown in FIGS. 2 and 3, the insulating layer 13 is preferably formed from the side wall surface 17 a located between the thin portion 17 and the joint portion 16 to between the joint portion 16 and the fixed electrode 12. As described above, the insulating layer 13 slightly enters the inside of the pressure-sensitive diaphragm 14 so that the bonding force between the fixed electrode 12 and the bonding portion 16 of the movable electrode 11 through the insulating layer 13 can be effectively increased. Thus, the sealing property can be improved more effectively. Further, the side wall surface 17a may be inclined as shown in FIGS. 2 and 3, or may be a vertical surface.

本実施形態では、固定電極１２の延出表面２０の全域に形成された絶縁層１３は、可動電極１１の周囲にシリコン基板の不要部分が絶縁層１３を介して固定電極１２と接合された状態から前記不要部分を除去して露出したものである。かかる場合、絶縁層１３は可動電極１１を形成する側のシリコン基板の固定電極１２との対向面を熱酸化したものであることが好適である。本実施形態では、一方のシリコン基板の表面を熱酸化した状態で、２つのシリコン基板間をシリコンフュージョンボンディングにより接合している。このような構成により、絶縁層１３の形成が容易化し、さらに可動電極１１の接合部１６の固定電極１２との対向面に形成された絶縁層１３は前記対向面を熱酸化したものであるから、絶縁層１３の幅寸法Ｔ１（図３参照）が狭くなっても絶縁層１３と接合部１６との接合力（結合力）は強く、一方、シリコンフュージョンボンディングにより接合された絶縁層１３と固定電極１２との間は、接合面積が広いため十分な接合力を得ることができる。したがって、固定電極１２と可動電極１１の接合部１６との間の接合力を十分に高めることが可能であり、より効果的に封止性を高めることが可能である。   In this embodiment, the insulating layer 13 formed over the entire extended surface 20 of the fixed electrode 12 is in a state where unnecessary portions of the silicon substrate are joined to the fixed electrode 12 around the movable electrode 11 via the insulating layer 13. The above-mentioned unnecessary portions are removed and exposed. In such a case, it is preferable that the insulating layer 13 is formed by thermally oxidizing the surface facing the fixed electrode 12 of the silicon substrate on the side where the movable electrode 11 is formed. In the present embodiment, two silicon substrates are bonded by silicon fusion bonding in a state where the surface of one silicon substrate is thermally oxidized. With this configuration, the insulating layer 13 can be easily formed, and the insulating layer 13 formed on the surface of the joint 16 of the movable electrode 11 facing the fixed electrode 12 is obtained by thermally oxidizing the facing surface. Even if the width dimension T1 (see FIG. 3) of the insulating layer 13 is narrowed, the bonding force (bonding force) between the insulating layer 13 and the bonding portion 16 is strong, while it is fixed to the insulating layer 13 bonded by silicon fusion bonding. A sufficient bonding force can be obtained with the electrode 12 because the bonding area is large. Therefore, it is possible to sufficiently increase the bonding force between the fixed electrode 12 and the bonding portion 16 of the movable electrode 11, and it is possible to increase the sealing performance more effectively.

図４ないし図５を用いて、図１、図２、および図３に示す本実施形態の静電容量型圧力センサ１０の製造方法について説明する。   A manufacturing method of the capacitive pressure sensor 10 of the present embodiment shown in FIGS. 1, 2, and 3 will be described with reference to FIGS.

図４（ａ）に示す工程では、第１シリコン基板３０の表面３０ａにレジスト層３１をパターン形成し、レジスト層３１に覆われていない表面３０ａを、反応性イオンエッチングなどのイオンエッチング手段により一定厚だけ削り込む。これにより表面３０ａに、第１シリコン基板３０の表面を除去した凹部３２を形成する。第１シリコン基板３０は後に可動電極となる側の基板であり、表面３０ａは固定電極との対向面側である。そして凹部３２を形成した部分は将来、段差部や、感圧ダイヤフラムの薄肉部となる部分である。   In the step shown in FIG. 4A, a resist layer 31 is patterned on the surface 30a of the first silicon substrate 30, and the surface 30a not covered with the resist layer 31 is fixed by ion etching means such as reactive ion etching. Sharpen only the thickness. As a result, a recess 32 is formed in the surface 30a by removing the surface of the first silicon substrate 30. The first silicon substrate 30 is a substrate that will later become a movable electrode, and the surface 30a is the surface facing the fixed electrode. And the part which formed the recessed part 32 is a part which will become a level | step-difference part and the thin part of a pressure-sensitive diaphragm in the future.

図４（ｂ）に示す工程では、図４（ａ）のレジスト層３１を除去した後、第１シリコン基板３０を熱酸化する。これにより、第１シリコン基板３０の表面３０ａ及び裏面３０ｃに熱酸化による絶縁層（ＳｉＯ２）３３、３４が形成される。そして、第１シリコン基板３０の表面３０ａに形成される絶縁層３３は、表面３０ａの凹凸に沿ってほぼ一定厚で形成される。このようにして、後に第１電極パッドを固定電極から離れる方向に配置させる段差部が、凹部３２の部分に形成される。 In the step shown in FIG. 4B, the first silicon substrate 30 is thermally oxidized after removing the resist layer 31 in FIG. As a result, insulating layers (SiO 2 ) 33 and 34 are formed on the front surface 30a and the back surface 30c of the first silicon substrate 30 by thermal oxidation. The insulating layer 33 formed on the surface 30a of the first silicon substrate 30 is formed with a substantially constant thickness along the unevenness of the surface 30a. In this way, a stepped portion for later disposing the first electrode pad in the direction away from the fixed electrode is formed in the recessed portion 32.

次に図４（ｃ）に示す工程では、第１シリコン基板３０の表面３０ａに形成された絶縁層３３上にレジスト層３５をパターン形成し、レジスト層３５に覆われていない絶縁層３３をイオンエッチング等の既存方法で除去する。このようにして、後に感圧ダイヤフラムとなる部分の絶縁層３３が除去される。   4C, a resist layer 35 is patterned on the insulating layer 33 formed on the surface 30a of the first silicon substrate 30, and the insulating layer 33 that is not covered with the resist layer 35 is ionized. It is removed by an existing method such as etching. In this way, the portion of the insulating layer 33 that will later become a pressure-sensitive diaphragm is removed.

そのため、第１シリコン基板３０において、後に感圧ダイヤフラムとなる部分の周囲に広がるように、絶縁層３３が残される。この絶縁層３３が残された部分が、次工程で固定電極となる第２シリコン基板と接合される接合領域であり、この接合領域内に第１電極パッドを固定電極から離れる方向に配置させる段差部が形成されている。   Therefore, in the first silicon substrate 30, the insulating layer 33 is left so as to spread around a portion that will later become a pressure sensitive diaphragm. The portion where the insulating layer 33 is left is a bonding region to be bonded to the second silicon substrate to be a fixed electrode in the next process, and a step for disposing the first electrode pad in the bonding region in a direction away from the fixed electrode. The part is formed.

なお図４（ｄ）以降、残された絶縁層３３を図１、図２、および図３で使用した絶縁層１３として説明する。図４（ｄ）の工程では、図４（ｃ）のレジスト層３５を除去した後、図４（ｃ）の第１シリコン基板３０をひっくり返し、第１シリコン基板３０の絶縁層１３が形成された側を、後に固定電極となる第２シリコン基板４０上に当接させて、両シリコン基板３０、４０間をシリコンフュージョンボンディングにより接合する。その際、後に感圧ダイヤフラムとなる部分１４ｂと第２シリコン基板４０（固定電極）との間は、高さ方向の間隔１５を空けた状態に設けられている。シリコンフュージョンボンディングはシリコン直接接合の一種であり、例えば熱酸化による絶縁層１３を備える第１シリコン基板３０と、第２シリコン基板４０とを、真空排気状態で、水素結合により貼り合わせた後、加熱処理してＳｉ−Ｏ−Ｓｉにより接合する技術である。熱処理温度としては、７００〜１１００℃程度で、熱処理時間は、１時間以上とする。   From FIG. 4D, the remaining insulating layer 33 will be described as the insulating layer 13 used in FIG. 1, FIG. 2, and FIG. In the step of FIG. 4D, after removing the resist layer 35 of FIG. 4C, the first silicon substrate 30 of FIG. 4C is turned over, and the insulating layer 13 of the first silicon substrate 30 is formed. The other side is brought into contact with the second silicon substrate 40 to be a fixed electrode later, and the silicon substrates 30 and 40 are joined by silicon fusion bonding. At that time, a space 15 in the height direction is provided between the portion 14b to be a pressure-sensitive diaphragm later and the second silicon substrate 40 (fixed electrode). Silicon fusion bonding is a kind of silicon direct bonding, for example, a first silicon substrate 30 provided with an insulating layer 13 by thermal oxidation and a second silicon substrate 40 are bonded together by hydrogen bonding in a vacuum exhaust state, and then heated. This is a technique for processing and bonding with Si-O-Si. The heat treatment temperature is about 700 to 1100 ° C., and the heat treatment time is 1 hour or longer.

次に図４（ｅ）の工程では、第１シリコン基板３０及び第２シリコン基板４０の双方を所定厚にまで切削加工等により削り込む。点線部分が削り込まれる前のシリコン基板を示す。これにより所定厚の可動電極および固定電極が完成する。   Next, in the step of FIG. 4E, both the first silicon substrate 30 and the second silicon substrate 40 are cut to a predetermined thickness by cutting or the like. The silicon substrate before a dotted line part is shaved is shown. Thereby, the movable electrode and the fixed electrode having a predetermined thickness are completed.

図５（ａ）に示す工程では、第１シリコン基板３０の表面に第１電極パッドを構成するＡｌ、Ａｕ等の金属層２５ａを蒸着、スパッタ、めっき等で形成する。次に、金属層２５ａの上にレジスト層４１をパターン形成し、レジスト層４１に覆われていない金属層２５ａを反応性イオンエッチングなどのイオンエッチング技術を用いて除去する。このようにして、第１電極パッドが形成される。   In the step shown in FIG. 5A, a metal layer 25a such as Al or Au constituting the first electrode pad is formed on the surface of the first silicon substrate 30 by vapor deposition, sputtering, plating or the like. Next, a resist layer 41 is patterned on the metal layer 25a, and the metal layer 25a not covered with the resist layer 41 is removed using an ion etching technique such as reactive ion etching. In this way, the first electrode pad is formed.

次に図５（ｂ）に示す工程では、第１シリコン基板３０の表面にレジスト層４２をパターン形成し、レジスト層４２に覆われていない第１シリコン基板３０を反応性イオンエッチングなどのイオンエッチング技術を用いて除去する。レジスト層４２の平面パターンは、図１に示す感圧ダイヤフラム１４と接合部１６、配線層２４、および分離層２６の平面形状である。第１シリコン基板３０を削り込むとき、絶縁層１３まで除去されないように選択的なエッチング処理を行うことが必要である。   Next, in the step shown in FIG. 5B, a resist layer 42 is patterned on the surface of the first silicon substrate 30, and the first silicon substrate 30 not covered with the resist layer 42 is subjected to ion etching such as reactive ion etching. Remove using technology. The planar pattern of the resist layer 42 is a planar shape of the pressure-sensitive diaphragm 14 and the joint 16, the wiring layer 24, and the separation layer 26 shown in FIG. 1. When the first silicon substrate 30 is etched, it is necessary to perform a selective etching process so that the insulating layer 13 is not removed.

また図５（ｂ）の工程では、可動電極が、固定電極の外周側面よりも内側に形成されるように、第１シリコン基板３０が削り込まれる。このようにして、可動電極の周囲に広がる固定電極の延出表面の全域に絶縁層１３が残される。   5B, the first silicon substrate 30 is shaved so that the movable electrode is formed inside the outer peripheral side surface of the fixed electrode. In this way, the insulating layer 13 is left over the entire extended surface of the fixed electrode extending around the movable electrode.

次に図５（ｃ）の工程では、ダイシング等によって、第２シリコン基板４０を切断し、静電容量型圧力センサが切り出される。   Next, in the process of FIG. 5C, the second silicon substrate 40 is cut by dicing or the like to cut out the capacitive pressure sensor.

図４（ａ）に示す工程で、第１電極パッド２５（図５（ｃ）に図示）と平面視で重なるように第１シリコン基板３０に凹部３２が形成される。そして、図４（ｂ）に示す工程で、第１シリコン基板３０が熱酸化され、図４（ｄ）に示す工程で、第１シリコン基板３０と第２シリコン基板４０とが絶縁層１３を介して接合される。その結果、段差部２１が、絶縁層１３と、絶縁層１３と第２シリコン基板４０との間に設けられた空間部２１ａとを有して形成される。その結果、図５（ｃ）示すように、第１電極パッド２５と段差部２１が平面視で重なる領域において、配線層２４と固定電極１２との間隔を、絶縁層１３の厚さより大きくなるように設けることができる。   In the step shown in FIG. 4A, a recess 32 is formed in the first silicon substrate 30 so as to overlap the first electrode pad 25 (shown in FIG. 5C) in plan view. Then, in the step shown in FIG. 4B, the first silicon substrate 30 is thermally oxidized, and in the step shown in FIG. 4D, the first silicon substrate 30 and the second silicon substrate 40 are interposed via the insulating layer 13. Are joined. As a result, the stepped portion 21 is formed having the insulating layer 13 and the space portion 21 a provided between the insulating layer 13 and the second silicon substrate 40. As a result, as shown in FIG. 5C, in the region where the first electrode pad 25 and the stepped portion 21 overlap in plan view, the distance between the wiring layer 24 and the fixed electrode 12 is made larger than the thickness of the insulating layer 13. Can be provided.

配線層２４と固定電極１２との間隔を大きくすることは、図４（ａ）に示す工程で、第１シリコン基板３０の表面３０ａの削り込む量を増やすことや、図４（ｂ）に示す工程で、熱酸化により形成される絶縁層１３の厚さを厚くすることによって可能である。このように、第１電極パッド２５の領域において、配線層２４と固定電極１２との間隔を大きくすることにより、第１電極パッド２５の寄生容量を低減することができる。   Increasing the distance between the wiring layer 24 and the fixed electrode 12 increases the amount of cutting of the surface 30a of the first silicon substrate 30 in the step shown in FIG. 4A or as shown in FIG. In the process, it is possible to increase the thickness of the insulating layer 13 formed by thermal oxidation. As described above, the parasitic capacitance of the first electrode pad 25 can be reduced by increasing the distance between the wiring layer 24 and the fixed electrode 12 in the region of the first electrode pad 25.

上述のように、本実施形態においては、凹部３２が形成された第１シリコン基板３０を熱酸化することにより、段差部２１が形成される。よって、本実施形態の第１シリコン基板３０、すなわち配線層２４は、図２に示すように、段差部２１に沿って形成された断面Ｌ字形状２１ｂを有する。断面Ｌ字形状２１ｂは、図２に示すように、断面視でＬ字形状をしている。   As described above, in the present embodiment, the step portion 21 is formed by thermally oxidizing the first silicon substrate 30 in which the recess 32 is formed. Therefore, the first silicon substrate 30, that is, the wiring layer 24 of the present embodiment has an L-shaped cross section 21b formed along the step portion 21, as shown in FIG. As shown in FIG. 2, the L-shaped cross section 21b has an L shape when viewed in cross section.

絶縁層１３は、第１シリコン基板３０の表面を熱酸化したものである。熱酸化によれば、安定的に高品質な絶縁層が形成されることが知られている。そのため、絶縁層１３の誘電率がばらつくことや、ばらついて大きくなることが抑制される。よって、第１電極パッド２５の寄生容量がばらつくことや、大きくなることが抑制される。   The insulating layer 13 is obtained by thermally oxidizing the surface of the first silicon substrate 30. It is known that a high quality insulating layer is stably formed by thermal oxidation. For this reason, the dielectric constant of the insulating layer 13 is prevented from varying or varying. Therefore, it is possible to prevent the parasitic capacitance of the first electrode pad 25 from varying or increasing.

可動電極１１は、図１、図２、および図３に示すように、高さ方向に変位可能な感圧ダイヤフラム１４とその周囲に接合部１６とを有し、接合部１６と固定電極１２が絶縁層１３を介して接合されている。そのため、図５（ｃ）に示すように、接合部１６内周の法線方向の、接合部１６と絶縁層１３とが重なる領域の幅（図５（ｃ）のＴ１）を狭くすることで接合部１６の寄生容量を低減できる。   As shown in FIGS. 1, 2, and 3, the movable electrode 11 includes a pressure-sensitive diaphragm 14 that can be displaced in the height direction and a joint 16 around the pressure-sensitive diaphragm 14, and the joint 16 and the fixed electrode 12 are connected to each other. They are joined via an insulating layer 13. Therefore, as shown in FIG. 5C, by narrowing the width (T1 in FIG. 5C) of the region where the joint portion 16 and the insulating layer 13 overlap in the normal direction of the inner periphery of the joint portion 16. The parasitic capacitance of the junction 16 can be reduced.

また図４（ｂ）の工程に示すように、本実施形態では可動電極を形成する第１シリコン基板３０の表面を熱酸化して絶縁層３３を形成し、図４（ｃ）に示す工程で、感圧ダイヤフラムの部分の絶縁層３３を除去した後、図４（ｄ）に示す工程で、第１シリコン基板３０と第２シリコン基板４０とをシリコンフュージョンボンディングにより接合している。これにより図５（ｂ）に示す工程で、第１シリコン基板３０の不要部分を除去したときに、接合部１６と絶縁層１３とが重なる領域の幅（Ｔ１）を狭くしても、接合部１６と絶縁層１３との接合力（結合力）は十分に高く、一方、図５（ｃ）に示すように、固定電極１２と絶縁層１３の間は広い接合面積を有しているため、絶縁層１３を介した可動電極１１と固定電極１２との間の接合力を効果的に高めることができ、封止性を向上させることが可能である。   As shown in the step of FIG. 4B, in this embodiment, the surface of the first silicon substrate 30 on which the movable electrode is formed is thermally oxidized to form the insulating layer 33, and in the step shown in FIG. After removing the insulating layer 33 in the pressure-sensitive diaphragm portion, the first silicon substrate 30 and the second silicon substrate 40 are bonded by silicon fusion bonding in the step shown in FIG. 5B, even if the width (T1) of the region where the junction 16 and the insulating layer 13 overlap is reduced when the unnecessary portion of the first silicon substrate 30 is removed, the junction 16 and the insulating layer 13 have a sufficiently high bonding force (bonding force), while the fixed electrode 12 and the insulating layer 13 have a wide bonding area as shown in FIG. The bonding force between the movable electrode 11 and the fixed electrode 12 through the insulating layer 13 can be effectively increased, and the sealing performance can be improved.

このように、本実施形態によれば、接合部１６の寄生容量を低減することと、可動電極１１と固定電極１２との間の封止性を向上させることを両立させることが可能である。   As described above, according to the present embodiment, it is possible to simultaneously reduce the parasitic capacitance of the joint portion 16 and improve the sealing performance between the movable electrode 11 and the fixed electrode 12.

図５（ｃ）に示す段差部２１の空間部２１ａの封止性も、上述と同様に良好である。また、図４（ｄ）に示す工程で、第１シリコン基板３０と第２シリコン基板４０とは、真空排気状態で、シリコンフュージョンボンディングにより接合される。そのため、段差部２１の空間部２１ａは、真空状態で良好に封止される。このように、空間部２１ａは、良好に真空封止されるので、水分等を含んだ空気が空間部２１ａに侵入することを防止できる。よって、第１電極パッド２５の寄生容量が高くなることや、変動することを抑制することができる。   The sealing property of the space portion 21a of the step portion 21 shown in FIG. 5C is also good as described above. In the step shown in FIG. 4D, the first silicon substrate 30 and the second silicon substrate 40 are joined by silicon fusion bonding in a vacuum exhaust state. Therefore, the space part 21a of the step part 21 is well sealed in a vacuum state. Thus, since the space part 21a is vacuum-sealed well, it can prevent that the air containing a water | moisture content penetrate | invades into the space part 21a. Therefore, it is possible to suppress the parasitic capacitance of the first electrode pad 25 from increasing or changing.

＜第１の変形例＞
図６は、第１の実施形態の第１の変形例の静電容量型圧力センサの斜視図である。図７は、図６に示すＣ−Ｃ線に沿って切断した断面略図である。本変形例は、図６および図７に示すように、段差部２１の全体が、配線層２４の先端部２４ａに完全に覆われている場合である。 <First Modification>
FIG. 6 is a perspective view of a capacitive pressure sensor according to a first modification of the first embodiment. FIG. 7 is a schematic cross-sectional view taken along the line CC shown in FIG. In this modification, as shown in FIGS. 6 and 7, the entire stepped portion 21 is completely covered by the tip 24 a of the wiring layer 24.

本変形例の第１電極パッド２５が段差部２１と重なっているので、本変形例においても第１電極パッド２５の寄生容量は低減される。ところが、先端部２４ａが段差部２１の全体を覆っているので、先端部２４ａの一部が、図７に示すように、段差部２１の周囲まで延出している。この段差部２１の周囲まで延出した先端部２４ａは、段差部２１上の先端部２４ａに比べて、固定電極１２との間隔が小さいため静電容量が大きい。よって、本変形例は、第１の実施形態に比べて、第１電極パッド２５の寄生容量の低減量が小さい。   Since the first electrode pad 25 of the present modification overlaps the step portion 21, the parasitic capacitance of the first electrode pad 25 is also reduced in this modification. However, since the tip portion 24a covers the entire step portion 21, a part of the tip portion 24a extends to the periphery of the step portion 21 as shown in FIG. The tip portion 24 a extending to the periphery of the stepped portion 21 has a larger capacitance than the tip portion 24 a on the stepped portion 21 because the distance from the fixed electrode 12 is small. Therefore, in this modification, the amount of reduction in the parasitic capacitance of the first electrode pad 25 is smaller than that in the first embodiment.

本変形例では、第１電極パッド２５の下側（Ｚ２方向）に位置する下地層が、段差部２１の全体を先端部２４ａが覆った積層構造で形成されている。そのため、本変形例の第１電極パッド２５は、第１の実施形態に比べて、上側（Ｚ１方向）からの荷重に対する強度が向上する。よって、本変形例の第１電極パッド２５は、ワイヤボンディングされる際の荷重に対する耐性が向上する。   In the present modification, the underlayer located on the lower side (Z2 direction) of the first electrode pad 25 is formed in a laminated structure in which the entire stepped portion 21 is covered with the tip portion 24a. Therefore, the first electrode pad 25 of the present modification has improved strength against the load from the upper side (Z1 direction) as compared to the first embodiment. Therefore, the first electrode pad 25 of this modification is improved in resistance to a load when wire bonding is performed.

本変形例においては、図４（ｂ）に示すように、凹部３２が形成された第１シリコン基板３０を熱酸化することで、図７に示す段差部２１が形成される。よって、本変形例の第１シリコン基板３０、すなわち配線層２４は、図７に示すように、段差部２１に沿って形成された断面Ｕ字形状２１ｃを有する。断面Ｕ字形状２１ｃは、図７に示すように、断面視でＵ字形状をしている。   In the present modification, as shown in FIG. 4B, the stepped portion 21 shown in FIG. 7 is formed by thermally oxidizing the first silicon substrate 30 in which the recess 32 is formed. Therefore, the first silicon substrate 30 of this modification, that is, the wiring layer 24 has a U-shaped cross section 21c formed along the step portion 21, as shown in FIG. As shown in FIG. 7, the U-shaped cross section 21c has a U shape in cross-sectional view.

第１の実施形態においては、図１に示すように、先端部２４ａを段差部２１の内側になるように形成することで、第１電極パッド２５の寄生容量をより有効的に低減している。そのため、第１の実施形態においては、図２に示すように、第１シリコン基板３０は、Ｕ字形状２１ｃではなく、Ｌ字形状２１ｂを有する。   In the first embodiment, as shown in FIG. 1, the parasitic capacitance of the first electrode pad 25 is more effectively reduced by forming the tip portion 24 a so as to be inside the stepped portion 21. . Therefore, in the first embodiment, as shown in FIG. 2, the first silicon substrate 30 has an L-shape 21b instead of a U-shape 21c.

＜第２の変形例＞
図８は、第１の実施形態の第２の変形例の静電容量型圧力センサの断面略図である。本変形例においては、図８に示すように、段差部２１が絶縁層１３のみで形成されている。すなわち、図２に示す空間部２１ａが、段差部２１に形成されていない。 <Second Modification>
FIG. 8 is a schematic cross-sectional view of a capacitive pressure sensor according to a second modification of the first embodiment. In the present modification, as shown in FIG. 8, the step portion 21 is formed only by the insulating layer 13. That is, the space portion 21 a shown in FIG. 2 is not formed in the step portion 21.

本変形例の第１電極パッド２５は段差部２１と重なっているので、本変形例においても第１電極パッド２５の寄生容量は低減される。本変形例は段差部２１が絶縁層１３のみで形成されているので、本変形例は、段差部２１が絶縁層１３と空間部２１ａとで形成されている場合に比べると、第１電極パッド２５の寄生容量の低減量は小さい。   Since the first electrode pad 25 of the present modification overlaps the step portion 21, the parasitic capacitance of the first electrode pad 25 is also reduced in this modification. Since the step portion 21 is formed only of the insulating layer 13 in the present modification, the first electrode pad is different from the case where the step portion 21 is formed of the insulating layer 13 and the space portion 21a. The reduction amount of the parasitic capacitance of 25 is small.

本変形例の第１電極パッド２５の真下（Ｚ２方向）に、図２に示す空間部２１ａがないので、本変形例の第１電極パッド２５は、上側（Ｚ１方向）からの荷重に対する強度が向上する。よって、本変形例の第１電極パッド２５は、ワイヤボンディングされる際の荷重に対する耐性が向上する。   Since there is no space portion 21a shown in FIG. 2 immediately below the first electrode pad 25 of this modification (Z2 direction), the first electrode pad 25 of this modification has a strength against a load from above (Z1 direction). improves. Therefore, the first electrode pad 25 of this modification is improved in resistance to a load when wire bonding is performed.

シリコン基板を熱酸化する際に、熱酸化層の厚さのほぼ０．４５倍のシリコン基板が消費されることが知られている。よって、本変形例のように、段差部２１を絶縁層１３のみで形成することは、図４（ａ）および図４（ｂ）に示す工程で、凹部３２の幅寸法を、絶縁層３３の厚さの１．１倍程度にすることで実現できる。   It is known that when a silicon substrate is thermally oxidized, a silicon substrate approximately 0.45 times as thick as the thermal oxide layer is consumed. Therefore, as in the present modification, the stepped portion 21 is formed only by the insulating layer 13 in the process shown in FIGS. 4A and 4B. This can be realized by setting the thickness to about 1.1 times the thickness.

また、図２に示す段差部２１のように、空間部２１ａを有するためには、図４（ａ）および図４（ｂ）に示す工程で、凹部３２の幅寸法を、絶縁層３３の厚さの１．１倍程度より大きくすることで実現できる。   Further, in order to have the space portion 21a as in the step portion 21 shown in FIG. 2, the width dimension of the concave portion 32 is set to the thickness of the insulating layer 33 in the steps shown in FIGS. 4A and 4B. It can be realized by making it larger than about 1.1 times.

＜第２の実施形態＞
図９は、第２の実施形態における静電容量型圧力センサの断面略図である。本実施形態の静電容量型圧力センサは、図９に示すように、段差部２１に接合された第２シリコン基板４０に、窪み部１２ｂが形成されている。そして、窪み部１２ｂは、段差部２１と平面視で重なると共に、段差部２１と対向するように形成されている。 <Second Embodiment>
FIG. 9 is a schematic cross-sectional view of a capacitive pressure sensor according to the second embodiment. As shown in FIG. 9, the capacitive pressure sensor of the present embodiment has a recess 12 b formed in the second silicon substrate 40 joined to the stepped portion 21. The recessed portion 12b is formed so as to overlap the stepped portion 21 in plan view and to face the stepped portion 21.

そのため、本実施形態の第１電極パッド２５と窪み部１２ｂとが平面視で重なる領域において、配線層２４と固定電極１２の間隔は、窪み部１２ｂの図面上下（Ｚ）方向の寸法だけ大きくなる。よって、窪み部１２ｂが段差部２１と平面視で重なるように形成されることにより、第１電極パッド２５の寄生容量を更に低減することができる。   Therefore, in the region where the first electrode pad 25 and the recessed portion 12b of the present embodiment overlap in plan view, the distance between the wiring layer 24 and the fixed electrode 12 is increased by the dimension in the vertical (Z) direction of the recessed portion 12b. . Thus, the parasitic capacitance of the first electrode pad 25 can be further reduced by forming the recess 12b so as to overlap the stepped portion 21 in plan view.

本実施形態では、図９に示すように、段差部２１は窪み部１２ｂより平面視で小さく設けられているが、これに限定されるものではない。段差部２１と窪み部１２ｂとは、平面視で重なっておれば良く、段差部２１が窪み部１２ｂより平面視で大きいことも可能である。   In the present embodiment, as shown in FIG. 9, the stepped portion 21 is provided smaller in plan view than the recessed portion 12 b, but is not limited to this. The stepped portion 21 and the recessed portion 12b only need to overlap in plan view, and the stepped portion 21 can be larger than the recessed portion 12b in plan view.

＜第３の実施形態＞
図１０は、第３の実施形態における静電容量型圧力センサの裏面斜視図である。裏面斜視図とは、静電容量型圧力センサを裏側から見た斜視図のことである。図１１は、図１０に示すＤ−Ｄ線に沿って切断した断面略図である。 <Third Embodiment>
FIG. 10 is a rear perspective view of the capacitive pressure sensor according to the third embodiment. The back perspective view is a perspective view of the capacitive pressure sensor as viewed from the back side. 11 is a schematic cross-sectional view taken along line DD shown in FIG.

本実施形態の静電容量型圧力センサにおいては、固定電極１２は、図１０に示すように、平面形状が略円形状であり、可動電極１１のほぼ中央に位置している。そして、固定電極１２は、可動電極１１の外周側面１１ａよりも内側に形成されており、固定電極１２の周囲に可動電極１１の延出表面１１ｂが広がっている。   In the capacitance type pressure sensor of the present embodiment, the fixed electrode 12 has a substantially circular planar shape as shown in FIG. The fixed electrode 12 is formed inside the outer peripheral side surface 11 a of the movable electrode 11, and the extending surface 11 b of the movable electrode 11 extends around the fixed electrode 12.

第１端子部２２が、図１０、図１１に示すように、延出表面１１ｂの領域に配置されており、固定電極１２からシリコン基板により一体になって引き出された配線層２４と、配線層２４の先端部２４ａの表面２４ｂに形成されると共に、配線層２４に電気的に接続される第１電極パッド２５とを有して構成されている。   As shown in FIGS. 10 and 11, the first terminal portion 22 is disposed in the region of the extended surface 11 b, and the wiring layer 24 that is integrally drawn from the fixed electrode 12 by the silicon substrate, and the wiring layer The first electrode pad 25 is formed on the surface 24 b of the front end portion 24 a of 24 and is electrically connected to the wiring layer 24.

また、第２端子部２３が、図１０、図１１に示すように、延出表面１１ｂの領域に配置されており、固定電極１２から分離され絶縁層１３の表面に形成された分離層２６と、分離層２６および絶縁層１３を貫通し可動電極１１の表面に通じるコンタクトホール２７内に設けられた可動電極１１と電気的に接続される第２電極パッド２８とを有して構成されている。   Further, as shown in FIGS. 10 and 11, the second terminal portion 23 is disposed in the region of the extended surface 11 b, and is separated from the fixed electrode 12 and formed on the surface of the insulating layer 13. And a second electrode pad 28 that is electrically connected to the movable electrode 11 provided in the contact hole 27 that penetrates the separation layer 26 and the insulating layer 13 and communicates with the surface of the movable electrode 11. .

本実施形態と第１の実施形態は、互いに上下を反転させた平面形状を有する。そのため、本実施形態および第１の実施形態の静電容量型圧力センサは、互いにほぼ同じ寄生容量を有している。   The present embodiment and the first embodiment have a planar shape that is upside down. For this reason, the capacitive pressure sensors of the present embodiment and the first embodiment have substantially the same parasitic capacitance.

低背化のためには、ワイヤボンディングに替えてフリップチップボンディング等により、検知信号を出力することが好ましい。その際、外部に感圧ダイヤフラム１４（図１１に図示）を露出させる必要がある静電容量型圧力センサにおいては、第１電極パッド２５および第２電極パッド２８を、固定電極１２の下側の面（Ｚ２方向）から取り出すことが必要になる。図１０および図１１に示す静電容量型圧力センサは、このようなケースに該当するものである。   In order to reduce the height, it is preferable to output a detection signal by flip chip bonding or the like instead of wire bonding. At this time, in the capacitance type pressure sensor that needs to expose the pressure-sensitive diaphragm 14 (shown in FIG. 11) to the outside, the first electrode pad 25 and the second electrode pad 28 are placed below the fixed electrode 12. It is necessary to take out from the surface (Z2 direction). The capacitive pressure sensor shown in FIGS. 10 and 11 corresponds to such a case.

本実施形態においては、図１１に示すように、固定電極１２を構成する第２シリコン基板４０の表面に凹部３２を形成し、第２シリコン基板４０を熱酸化することで、図１１に示す段差部２１を形成する。また、可動電極１１を構成する第１シリコン基板３０に、図１１に示す感圧ダイヤフラム１４を形成する。そして、第１シリコン基板３０と第２シリコン基板４０とを、シリコンフュージョンボンディングにより接合する。   In the present embodiment, as shown in FIG. 11, a step 32 shown in FIG. 11 is formed by forming a recess 32 on the surface of the second silicon substrate 40 constituting the fixed electrode 12 and thermally oxidizing the second silicon substrate 40. Part 21 is formed. Further, the pressure sensitive diaphragm 14 shown in FIG. 11 is formed on the first silicon substrate 30 constituting the movable electrode 11. Then, the first silicon substrate 30 and the second silicon substrate 40 are joined by silicon fusion bonding.

次に、固定電極１２が、可動電極１１の外周側面１１ａよりも内側に形成されるように、第２シリコン基板４０が削り込まれる。このようにして、固定電極１２の周囲に広がる可動電極１１の延出表面１１ｂの全域に絶縁層１３が残される。次に、固定電極１２と電気的に接続される第１電極パッド２５、および可動電極１１と電気的に接続される第２電極パッド２８を、第１の実施形態と同様に形成する。   Next, the second silicon substrate 40 is etched so that the fixed electrode 12 is formed inside the outer peripheral side surface 11 a of the movable electrode 11. In this way, the insulating layer 13 is left over the entire extended surface 11 b of the movable electrode 11 extending around the fixed electrode 12. Next, the first electrode pad 25 electrically connected to the fixed electrode 12 and the second electrode pad 28 electrically connected to the movable electrode 11 are formed in the same manner as in the first embodiment.

その結果、第１電極パッド２５が段差部２１と平面視で重なる領域において、配線層２４と可動電極１１との間隔が大きくなることで、第１電極パッド２５の寄生容量が低減される。   As a result, in the region where the first electrode pad 25 overlaps the stepped portion 21 in plan view, the parasitic capacitance of the first electrode pad 25 is reduced by increasing the distance between the wiring layer 24 and the movable electrode 11.

１０ 静電容量型圧力センサ
１１ 可動電極
１１ａ、１２ａ 外周側面
１２ 固定電極
１２ｂ 窪み部
１３ 絶縁層
１４ 感圧ダイヤフラム
１４ａ 対向面
１５ 間隔
１６ 接合部
１７ 薄肉部
１７ａ 側壁面
１８ 凸部
２０、１１ｂ 延出表面
２１ 段差部
２１ａ 空間部
２２ 第１端子部
２３ 第２端子部
２４ 配線層
２５ 第１電極パッド
２６ 分離層
２７ コンタクトホール
２８ 第２電極パッド
３０ 第１シリコン基板
３２ 凹部
４０ 第２シリコン基板 DESCRIPTION OF SYMBOLS 10 Capacitance type pressure sensor 11 Movable electrode 11a, 12a Peripheral side surface 12 Fixed electrode 12b Indentation part 13 Insulating layer 14 Pressure sensitive diaphragm 14a Opposite surface 15 Space | interval 16 Joint part 17 Thin part 17a Side wall surface 18 Convex part 20, 11b Extension Surface 21 Stepped portion 21a Space 22 First terminal portion 23 Second terminal portion 24 Wiring layer 25 First electrode pad 26 Separation layer 27 Contact hole 28 Second electrode pad 30 First silicon substrate 32 Recess 40 Second silicon substrate

Claims (9)

シリコン基板からなる可動電極及び固定電極と、両電極間を接合する絶縁層と、を有して構成され、
前記可動電極は、前記固定電極との間に高さ方向への間隔を有して変位が可能な感圧ダイヤフラムと、前記感圧ダイヤフラムの周囲に位置し、前記固定電極と前記絶縁層を介して接合される接合部と、を有するとともに、前記シリコン基板上には前記固定電極もしくは前記可動電極から引き出される配線層と、前記配線層に設けられ前記配線層と電気的に接続される第１電極パッドと、前記配線層と前記固定電極もしくは前記可動電極との間の間隔が前記絶縁層の厚さより大きくなるように形成された絶縁性の段差部と、が備えられ、前記第１電極パッドが前記段差部に平面視で重なるように配置されていることを特徴とする静電容量型圧力センサ。 A movable electrode and a fixed electrode made of a silicon substrate, and an insulating layer that joins both electrodes,
The movable electrode is positioned around the pressure-sensitive diaphragm with a distance in the height direction between the movable electrode and the fixed electrode, and is disposed around the pressure-sensitive diaphragm, with the fixed electrode and the insulating layer interposed therebetween. A wiring layer drawn from the fixed electrode or the movable electrode on the silicon substrate, and a first layer provided on the wiring layer and electrically connected to the wiring layer. An electrode pad; and an insulating step formed so that a distance between the wiring layer and the fixed electrode or the movable electrode is larger than a thickness of the insulating layer, and the first electrode pad. Is disposed so as to overlap the stepped portion in plan view. 前記段差部が、平面視で、前記第１電極パッドより面積が大きいことを特徴とする請求項１に記載の静電容量型圧力センサ。   2. The capacitive pressure sensor according to claim 1, wherein the stepped portion has a larger area than the first electrode pad in a plan view. 前記絶縁層が、前記シリコン基板を熱酸化したものであることを特徴とする請求項１または請求項２に記載の静電容量型圧力センサ。   3. The capacitive pressure sensor according to claim 1, wherein the insulating layer is obtained by thermally oxidizing the silicon substrate. 前記シリコン基板が、前記段差部に沿って形成された断面Ｕ字形状もしくは断面Ｌ字形状を有することを特徴とする請求項１から請求項３のいずれか１項に記載の静電容量型圧力センサ。   The capacitance type pressure according to any one of claims 1 to 3, wherein the silicon substrate has a U-shaped section or an L-shaped section formed along the stepped portion. Sensor. 前記段差部が、前記シリコン基板と前記絶縁層との間に設けられた空間部を有することを特徴とする請求項１から請求項４のいずれか１項に記載の静電容量型圧力センサ。   5. The capacitance type pressure sensor according to claim 1, wherein the stepped portion has a space provided between the silicon substrate and the insulating layer. 6. 前記空間部が真空封止されていることを特徴とする請求項５に記載の静電容量型圧力センサ。   The capacitive pressure sensor according to claim 5, wherein the space is vacuum sealed. 前記段差部に接合された前記シリコン基板に、前記段差部と平面視で重なると共に、前記段差部と対向するように窪み部が形成されていることを特徴とする請求項１から請求項６のいずれか１項に記載の静電容量型圧力センサ。   7. The recessed portion is formed on the silicon substrate bonded to the stepped portion so as to overlap the stepped portion in plan view and to face the stepped portion. The capacitance-type pressure sensor of any one of Claims. シリコン基板からなる可動電極及び固定電極と、両電極間を接合する絶縁層と、を有して構成され、前記可動電極は、前記固定電極との間に高さ方向への間隔を有して変位が可能な感圧ダイヤフラムと、前記感圧ダイヤフラムの周囲に位置し、前記固定電極と前記絶縁層を介して接合される接合部と、を有し、前記固定電極もしくは前記可動電極から引き出される配線層と、前記配線層に設けられ前記配線層と電気的に接続される第１電極パッドと、前記配線層と前記固定電極もしくは前記可動電極かとの間の間隔が前記絶縁層の厚さより大きくなるように形成された絶縁性の段差部と、が備えられ、前記第１電極パッドが前記段差部に平面視で重なるように配置される静電容量型圧力センサの製造方法であって、
前記感圧ダイヤフラム、前記感圧ダイヤフラムの周囲に広がる接合領域、および前記接合領域内に形成された前記段差部を備える第１シリコン基板と、前記固定電極となる第２シリコン基板と、を用意し、前記感圧ダイヤフラムと前記固定電極との間に高さ方向への間隔を空けた状態で、絶縁層を介して前記接合領域と前記固定電極とを接合する工程と、
前記感圧ダイヤフラムと、前記接合領域のうち前記接合部および前記配線層と、を残して、前記接合領域の不要部分を除去する工程と、
前記配線層の表面に、前記段差部に平面視で重なるように前記第１電極パッドを形成する工程と、
を有することを特徴とする静電容量型圧力センサの製造方法。 A movable electrode and a fixed electrode made of a silicon substrate, and an insulating layer that joins the two electrodes are formed. The movable electrode is spaced from the fixed electrode in the height direction. A pressure-sensitive diaphragm that can be displaced; and a joint that is positioned around the pressure-sensitive diaphragm and is joined to the fixed electrode via the insulating layer, and is drawn from the fixed electrode or the movable electrode A distance between the wiring layer, the first electrode pad provided in the wiring layer and electrically connected to the wiring layer, and the wiring layer and the fixed electrode or the movable electrode is larger than the thickness of the insulating layer. An insulating step formed so that the first electrode pad is arranged to overlap the step in a plan view,
A first silicon substrate including the pressure-sensitive diaphragm, a bonding region extending around the pressure-sensitive diaphragm, and the step portion formed in the bonding region, and a second silicon substrate serving as the fixed electrode are prepared. A step of bonding the bonding region and the fixed electrode through an insulating layer with a space in the height direction between the pressure-sensitive diaphragm and the fixed electrode;
Leaving the pressure-sensitive diaphragm and the bonding portion and the wiring layer in the bonding region, and removing unnecessary portions of the bonding region;
Forming the first electrode pad on the surface of the wiring layer so as to overlap the stepped portion in plan view;
A method of manufacturing a capacitive pressure sensor, comprising: 前記第１シリコン基板の表面を熱酸化する前に、前記第１電極パッドと平面視で重なるように、前記第１シリコン基板の表面を除去した凹部を形成し、前記段差部とする工程、
を有する請求項８に記載の静電容量型圧力センサの製造方法。 Forming a recess from which the surface of the first silicon substrate is removed so as to overlap the first electrode pad in plan view before thermally oxidizing the surface of the first silicon substrate to form the stepped portion;
The manufacturing method of the capacitance-type pressure sensor of Claim 8 which has these.
JP2012219008A 2012-10-01 2012-10-01 Capacitance type pressure sensor and manufacturing method thereof Active JP5913038B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012219008A JP5913038B2 (en) 2012-10-01 2012-10-01 Capacitance type pressure sensor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012219008A JP5913038B2 (en) 2012-10-01 2012-10-01 Capacitance type pressure sensor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2014071052A true JP2014071052A (en) 2014-04-21
JP5913038B2 JP5913038B2 (en) 2016-04-27

Family

ID=50746374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012219008A Active JP5913038B2 (en) 2012-10-01 2012-10-01 Capacitance type pressure sensor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5913038B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9783411B1 (en) 2016-11-11 2017-10-10 Rosemount Aerospace Inc. All silicon capacitive pressure sensor
EP3557212A1 (en) * 2018-04-18 2019-10-23 Rosemount Aerospace Inc. High temperature capacitive mems pressure sensor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002027595A (en) * 2000-07-04 2002-01-25 Nippon Hoso Kyokai <Nhk> Pressure sensor and method for manufacturing the same
JP2006295006A (en) * 2005-04-13 2006-10-26 Matsushita Electric Works Ltd Structure of electrostatic capacitance type sensor
JP2007121167A (en) * 2005-10-31 2007-05-17 Alps Electric Co Ltd Capacitance type pressure sensor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002027595A (en) * 2000-07-04 2002-01-25 Nippon Hoso Kyokai <Nhk> Pressure sensor and method for manufacturing the same
JP2006295006A (en) * 2005-04-13 2006-10-26 Matsushita Electric Works Ltd Structure of electrostatic capacitance type sensor
JP2007121167A (en) * 2005-10-31 2007-05-17 Alps Electric Co Ltd Capacitance type pressure sensor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9783411B1 (en) 2016-11-11 2017-10-10 Rosemount Aerospace Inc. All silicon capacitive pressure sensor
EP3557212A1 (en) * 2018-04-18 2019-10-23 Rosemount Aerospace Inc. High temperature capacitive mems pressure sensor
US10823631B2 (en) 2018-04-18 2020-11-03 Rosemount Aerospace Inc. High temperature capacitive MEMS pressure sensor

Also Published As

Publication number Publication date
JP5913038B2 (en) 2016-04-27

Similar Documents

Publication Publication Date Title
JP5115618B2 (en) Semiconductor device
US9929716B2 (en) Acoustic resonator and method of manufacturing the same
US7382599B2 (en) Capacitive pressure sensor
US7159466B2 (en) Piezo resistance type semiconductor device and its manufacturing method
JP5260342B2 (en) MEMS sensor
US7135749B2 (en) Pressure sensor
KR101115968B1 (en) Capacitive dynamic quantity sensor and semiconductor device
KR101215919B1 (en) Capacitive type pressure sensor and method for fabricating the same
US9758369B2 (en) Method for manufacturing a microphone structure and a pressure sensor structure in the layer structure of a MEMS element
JP5721452B2 (en) Capacitive MEMS sensor
JP2010238921A (en) Mems sensor
US9446938B2 (en) SOI substrate, physical quantity sensor, SOI substrate manufacturing method, and physical quantity sensor manufacturing method
JP5913038B2 (en) Capacitance type pressure sensor and manufacturing method thereof
JP5695741B2 (en) Capacitance type pressure sensor and manufacturing method thereof
JP5950226B2 (en) Capacitance type pressure sensor, method for manufacturing the same, and pressure sensor package
JP2012156274A (en) Thin film thermistor sensor and method for manufacturing the same
JP2009270961A (en) Mems sensor and its method for manufacturign
JP5824385B2 (en) Capacitance type physical quantity sensor and manufacturing method thereof
JP5837846B2 (en) Capacitance type physical quantity sensor and manufacturing method thereof
JP2013187512A (en) Semiconductor device
JP2010223600A (en) Semiconductor pressure sensor and method of manufacturing the same
JPS6130730A (en) Optical sensor
JP2017150819A (en) Gas sensor
JP6142736B2 (en) Semiconductor pressure sensor
JP2009115499A (en) Physical quantity sensor and its manufacturing method

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20140904

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160401

R150 Certificate of patent or registration of utility model

Ref document number: 5913038

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350