JP2003294846A - エネルギー線弁別器 - Google Patents
エネルギー線弁別器Info
- Publication number
- JP2003294846A JP2003294846A JP2002101697A JP2002101697A JP2003294846A JP 2003294846 A JP2003294846 A JP 2003294846A JP 2002101697 A JP2002101697 A JP 2002101697A JP 2002101697 A JP2002101697 A JP 2002101697A JP 2003294846 A JP2003294846 A JP 2003294846A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- energy ray
- semiconductor substrate
- rays
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Radiation (AREA)
- Light Receiving Elements (AREA)
Abstract
体基板を精度よく薄膜化し、また薄膜化しても高い強度
を有することができるようにする。 【解決手段】 エネルギー線弁別器1は、第1層11お
よび第2層12を備える半導体基板10を有している。
第1層11には、貫通部11Aが形成されており、貫通
部11Aが形成されている部位が薄肉部13とされ、こ
の薄肉部13にα線を検出し、β線などを透過する検出
部15が形成されている。貫通部11Aはエッチング加
工によって形成されるが、第2層12における第1層1
1に面する面がエッチング加工の際のストッパ面とな
る。
Description
器に係り、特に、α線を検出する一方で、α線よりもエ
ネルギーの大きい、たとえばβ線やγ線を透過させるエ
ネルギー線弁別器に関する。
検出装置として、たとえば特開平5−3337号公報に
開示されたものがある。この放射線検出装置は、一枚の
半導体の表裏に、それぞれpn接合を設けてなり、第1
のpn接合および第2のpn接合によって、それぞれ第
1の空乏層および第2の空乏層が形成されるものであ
る。このうちの第1の空乏層にエネルギーの異なるエネ
ルギー線、たとえばα線とβ線を投射し、α線は第1の
空乏層に検出され、β線は第1の空乏層を透過する。第
1のpn接合を透過したβ線は、第2の空乏層に到達
し、第2の空乏層によって検出されるというものであ
る。
射線検出器において、α線を確実に検出する一方で、β
線を透過させる空乏層は、所定の厚さとなるように精度
よく形成する必要がある。また、エネルギー線、たとえ
ばβ線を透過させるためには、基板を所定の厚さまで薄
膜化する必要がある。
の放射線検出器では、高比抵抗半導体として通常のもの
を用いているので、その膜厚を精度よく調整するのは困
難なものであった。また、単に薄膜化するのみでは、半
導体基板の強度を確保するのが困難となる問題がある。
器では、一枚の半導体の表裏に第1のpn接合および第
2のpn接合を形成している。このため、一枚の半導体
にそれぞれ第1の空乏層および第2の空乏層を形成する
ものであるため、薄膜化を図るのは困難なものであっ
た。
精度よく薄膜化する技術として、特開平7−24053
4号公報に開示されたものがある。ところが、上記公報
に開示された技術は、エネルギー線弁別器に用いられる
ものではなかった。
放射線検出器において、α線を検出し、α線をよりもエ
ネルギーが大きい放射線を透過できるように、半導体基
板を精度よく薄膜化し、また薄膜化しても高い強度を有
することができるようにすることにある。
明に係るエネルギー線弁別器は、エッチング加工によっ
て貫通部が形成された第1層と、第1層に積層される第
2層とを備え、第1層における貫通部が形成された部位
が薄肉部とされ、第1層と第2層が積層されている部位
が厚肉部とされている半導体基板を有し、半導体基板に
おける薄肉部に、α線を検出する一方、α線よりもエネ
ルギーが大きいエネルギー線を透過させるα線検出部が
形成されており、第1層における貫通部を形成するエッ
チング加工を行う際のストッパとなるストッパ面が形成
されているものである。
板は、第1層と第2層とが積層されてなり、そのうちの
薄肉部にα線検出部が形成されている。この薄肉部は、
半導体基板をエッチング加工することによって形成され
るが、本発明に係るエネルギー線弁別器では、第1層と
第2層の間にエッチング加工を行う際のストッパ面が形
成されている。エッチング加工がこのストッパ面に到達
すると、このストッパ面でエッチング加工の進行がスト
ップする。このため、ストッパ面を所定の位置に形成す
ることで薄肉部の厚さを精度よく制御することができ
る。したがって、たとえばエッチング時間を制御するこ
とによって薄肉部の厚さを制御する場合よりも、薄肉部
の厚さを精度よく制御することができる。
エッチングによる膜厚のムラを少なくすることができ
る。膜厚のムラが少なくなることにより、さらにα線検
出部におけるα線の検出精度を高めることができる。し
かも、α線検出部が形成される薄肉部のほかに、第1層
と第2層を積層した部位からなる厚肉部を有しているの
で、半導体基板全体としての強度を高めることができ
る。
枚のウェハが積層されて貼着された直接接合ウェハを用
いて構成され、ストッパ面は、第2層を形成するウェハ
のうちの第1層に面する面であるのが好適である。
面する面をストッパとすることにより、第2層を形成す
るウェハがそのまま薄肉部の厚さとなるので、確実かつ
容易に薄肉部の膜厚を制御することができる。
コンウェハを用いて構成され、第2層が、面方位(11
1)のシリコンウェハを用いて構成されているのがさら
に好適である。
ウェハを用いることにより、エッチング加工を容易に行
うことができる。また、第2層として面方位(111)
のシリコンウェハを用いることにより、薄肉部自体に
も、面方位(100)のシリコンより高い強度を付与す
ることができる。
の間に、SiO2膜が形成されているSOIウェハを用
いて形成され、SOIウェハにおけるSiO2膜の一面
が、ストッパ面である態様とすることもできる。
ェハを用いることもできる。この場合には、SOIウェ
ハにおける第1層と第2層の間に積層されたSiO2膜
をストッパ面として利用することができる。
体基板の厚肉部の第2層上には、ボンディングワイヤと
接続される電極が配置されているのが好ましい。このよ
うに、ボンディングワイヤと接続される電極を厚肉部に
配置することにより、ワイヤボンディング時の衝撃によ
って検出部に与えられるダメージを軽減することができ
る。
好適な実施形態について詳細に説明する。なお、同一要
素には同一符号を用いるものとし、重複する説明は省略
する。
ネルギー線弁別器を示す側断面図である。
ルギー線弁別器1は、半導体基板10を有している。半
導体基板10は、たとえば面方位(100)のシリコン
ウェハを用いて構成された第1層11と、面方位(11
1)のシリコンウェハを用いて構成された活性層として
の第2層12を備えており、これら第1層11および第
2層が積層されて貼着された直接接合ウェハを用いて形
成されている。第1層11の一部には貫通部11Aが形
成されている。この貫通部11Aが形成されている位置
が半導体基板10における薄肉部13となっており、薄
肉部13は、第2層12のみによって形成されている。
また、薄肉部13の周囲に厚肉部14が形成されてお
り、この厚肉部14は、第1層11および第2層12が
積層されて形成されている。薄肉部13の厚さは、たと
えば100μmとされており、厚肉部14の厚さは、た
とえば300μmとされている。また、第2層12にお
ける第1層11に面する面、すなわち第1層側11の面
が本発明のストッパ面となる。このストッパ面のうち、
第1層11に形成された貫通部11Aに対応する位置が
エッチング加工の際のストッパとしての機能を果たす。
もエネルギーが大きいエネルギー線、たとえばβ線やγ
線を透過する空乏層となるα線検出部(以下「検出部」
という)15が形成されている。検出部15は、第2層
12における薄肉部13の表面側に形成されたP形半導
体層(以下「P+層」という)16と、裏面側に形成さ
れたN形半導体層(以下「N+層」という)17とを備
えている。P+層16は、たとえばP+不純物を第1層1
1の表面に拡散して形成され、N+層17は、第1層1
1における第2層12に形成された貫通部11Aから露
出する部位および第2層12の裏面側の全面にわたって
形成されている。これらのP+層16およびN+層17に
よって、PN接合が形成されている。また、第1層11
の表面側におけるP+層16の周囲にはN+層からなるチ
ャンネルストッパ18が形成されている。
16およびチャンネルストッパ18を被覆して、保護膜
としてのSiO2膜19が形成されており、P+層16お
よびチャンネルストッパ18が形成された第1層11の
表面全体を保護している。また、このSiO2膜19
は、P+層16に対応する位置の一部が取り除かれ、こ
の取り除かれた部位にアルミニウムからなるアノード電
極20が設けられており、アノード電極20は、P+層
16に接続されている。このアノード電極20は、ワイ
ヤボンディング時の衝撃により検出部にダメージを与え
ないために、厚肉部上に配設されている。一方、第2層
12における第1層11の貫通部11Aに対応する位置
および第2層12の裏面側に形成されたN+層17に
は、アルミニウム層21が積層されている。そして、ア
ルミニウム層21の端部には、Ni/Auからなるカソ
ード電極22,22が取り付けられている。
ルギー線弁別器1では、検出部15をエネルギー線が透
過する際、エネルギー線がα線である場合には、検出部
15によってα線が検出される。また、α線よりもエネ
ルギーが大きいβ線やγ線が透過する際には、β線やγ
線はそのまま透過される。検出部15を透過した透過β
線やγ線などは、別途設けたエネルギー線検出器によっ
て検出することができる。
γ線を透過させ、その検出精度を高めるためには、検出
部15が形成されている薄肉部13の厚さを正確に制御
することが要求される。この点、本実施形態に係るエネ
ルギー線弁別器1では、半導体基板10として面方位の
異なるシリコンウェハを直接貼着した直接接合ウェハを
用いている。このため、後に説明するエッチング加工を
行うことによって、薄肉部13の厚さを所望の厚さに適
切に制御することができる。
と第2層12が積層されてなる厚肉部14が形成されて
いる。この厚肉部14が形成されていることにより、半
導体基板10全体としての強度を好適に高めることがで
きる。しかも、薄肉部13を構成する第2層12は、面
方位(111)のシリコンウェハが用いられているの
で、その強度を十分に発現させることができることか
ら、エネルギー線弁別器1の大型化に対応することもで
きる。
器1の製造方法について説明する。
別器1を製造する手順を示す工程図である。
るにあたり、まず、第1層11と第2層12を貼着して
形成された直接接合ウェハを用意する。次に、図2
(a)に示すように、直接接合ウェハのうち、第2層1
2の表面側にP+不純物を拡散させて、P+層16を形成
する。また、P+層16の周囲には、N+不純物を拡散さ
せて、チャンネルストッパ18を形成する。さらに、第
2層12の表面側に、SiO2膜19を形成する。そし
てエッチング加工のために、半導体基板10に裏面をS
iN膜23で被覆し、図2(a)に示すように、第1層
11における貫通部11Aを形成する部分を除去する。
次に、KOHを用いたSiウェットエッチングによるエ
ッチング加工を行い、図2(b)に示すように、第1層
11に貫通部11Aを形成する。この貫通部11Aを形
成することにより、半導体基板10における薄肉部13
を形成する。
貫通部11Aを形成することによって薄肉部13を形成
することにより、その膜厚を好適に制御することができ
る。この点について説明すると、たとえば通常の半導体
基板にエッチング加工を施して膜厚を制御しようとする
場合、エッチング加工の時間を制御して膜厚の制御を行
う。すなわち、エッチングが進行するにつれて膜厚が序
々に減少していくので、所定の時間が経過したときに、
所望の膜厚になったとしてエッチング加工を終了して、
膜厚を定めるものである。
ると膜厚が所望のものよりも厚くなりすぎてしまい、逆
にエッチング時間が長くなると、膜厚が薄くなりすぎて
しまい、その制御が比較的困難であった。また、時間制
御が確実に行われて所望の膜厚になったとしても、エッ
チング制御を行っている時間が長いため、削れた部分か
ら泡が生じ、KOHと接触する時間が場所ごとに変化す
る。その結果、図3に示すように、エッチングが進行し
て得られた薄肉部13の表面13Aが、荒れて膜厚のム
ラが生じやすいものとなってしまう。検出部15が形成
されている薄肉部13の膜厚にムラが生じると、エネル
ギー線を検出する際の検出精度の低下を招くものであっ
た。
板10は、面方位の異なる2枚のシリコンウェハを貼着
させて形成されて直接接合ウェハである。このため、2
枚のシリコンウェハの境界に位置する第2層12の表面
がストッパ面となり、第1層11をエッチング加工によ
って貫通部11Aを形成して薄膜化を図り、第1層11
が完全に除去された時点でストッパ面に到達し、エッチ
ング加工をそのまま終了する。このため、エッチング時
間の精密な制御をする必要はなく、膜厚を確実に制御す
ることができる。また、第1層11に貫通部11Aが形
成された時点でエッチング加工は終了し、第2層12は
エッチング加工されることなく残存している。このた
め、第2層12における第1層11の貫通部11Aに対
応する位置は、平滑な面として維持されており、荒れた
面となることはない。したがって、エネルギー線弁別器
1として製造された際、エネルギー線の検出を行うにあ
たって、α線の検出精度の低下を招くことなく、β線や
γ線は確実に透過させることができるようになる。
除去し、その後、図2(c)に示すように、貫通部11
Aを含んだ第1層シリコンの表面全体(露出部表面)に
N+層17を形成する。
表面に形成されたSiO2膜19の一部を除去し、その
上にアノード電極20が厚肉部に設けられ、P+層16
に接続される。また、第1層11の裏面側にアルミニウ
ム層21を積層し、その位置にNi/Auメッキを施し
てカソード電極22を取り付ける。こうして、エネルギ
ー線弁別器1が製造される。
は、検出部15が形成されている薄肉部13の膜厚が薄
肉であり、その厚さは適切に制御され、さらにその表面
が荒れていることはない。このため、確実にα線を検出
することができるとともに、α線よりもエネルギーの大
きいβ線やγ線を透過させることができる。また、半導
体基板10は、薄肉部13の他に厚肉部14を備えてい
る。この厚肉部14によって、半導体基板10の全体と
しての強度を十分に発現させることができる。
明する。
別器の側断面図である。
ルギー線弁別器3は、半導体基板30を有している。半
導体基板30は、いわゆるSOI(Silicon On Insulat
or)ウェハを用いて構成されており、たとえば面方位
(100)のシリコンウェハを用いた第1層31と、面
方位(111)のシリコンウェハを用いた第2層32を
備えている。これらに第1層31と第2層32の間に、
たとえば1μmの膜厚を有するSiO2膜33が介在さ
れている。また、第1層31の一部には貫通部31Aが
形成されており、この貫通部31Aが形成されている位
置が半導体基板30における薄肉部34になっている。
また、薄肉部34の周囲には、厚肉部35が形成されて
おり、薄肉部34は、第2層32を含み、厚肉部35は
第1層31と第2層32を含むようになっている。この
薄肉部34に検出部36が形成される。
1Aに対応する位置は、取り除かれており、貫通部31
Aを介して第2層32の裏面側が露出している。これら
の第1層31における裏面、貫通部31A、および第2
層32の裏面側における露出部に、N+層37が形成さ
れている。その他の構成は上記第1の実施形態とほぼ同
一である。
態と同様、薄肉部34の膜厚を所望の厚さに精度良く制
御することができるので、薄肉部34における検出部3
6でα線を検出し、α線よりもエネルギーの大きいβ線
やγ線を透過させる際の精度を高くすることができる。
また薄肉部34の周囲には厚肉部35が形成されている
ので、半導体基板全体としての強度を高めることができ
る。
器3の製造方法について説明する。
別器の製造する手順を示す工程図である。
第1層31と第2層32の間にSiO2膜33が形成さ
れているSIOウェハを用いている。このSIOウェハ
に対して、図5(a)に示すように、第2層32の表面
にP+不純物を拡散させてP+層16を形成する。また、
P+層16の周囲には、N+不純物を拡散させてチャンネ
ルストッパ18を形成し、さらに第1層31の裏面にN
+不純物を拡散させてN+層37を形成しPN接合を形成
する。また、第2層12の表面側に、SiO2膜19を
形成する。
う。このエッチング加工のために、半導体基板30の表
裏面をSiN膜23で被覆し、第1層31における貫通
部31Aを形成する部分を除去する。次に、KOHを用
いたSiウェットエッチングによるエッチング加工を行
い、図5(b)に示すように、第1層31に貫通部31
Aを形成する。この貫通部31Aを形成することによ
り、半導体基板10における薄肉部34を形成する。
形態においては、SiO2膜33の一面がストッパ面と
して機能する。このSiO2膜33は、第1の実施形態
における面方位の違いを利用したSi/Siのストッパ
より、エッチング選択性がより優れたストッパとして機
能する。したがって、上記第1の実施形態よりさらに容
易に膜厚を確実に制御することができるとともに、薄肉
部34の表面が荒れた状態とならず、膜厚のムラが生じ
ないようにすることができる。その後、図5(c)に示
すように、SiO2膜33のうち、貫通部31Aを形成
することにより露出した部位を除去する。
順と同様にして、SiN膜23を除去し、貫通部11A
を含んだ第1層シリコンの表面全体(露出部表面)にN
+層37を形成する。そして、第1の実施形態と同様に
してアノード電極20を設け、アルミニウム層21を形
成した後、Ni/Auメッキを施してカソード電極22
を設けることにより、エネルギー線弁別器3を製造する
ことができる。
明したが、本発明は上記各実施形態に限定されるもので
はない。半導体基板を直接接合する際に用いられるウェ
ハは、上記シリコンウェハに限らず、他のものを用いる
こともできる。このときでも、上記実施形態と同様に、
面方位の異なるシリコンウェハを用いるのが好適とな
る。
α線を検出する放射線検出器において、α線を検出し、
α線をよりもエネルギーが大きい放射線を透過できるよ
うに、半導体基板を精度よく薄膜化し、また薄膜化して
も高い強度を有することができるようにすることができ
る。
別器を示す側断面図である。
造する手順を示す工程図である。
を示す側断面図である。
別器を示す側断面図である。
造する手順を示す工程図である。
板、11,31…第1層、11A,31A…貫通部、1
2,32…第2層、13,34…薄肉部、14,35…
厚肉部、15,36…検出部、16…P+層、17,3
7…N+層、18…チャンネルストッパ、19…SiO2
膜、20…アノード電極、21…アルミニウム層、22
…カソード電極、23…SiN膜、33…SiO2膜。
Claims (5)
- 【請求項1】 エッチング加工によって貫通部が形成さ
れた第1層と、前記第1層に積層される第2層とを備
え、前記第1層における貫通部が形成された部位が薄肉
部とされ、前記第1層と前記第2層が積層されている部
位が厚肉部とされている半導体基板を有し、 前記半導体基板における前記薄肉部に、α線を検出する
一方、α線よりもエネルギーが大きいエネルギー線を透
過させるα線検出部が形成されており、 前記第1層における貫通部を形成するエッチング加工を
行う際のストッパとなるストッパ面が形成されているこ
とを特徴とするエネルギー線弁別器。 - 【請求項2】 前記半導体基板が、面方位の異なる2枚
のウェハが積層されて貼着された直接接合ウェハを用い
て構成され、 前記ストッパ面は、前記第2層を形成するウェハのうち
の前記第1層に面する面で形成されている請求項1に記
載のエネルギー線弁別器。 - 【請求項3】 前記第1層が、面方位(100)のシリ
コンウェハを用いて構成され、 前記第2層が、面方位(111)のシリコンウェハを用
いて構成されている請求項2記載のエネルギー線弁別
器。 - 【請求項4】 前記半導体基板が、前記第1層と前記第
2層の間に、SiO 2膜が形成されているSOIウェハ
を用いて構成され、 前記SOIウェハにおける前記SiO2膜の一面が、前
記ストッパ面である請求項1に記載のエネルギー線弁別
器。 - 【請求項5】 前記第1層と前記第2層とが積層された
半導体基板の厚肉部の前記第2層上には、ボンディング
ワイヤと接続される電極が配置されている請求項1に記
載のエネルギー線弁別器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002101697A JP3963760B2 (ja) | 2002-04-03 | 2002-04-03 | エネルギー線弁別器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002101697A JP3963760B2 (ja) | 2002-04-03 | 2002-04-03 | エネルギー線弁別器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003294846A true JP2003294846A (ja) | 2003-10-15 |
JP2003294846A5 JP2003294846A5 (ja) | 2005-07-07 |
JP3963760B2 JP3963760B2 (ja) | 2007-08-22 |
Family
ID=29241928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002101697A Expired - Lifetime JP3963760B2 (ja) | 2002-04-03 | 2002-04-03 | エネルギー線弁別器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3963760B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7649236B2 (en) | 2004-03-31 | 2010-01-19 | Hamamatsu Photonics K.K. | Semiconductor photodetector and photodetecting device having layers with specific crystal orientations |
JP2011159984A (ja) * | 2003-10-20 | 2011-08-18 | Hamamatsu Photonics Kk | 半導体光検出素子及び放射線検出装置 |
JP2016028431A (ja) * | 2009-02-24 | 2016-02-25 | 浜松ホトニクス株式会社 | フォトダイオードの製造方法及びフォトダイオード |
US9419159B2 (en) | 2009-02-24 | 2016-08-16 | Hamamatsu Photonics K.K. | Semiconductor light-detecting element |
US9614109B2 (en) | 2009-02-24 | 2017-04-04 | Hamamatsu Photonics K.K. | Photodiode and photodiode array |
JP2020153756A (ja) * | 2019-03-19 | 2020-09-24 | 日立Geニュークリア・エナジー株式会社 | α線検出装置およびα線検出方法 |
-
2002
- 2002-04-03 JP JP2002101697A patent/JP3963760B2/ja not_active Expired - Lifetime
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011159984A (ja) * | 2003-10-20 | 2011-08-18 | Hamamatsu Photonics Kk | 半導体光検出素子及び放射線検出装置 |
US8592934B2 (en) | 2003-10-20 | 2013-11-26 | Hamamatsu Photonics K.K. | Semiconductor photo-detection device and radiation detection apparatus |
US9099599B2 (en) | 2003-10-20 | 2015-08-04 | Hamamatsu Photonics K.K. | Semiconductor photo-detection device and radiation detection apparatus |
US9431567B2 (en) | 2003-10-20 | 2016-08-30 | Hamamatsu Photonics K.K. | Semiconductor photo-detection device and radiation detection apparatus |
US10908302B2 (en) | 2003-10-20 | 2021-02-02 | Hamamatsu Photonics K.K. | Semiconductor photo-detection device and radiation detection apparatus |
US7649236B2 (en) | 2004-03-31 | 2010-01-19 | Hamamatsu Photonics K.K. | Semiconductor photodetector and photodetecting device having layers with specific crystal orientations |
JP2016028431A (ja) * | 2009-02-24 | 2016-02-25 | 浜松ホトニクス株式会社 | フォトダイオードの製造方法及びフォトダイオード |
US9419159B2 (en) | 2009-02-24 | 2016-08-16 | Hamamatsu Photonics K.K. | Semiconductor light-detecting element |
US9614109B2 (en) | 2009-02-24 | 2017-04-04 | Hamamatsu Photonics K.K. | Photodiode and photodiode array |
JP2017092502A (ja) * | 2009-02-24 | 2017-05-25 | 浜松ホトニクス株式会社 | フォトダイオードの製造方法 |
US9972729B2 (en) | 2009-02-24 | 2018-05-15 | Hamamatsu Photonics K.K. | Photodiode and photodiode array |
JP2020153756A (ja) * | 2019-03-19 | 2020-09-24 | 日立Geニュークリア・エナジー株式会社 | α線検出装置およびα線検出方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3963760B2 (ja) | 2007-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10580823B2 (en) | Wafer level packaging method | |
Andricek et al. | Processing of ultra-thin silicon sensors for future e/sup+/e/sup-/linear collider experiments | |
US7615414B2 (en) | Dental intraoral radiological image sensor with a fiber-optic plate | |
US7495315B2 (en) | Method and apparatus of fabricating a semiconductor device by back grinding and dicing | |
JP2004134672A (ja) | 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置 | |
JPWO2003096427A1 (ja) | 裏面照射型ホトダイオードアレイ及びその製造方法 | |
US20020031897A1 (en) | Method for manufacturing semiconductor device having element isolation structure | |
US20110042576A1 (en) | Direct wafer-bonded through-hole photodiode | |
JP2003294846A (ja) | エネルギー線弁別器 | |
JP2007324629A (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
JP4482455B2 (ja) | 裏面入射型ホトダイオードアレイ、その製造方法及び半導体装置 | |
US8754532B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2013096747A (ja) | 半導体圧力センサおよび半導体圧力センサの製造方法 | |
JP2009099875A (ja) | 半導体装置の製造方法 | |
JP2005019435A (ja) | ウェハ研磨方法 | |
SG172762A1 (en) | A test method on the support substrate of a substrate of the "semiconductor on insulator" type | |
JP2002190607A (ja) | 半導体装置及びその製造方法 | |
JP2010177378A (ja) | 半導体装置及びその製造方法 | |
JP5444648B2 (ja) | 半導体装置の製造方法 | |
JP4258100B2 (ja) | 半導体圧力センサの製造方法 | |
US6156621A (en) | Method for fabricating direct wafer bond Si/SiO2 /Si substrates | |
JPH05150049A (ja) | 放射線検出器 | |
JPH06334158A (ja) | 裏面照射型半導体素子およびその製造方法 | |
US20190237358A1 (en) | Methods of fabricating silicon-on-insulator (soi) semiconductor devices using blanket fusion bonding | |
JP2011138825A (ja) | 半導体デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041105 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070522 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3963760 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140601 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |