JPS5843515A - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JPS5843515A JPS5843515A JP56141300A JP14130081A JPS5843515A JP S5843515 A JPS5843515 A JP S5843515A JP 56141300 A JP56141300 A JP 56141300A JP 14130081 A JP14130081 A JP 14130081A JP S5843515 A JPS5843515 A JP S5843515A
- Authority
- JP
- Japan
- Prior art keywords
- film
- type
- layer
- dicing
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本・発明紘、オレーナ臘構造の素子を有する化合物半導
体装置の製造方法の改鼻に関する。
体装置の製造方法の改鼻に関する。
１、周知の如（鴫化合物、半導体装置例えば発光〆イオ
ード（以下ＬＩＤと犀５）の素子構造は、ｐ−接合の形
態からみてｊｌｌｌｌ（ａ）〜（ｅ）Ｋ示す如く、ゝ４
１ ３８１類に分類できる。 。
ード（以下ＬＩＤと犀５）の素子構造は、ｐ−接合の形
態からみてｊｌｌｌｌ（ａ）〜（ｅ）Ｋ示す如く、ゝ４
１ ３８１類に分類できる。 。
（１） ダイｍ（第１図（、）図示）：ｍｌｌ基板１
、該基板１上に形成肯れた■型層２１！Ｌび前記Ｉｌ置
゛層１上に形成され九ｐｍ層３咬−らなゐ化合物半導体
基体のｐ型層３上の一部及び１１１基板１の裏面に、夫
々ｐ電極４，１電極Ｉを形成し、かりｐｓｉ接合を外部
に露出した構造のもの、この構造の素子紅、製造が簡単
で量産性に富む、しかしながら、−前記基体のべしｔタ
イイは、〆イシングによる場合がほとんどで１１、ダイ
シング時に加工歪が導入され易く、特に３ 、＊ ４１
合近傍に残った加工歪や結晶欠陥がｐｍ接合でのリーク
電流の原因となり、発光効率の低下をもたらすとい、う
欠点がある。また、それら欠点を解消する丸めにζ゛メ
イシング後グイ・シンダ面の化学エツチング処理が行な
われているが、最終的に−ｐｍ接合が露出している九め
、外部からの影響を受は易い。
１、（２） メサ形（第１１伽）図示）：前記した第
１図（ａ）の素子において、−ｅレッ゛タイズの際の加
工面が、ｐ１１接合近傍に残゛ら゛パないように化学工
・ツチングし％ ｖａｆＪｉ基板１上に形成されたｎ型
層ｌと１型層ｌ上に形成されたｐｍ層３とのｐｍ接合を
加工面から分離した構造の亀の、しかしながら、この構
造の素子Ｂｓ ｐ ｍ接合が露出してｉるため、外部
の影響を受は易いとともに、エッチングエ１ｍが煩雑で
あるため、量産性に劣るという欠点を有する。
、該基板１上に形成肯れた■型層２１！Ｌび前記Ｉｌ置
゛層１上に形成され九ｐｍ層３咬−らなゐ化合物半導体
基体のｐ型層３上の一部及び１１１基板１の裏面に、夫
々ｐ電極４，１電極Ｉを形成し、かりｐｓｉ接合を外部
に露出した構造のもの、この構造の素子紅、製造が簡単
で量産性に富む、しかしながら、−前記基体のべしｔタ
イイは、〆イシングによる場合がほとんどで１１、ダイ
シング時に加工歪が導入され易く、特に３ 、＊ ４１
合近傍に残った加工歪や結晶欠陥がｐｍ接合でのリーク
電流の原因となり、発光効率の低下をもたらすとい、う
欠点がある。また、それら欠点を解消する丸めにζ゛メ
イシング後グイ・シンダ面の化学エツチング処理が行な
われているが、最終的に−ｐｍ接合が露出している九め
、外部からの影響を受は易い。
１、（２） メサ形（第１１伽）図示）：前記した第
１図（ａ）の素子において、−ｅレッ゛タイズの際の加
工面が、ｐ１１接合近傍に残゛ら゛パないように化学工
・ツチングし％ ｖａｆＪｉ基板１上に形成されたｎ型
層ｌと１型層ｌ上に形成されたｐｍ層３とのｐｍ接合を
加工面から分離した構造の亀の、しかしながら、この構
造の素子Ｂｓ ｐ ｍ接合が露出してｉるため、外部
の影響を受は易いとともに、エッチングエ１ｍが煩雑で
あるため、量産性に劣るという欠点を有する。
（３）ｌレーナｍ＜ｗｔ１図（、）図示＞ ： ｍ！ｌ
ｌ基板１、該基板１上に形成されたｍｌｌｉ層ｌ及び＃
ａ瀝層ｌ上に選択拡散されたｐａ層−からなる化合物半
導体基体を備え、゛この１！１層ｌとｐｍ層］とのｐｍ
接合が絶縁＠ｒで被覆され、かつ前記ｐ型層−の一部上
にν電極４が、前記基体１の裏面に１電１１１が夫々形
成された構造のもの。
ｌ基板１、該基板１上に形成されたｍｌｌｉ層ｌ及び＃
ａ瀝層ｌ上に選択拡散されたｐａ層−からなる化合物半
導体基体を備え、゛この１！１層ｌとｐｍ層］とのｐｍ
接合が絶縁＠ｒで被覆され、かつ前記ｐ型層−の一部上
にν電極４が、前記基体１の裏面に１電１１１が夫々形
成された構造のもの。
かかる構造の素子線、嵩±形成時の加工歪が直接ｐａ＊
合に悪影響を及ばずことがないこと、及びν■接合が最
ｉｌまで彎、１１竺な絶縁膜ｒで保−され外部からの悪
影響を受けにくいことから信頼性が鳥いとｉう性質を有
している。そして、前記素子線、メイヤモンＰ４インド
にょ）集中してブレーキング（割断）する仁とにょクペ
レッタイズされることが多い、この場合１化合物半導体
基体は結晶方位中臂開性を利用してブレーキングされる
ため、素子の割断面Ｆｉ労開開面平滑な面）とな）、加
工に−よる歪中格子欠陥が非常に少ないと−う利点を有
する。しかしながら、ブレーキングが難しいこと、ブレ
ーキング時に前記基体が欠は鳥いξと、得“られる素子
の形状が不揃いにな〕島いこと等の問題が６９、素子の
組立工程を自動化する際０障書となっていた。
合に悪影響を及ばずことがないこと、及びν■接合が最
ｉｌまで彎、１１竺な絶縁膜ｒで保−され外部からの悪
影響を受けにくいことから信頼性が鳥いとｉう性質を有
している。そして、前記素子線、メイヤモンＰ４インド
にょ）集中してブレーキング（割断）する仁とにょクペ
レッタイズされることが多い、この場合１化合物半導体
基体は結晶方位中臂開性を利用してブレーキングされる
ため、素子の割断面Ｆｉ労開開面平滑な面）とな）、加
工に−よる歪中格子欠陥が非常に少ないと−う利点を有
する。しかしながら、ブレーキングが難しいこと、ブレ
ーキング時に前記基体が欠は鳥いξと、得“られる素子
の形状が不揃いにな〕島いこと等の問題が６９、素子の
組立工程を自動化する際０障書となっていた。
このようなことから、本発明者は基体をスクライビング
１、ブレ−キングしてペレッタイズする方法に代りて）
、ダイシングによシベレッタイズする方法を膏えた。仁
のダイシングによる方法は、□素子の４％ｎ度を良好に
でき、これにょル、組立工程の際の自動化に適している
という長所をもつ、しかしながら、ダイシングによる方
法は、化合物半導体基体を切断する際、該基体のｍｌｌ
ｉ性を考慮せずにペレッタイズするため、加工面の結晶
性が乱され、加工面から光が吸収してかかる加工面をを
する素子からなるＬＩＤの外部発光効率の低下をも九ら
すという欠点をもりていた。
１、ブレ−キングしてペレッタイズする方法に代りて）
、ダイシングによシベレッタイズする方法を膏えた。仁
のダイシングによる方法は、□素子の４％ｎ度を良好に
でき、これにょル、組立工程の際の自動化に適している
という長所をもつ、しかしながら、ダイシングによる方
法は、化合物半導体基体を切断する際、該基体のｍｌｌ
ｉ性を考慮せずにペレッタイズするため、加工面の結晶
性が乱され、加工面から光が吸収してかかる加工面をを
する素子からなるＬＩＤの外部発光効率の低下をも九ら
すという欠点をもりていた。
七〇で、本発明者は上記ダイシング法の欠点を克服すべ
く槽々検討した結果、ｐＨ接合を絶縁膜で被覆した！レ
ーナ型の化合物半導体基体のダイシング後、ダイシング
加工面を化学的にエツチング処理することによって讐ν
亀接合のエツチングを招くことなくダイシング加工面の
結晶性を良好にし、も２−＞て、寸法精度が良好で。
く槽々検討した結果、ｐＨ接合を絶縁膜で被覆した！レ
ーナ型の化合物半導体基体のダイシング後、ダイシング
加工面を化学的にエツチング処理することによって讐ν
亀接合のエツチングを招くことなくダイシング加工面の
結晶性を良好にし、も２−＞て、寸法精度が良好で。
外部発光効率の改善されたｌレーナ歴構造の素子を有す
るＬＩＤ等の化合物半導体装置を量産的に製造し得る方
法を見出した。
るＬＩＤ等の化合物半導体装置を量産的に製造し得る方
法を見出した。
以下、本発明をＧａＡｓｏ、１ｓＰｏ、ｓｓ／Ｇａ１ｌ
黄色ＬＩＣＤの製造に適用した例について第３図（ａ）
〜（−）を参照して説明する。
黄色ＬＩＣＤの製造に適用した例について第３図（ａ）
〜（−）を参照して説明する。
（ｊ）まず、イオウｉ約５Ｘ１０ ｍｇ ドーｌ
しｆｅｍ型ＧａＰ （１０Ｇ）基板１１上に、イオウを
約１０−６ｃｍ−’ドーグした１１１ＭＬ ＧｍＡｓ１
−！ＰｘＩ ｊを気相エピタキシャル成長させた０次に
、混晶比Ｘを１．０から少しずつ減らし、最後に前記ｌ
型ＧａＡｓ１−ｚＰｚ Ｉ ｊ上に、厚さ約１０＃ｓの
上層部に発光中心となるＮｔ’−ｆｌ、、た厚さ３Ｏ−
Ｏ１型ＧａＡ１０．４５１’０．８５層ＪＪｖｔ形成し
た（第２Ｅ（ａ）図示）。次に、ＣＶＯ法によ〕前記ｎ
型ＧａＡｓａ１ｓｉ’Ｌｓｓ層ＩＪ上に厚さ２０００１
０Ｂ１５Ｎ４膜（絶縁ｊｌ）１４を堆積し、更に８１５
Ｎ４膜１４上に厚さ１０００ｉ０８１０ｚ膜（絶縁膜）
１ｇを堆積した（同図（ｂ）図示）。
しｆｅｍ型ＧａＰ （１０Ｇ）基板１１上に、イオウを
約１０−６ｃｍ−’ドーグした１１１ＭＬ ＧｍＡｓ１
−！ＰｘＩ ｊを気相エピタキシャル成長させた０次に
、混晶比Ｘを１．０から少しずつ減らし、最後に前記ｌ
型ＧａＡｓ１−ｚＰｚ Ｉ ｊ上に、厚さ約１０＃ｓの
上層部に発光中心となるＮｔ’−ｆｌ、、た厚さ３Ｏ−
Ｏ１型ＧａＡ１０．４５１’０．８５層ＪＪｖｔ形成し
た（第２Ｅ（ａ）図示）。次に、ＣＶＯ法によ〕前記ｎ
型ＧａＡｓａ１ｓｉ’Ｌｓｓ層ＩＪ上に厚さ２０００１
０Ｂ１５Ｎ４膜（絶縁ｊｌ）１４を堆積し、更に８１５
Ｎ４膜１４上に厚さ１０００ｉ０８１０ｚ膜（絶縁膜）
１ｇを堆積した（同図（ｂ）図示）。
［ｉｉ３次いで、鹸記引０２膜１５の電型Ｇａム−０，
１５ＰＱ、１１１Ｓ Ｊ Ｊ上の−！１ＩＧａＡｓＱｊ
Ｓ ｐａ、ａｓ層形成 −予定部に対応する部分をＩＰ
系エッチャントを・用いて除去し、更にこの５１０２膜
１ｊｔｖスクとして熱リン酸を用いて約１８０℃で１ｉ
ｉｌＮＪ膜１４をエツチングし、０．３−〇０開孔窓１
−を形成し九−□つづいて、石巣アンｌル内を５ Ｘ
１０”’ｒｏｒｒ以下に真空排気した後、ｎ型ＧａＰ基
板１１をＺｎＰ２と共に該アンプル内に封入し、７５０
℃、８時間閉管拡散して、藺起洲孔窓１６から露出する
＊ ＠ ＧａＡｓＬｌｌｌＰ（Ｌ＠５層１３上及びｍ１
ｌｌＧａＰ基板１１の裏面上に１４１１ ｆｉ ６ＩＡ
ｓＯｐ ｆｉｌ ＧａムＩ％１５ＰＱ、８５層Ｊ Ｆ
、 Ｊ Ｆ’を形成した（同図（＠）図示）。
１５ＰＱ、１１１Ｓ Ｊ Ｊ上の−！１ＩＧａＡｓＱｊ
Ｓ ｐａ、ａｓ層形成 −予定部に対応する部分をＩＰ
系エッチャントを・用いて除去し、更にこの５１０２膜
１ｊｔｖスクとして熱リン酸を用いて約１８０℃で１ｉ
ｉｌＮＪ膜１４をエツチングし、０．３−〇０開孔窓１
−を形成し九−□つづいて、石巣アンｌル内を５ Ｘ
１０”’ｒｏｒｒ以下に真空排気した後、ｎ型ＧａＰ基
板１１をＺｎＰ２と共に該アンプル内に封入し、７５０
℃、８時間閉管拡散して、藺起洲孔窓１６から露出する
＊ ＠ ＧａＡｓＬｌｌｌＰ（Ｌ＠５層１３上及びｍ１
ｌｌＧａＰ基板１１の裏面上に１４１１ ｆｉ ６ＩＡ
ｓＯｐ ｆｉｌ ＧａムＩ％１５ＰＱ、８５層Ｊ Ｆ
、 Ｊ Ｆ’を形成した（同図（＠）図示）。
〔ｉｉｉ］次いで、ｖｓ、 ＠ ＧａＰ基板１１の裏面
上に形成されたｐ ＠ ＧａムＩＱ、ｌ５ＰＱＪＳ層１
〆をうｙｓ’ｙダで除去するとともに、８１０２膜ｌｊ
％Ｓ口Ｎ４膜１４を形−成したｍ ｍｌ ＧａＰ基板１
１、ＩＩ型ＧａＡｓ１−２Ｐｚ層１２、ｍ ｍｌ Ｇａ
ＡｓｔｌｓＰｏ、ｍｓ層１３′及びｐａｉｌＧａＡＩＬ
ＩＳＰＯ，１１８層１１かも＆、６化合物半導［ＨＦ２
厚みを２５０−に調整した（同図（荀図示）。
上に形成されたｐ ＠ ＧａムＩＱ、ｌ５ＰＱＪＳ層１
〆をうｙｓ’ｙダで除去するとともに、８１０２膜ｌｊ
％Ｓ口Ｎ４膜１４を形−成したｍ ｍｌ ＧａＰ基板１
１、ＩＩ型ＧａＡｓ１−２Ｐｚ層１２、ｍ ｍｌ Ｇａ
ＡｓｔｌｓＰｏ、ｍｓ層１３′及びｐａｉｌＧａＡＩＬ
ＩＳＰＯ，１１８層１１かも＆、６化合物半導［ＨＦ２
厚みを２５０−に調整した（同図（荀図示）。
次に、Ｐ ｍｌ Ｇａム−Ｌ１５Ｐ（Ｌｌｌ！！層１１
及びｍ１ｌＧａＰ基板１１の裏面に夫々ムｗＺｍ合金膜
、ムｕＧ・合金膜を真空蒸着し、これらを写真・食刻法
によシ所望の形状に／ｆターエンダし、・てｐ盟Ｇａム
虐Ｌ１５ＰＬ＠ｌＳ層１１にｐ電＠１８を、ｍ ＩＩ
Ｇ＆？基板１１の裏面２．□１．ｅｔ＊ｈｙｔｉｗｉ、
・・１・１し、、、え、っ、い１、。
及びｍ１ｌＧａＰ基板１１の裏面に夫々ムｗＺｍ合金膜
、ムｕＧ・合金膜を真空蒸着し、これらを写真・食刻法
によシ所望の形状に／ｆターエンダし、・てｐ盟Ｇａム
虐Ｌ１５ＰＬ＠ｌＳ層１１にｐ電＠１８を、ｍ ＩＩ
Ｇ＆？基板１１の裏面２．□１．ｅｔ＊ｈｙｔｉｗｉ、
・・１・１し、、、え、っ、い１、。
化合物半導体基体をフォー（フグガス中で５２０層１１
０分間熱処現して各電極ｓｅｔ、ｓｓｌｔＭ体にオー建
ツク接触させた。その後、前記基体をダイシンダレ、得
られた素子のダイシング加工面を硝酸を水で希釈し九液
でエツチング処理して所望゛のＩＪＤｔ”製造した（同
図（・）図示）“。
０分間熱処現して各電極ｓｅｔ、ｓｓｌｔＭ体にオー建
ツク接触させた。その後、前記基体をダイシンダレ、得
られた素子のダイシング加工面を硝酸を水で希釈し九液
でエツチング処理して所望゛のＩＪＤｔ”製造した（同
図（・）図示）“。
しかして、上記製造方゛法によれば、化合物半導体基体
をダイシングして素子を形成した後、その素子のダイシ
ング加工面を硝酸を水で希釈し喪液でエツチング処理す
るため、得られる素子の寸法精度を向上できると共に、
ダイシング加工面の結晶性が良好とな）外部発光効率を
改善できる。事実、前記方法で構造された。
をダイシングして素子を形成した後、その素子のダイシ
ング加工面を硝酸を水で希釈し喪液でエツチング処理す
るため、得られる素子の寸法精度を向上できると共に、
ダイシング加工面の結晶性が良好とな）外部発光効率を
改善できる。事実、前記方法で構造された。
Ｇａａｓｏ、１ｓ Ｐｏ、ａｓ ／ＧａＰの黄色ＬＩＣ
Ｄ及び前記方法とは別の方法で製造された同ＬＥＤの特
性を調べたところ、下記表の如き結果となった。なお、
表において、外部発光効率は、ダイ形（素子構造）、ダ
イシング（、ペンツタイノ法）、エツチング処理あシ、
素子ｉ□大きさ０．４１１ＩＯ，ｐｍ接゛含面積０、３
５ｗ１０の素、、！榊・ら作製したＬ鳶りのそれを１０
０としたときの相対値で示した（測定電流２Ｇ −）＊
また、各素子からなるＬＩＤ Ｉａ 、すべて同一のＧ
ａム１（Ｌ１１＄Ｐ（ｌＪ５化合物半導体基体から作ら
れたもので６９、素子の大きさはすべて９．４ ｍ”と
し、ｐ−接合面積はすべて０．３ ｗａｏとした。更に
、表中のＰ／ＩＩ 、は、光出力の初期値（Ｐ、）を１
００−とし九とき、ｐ、６ｃ対する３０−□ １０００
時間通電後の光出力（Ｐ）の比をあられすものとする。
Ｄ及び前記方法とは別の方法で製造された同ＬＥＤの特
性を調べたところ、下記表の如き結果となった。なお、
表において、外部発光効率は、ダイ形（素子構造）、ダ
イシング（、ペンツタイノ法）、エツチング処理あシ、
素子ｉ□大きさ０．４１１ＩＯ，ｐｍ接゛含面積０、３
５ｗ１０の素、、！榊・ら作製したＬ鳶りのそれを１０
０としたときの相対値で示した（測定電流２Ｇ −）＊
また、各素子からなるＬＩＤ Ｉａ 、すべて同一のＧ
ａム１（Ｌ１１＄Ｐ（ｌＪ５化合物半導体基体から作ら
れたもので６９、素子の大きさはすべて９．４ ｍ”と
し、ｐ−接合面積はすべて０．３ ｗａｏとした。更に
、表中のＰ／ＩＩ 、は、光出力の初期値（Ｐ、）を１
００−とし九とき、ｐ、６ｃ対する３０−□ １０００
時間通電後の光出力（Ｐ）の比をあられすものとする。
表
上記表から明らかの如く、ダイヤモンドスクライプ、ブ
レーキング（Ｉ！断）してベレツタイズされたｌレーナ
型の素子からなるＬＩＤ （表中の〔ム〕）は、外部発
光効率、信頼性ともに良好であるが、素子形状が不揃い
で自動組立工１には不向きであることが確認できた。ｔ
た、ダイシングによシペレッタイズしただけのｌレーナ
型の素子からなるＩ、ＥＤ （表中の〔Ｂ〕）紘、外部
発光効率が前記ＬＩＤ Ｃム〕Ｏ半分、信頼性につｉで
もＬＥＤ （ム〕と比べて不十分で参る。これに対し、
本発明により得られるダイシングにより、、ペレッタイ
ズ′シ、更にエツチング処理を行なり九ｌレーナ蓋の素
子からなるＬｇｏ （表中の〔Ｃ〕）は、ＬＥＤ （ム
〕よりも外部発光効率が高く、信頼性はＩＪＤ （ム〕
と同様良好である゛とと４に％イレッ・ト形状が一定な
ので組立工程の自動化に有、効。
レーキング（Ｉ！断）してベレツタイズされたｌレーナ
型の素子からなるＬＩＤ （表中の〔ム〕）は、外部発
光効率、信頼性ともに良好であるが、素子形状が不揃い
で自動組立工１には不向きであることが確認できた。ｔ
た、ダイシングによシペレッタイズしただけのｌレーナ
型の素子からなるＩ、ＥＤ （表中の〔Ｂ〕）紘、外部
発光効率が前記ＬＩＤ Ｃム〕Ｏ半分、信頼性につｉで
もＬＥＤ （ム〕と比べて不十分で参る。これに対し、
本発明により得られるダイシングにより、、ペレッタイ
ズ′シ、更にエツチング処理を行なり九ｌレーナ蓋の素
子からなるＬｇｏ （表中の〔Ｃ〕）は、ＬＥＤ （ム
〕よりも外部発光効率が高く、信頼性はＩＪＤ （ム〕
と同様良好である゛とと４に％イレッ・ト形状が一定な
ので組立工程の自動化に有、効。
であること・が確認された。なお、ＬＩＤ （ｉｚ）の
外部発光効率が低いのは、νｎ接合で発光した光・・□
がダイシング加工面で吸収されるためと推測さ５゜れる
。まえ、ＬＥＤ （Ｉｌ〕の信ＩＩＩ性がＬＩＤ、（ム
〕、ＩＪＤ （Ｃ）に比べて若干劣るのは、通電中に！
、イシンダ加工面から転位等の結晶欠陥が増殖し、光の
吸収が増えるとともについにはｐｍ接合まで影響が及、
４ぶためと推欄される。 ＬＩＤ （Ｃ）の外部発光効
率がｔＪＤ （ム〕よりも高−のは、、凹凸のあるダイ
シング加工面を有するＬＩＤ （Ｃ）の方が光の椴出効
車が大きいからであると推測される。
外部発光効率が低いのは、νｎ接合で発光した光・・□
がダイシング加工面で吸収されるためと推測さ５゜れる
。まえ、ＬＥＤ （Ｉｌ〕の信ＩＩＩ性がＬＩＤ、（ム
〕、ＩＪＤ （Ｃ）に比べて若干劣るのは、通電中に！
、イシンダ加工面から転位等の結晶欠陥が増殖し、光の
吸収が増えるとともについにはｐｍ接合まで影響が及、
４ぶためと推欄される。 ＬＩＤ （Ｃ）の外部発光効
率がｔＪＤ （ム〕よりも高−のは、、凹凸のあるダイ
シング加工面を有するＬＩＤ （Ｃ）の方が光の椴出効
車が大きいからであると推測される。
ナオ、上記実施例において、ダイシンダ加工面のエツチ
ング処理は硝噴を水でうすめた液を用い些か、これに暉
らず、リン酸系、硫酸系等のダイジング加工面を結晶性
よく行なえるものであればよく、好ましくは８１ｘ′４
膜、１ｌｌＱｆｉ膜疎び電極をおを盲ないものがよい、
／イシング加工面以外の露出面を別の保饅膜で被覆すれ
ば更に激しいエツチング地理も可能で、玉水轡も使…で
きる。化合物半導体基体に途中迄ダイシングにより溝入
れをした後、ブレーキングした場合にもダイシンダ加工
面の処理をりなうことができ、る、 ５
・また、上記実施例においては、拡散に用いら
れるマスク也し工８１５Ｎ４膜ｓ−，８１０ｚ膜が側法
形成され九絶縁膜を用いたが、くれに限らず。
ング処理は硝噴を水でうすめた液を用い些か、これに暉
らず、リン酸系、硫酸系等のダイジング加工面を結晶性
よく行なえるものであればよく、好ましくは８１ｘ′４
膜、１ｌｌＱｆｉ膜疎び電極をおを盲ないものがよい、
／イシング加工面以外の露出面を別の保饅膜で被覆すれ
ば更に激しいエツチング地理も可能で、玉水轡も使…で
きる。化合物半導体基体に途中迄ダイシングにより溝入
れをした後、ブレーキングした場合にもダイシンダ加工
面の処理をりなうことができ、る、 ５
・また、上記実施例においては、拡散に用いら
れるマスク也し工８１５Ｎ４膜ｓ−，８１０ｚ膜が側法
形成され九絶縁膜を用いたが、くれに限らず。
８１５Ｎ４膜ｓ ５ｔｏ２膜・會単独で川、いてもよ
く、、あるい轄ムｔ２ｏＨ属等を用いてもよ・□”：吟
、上記実施例では、５−記マスクを介したＺａ拡散を閉
管拡散しているが、これに限ら、ず開管拡散でも本、い
。
く、、あるい轄ムｔ２ｏＨ属等を用いてもよ・□”：吟
、上記実施例では、５−記マスクを介したＺａ拡散を閉
管拡散しているが、これに限ら、ず開管拡散でも本、い
。
これに＠定されない、上記実施例では、ＧＩＩＡＩ（Ｌ
１５Ｐ０．８５ ／ ＧａＰ黄色Ｌｇｉについて述べた
が、これに＠らず゛、ＧａＰ縁色ＬＩＤ ・、 ＧａＡ
ｓＰ ／Ｇａム―赤色ＩＪＤ等のｐｗｉ１合を形成する
ＩＪＤ Ｋも適用で寝る。更には、ダイジングすること
、による量産性とＩイシング加工面をエツチング処理す
ることに５よる高信頼性化を考慮した場合、ＧａＡｓ
ＩＣ等の他の化合物半導体装置にも適用することができ
る。
１５Ｐ０．８５ ／ ＧａＰ黄色Ｌｇｉについて述べた
が、これに＠らず゛、ＧａＰ縁色ＬＩＤ ・、 ＧａＡ
ｓＰ ／Ｇａム―赤色ＩＪＤ等のｐｗｉ１合を形成する
ＩＪＤ Ｋも適用で寝る。更には、ダイジングすること
、による量産性とＩイシング加工面をエツチング処理す
ることに５よる高信頼性化を考慮した場合、ＧａＡｓ
ＩＣ等の他の化合物半導体装置にも適用することができ
る。
以上詳述した如く本発明によれば、ｐ＊＊合を有する／
レーナ型の化合物半導体基体をダイシング後、ダイジン
グ加工面を化学的にエツチング処理すること゛に・より
て％ｐｗｒ接合の工・ツチングを招くことな；□、：＜
高精度・の素子のベレッタイズが可能となると−に、ダ
イジング加工“面の結１１：・′□′ｊ： 晶性を良好にできＪＳ４りて量産向な自動組立工程に適
し、信頼性、外部発光効率の大きいプレｉす型構造の素
子を、有するＩＪＤ ＠ の”化合物半導体装置を製造
し得ゐ方法を提供できるものである・□−−２゛−
レーナ型の化合物半導体基体をダイシング後、ダイジン
グ加工面を化学的にエツチング処理すること゛に・より
て％ｐｗｒ接合の工・ツチングを招くことな；□、：＜
高精度・の素子のベレッタイズが可能となると−に、ダ
イジング加工“面の結１１：・′□′ｊ： 晶性を良好にできＪＳ４りて量産向な自動組立工程に適
し、信頼性、外部発光効率の大きいプレｉす型構造の素
子を、有するＩＪＤ ＠ の”化合物半導体装置を製造
し得ゐ方法を提供できるものである・□−−２゛−
第゛１図（ｉ′〜（−拡、夫々異な゛るｔ、ｇｏの素子
Ｏ断面図を１示しｖ′同図（−線ダイ襲素子の断面図、
同図（ｂ）はメサ”型素子の断面図、同図（＠）紘プレ
ーナ型素・子の断・面図）第２ｖＡ（ａ）〜（・）は本
発明に１よるＧａＡｓｇ、ｔｓＰＬａｓ／ＧａＰ Ｏ黄
色、ＩＪＤ ＜） 製−Ｉｔ 工１１’ｔ 示を新開Ｌ
、 、−１１・−〇［ｌ
ｌＧａＰ−基板、 １１ ”＋ａ型ＧａＡｓ１−１Ｐ
。 層゛、ＪＪ−・造型＋ＧａＡｍ（１，１ｓＰｏＪｓ層、
１４−８１３Ｎ４−膜（・始、縁膜）、１５−ＪｉｉＯ
ｚ膜（絶縁ｊＩ）、Ｊ ６−・・□開孔部、ＪＦ−・・
、ｐ 屋ＧａムＩ（Ｌｉ５ｍ’（ＬＩ５層。 １８・・・ｐ電゛極、１９”ｖ＊電極５゜゛ 、 ”出願人代理人 弁理土鈴 江、武彦 、第１閃
゛ （ａ）”’ ゛ 第２１１ （ａ） １７′
Ｏ断面図を１示しｖ′同図（−線ダイ襲素子の断面図、
同図（ｂ）はメサ”型素子の断面図、同図（＠）紘プレ
ーナ型素・子の断・面図）第２ｖＡ（ａ）〜（・）は本
発明に１よるＧａＡｓｇ、ｔｓＰＬａｓ／ＧａＰ Ｏ黄
色、ＩＪＤ ＜） 製−Ｉｔ 工１１’ｔ 示を新開Ｌ
、 、−１１・−〇［ｌ
ｌＧａＰ−基板、 １１ ”＋ａ型ＧａＡｓ１−１Ｐ
。 層゛、ＪＪ−・造型＋ＧａＡｍ（１，１ｓＰｏＪｓ層、
１４−８１３Ｎ４−膜（・始、縁膜）、１５−ＪｉｉＯ
ｚ膜（絶縁ｊＩ）、Ｊ ６−・・□開孔部、ＪＦ−・・
、ｐ 屋ＧａムＩ（Ｌｉ５ｍ’（ＬＩ５層。 １８・・・ｐ電゛極、１９”ｖ＊電極５゜゛ 、 ”出願人代理人 弁理土鈴 江、武彦 、第１閃
゛ （ａ）”’ ゛ 第２１１ （ａ） １７′
Claims (1)
- １、 ９−接合が絶縁膜で被覆されているデンーナ臘の
化合物半導体基体をダイシングして個偏の素子に分離す
る工程と、前記素子？グイクンダ加工面を化学的にエツ
チング処理する工程とを具備したことを特・黴とする化
合物半導体装置の製造方法、 ・ ・
“Ｚ、ｐ鳳接合の形成を選択拡散によシ行なうこと
を特徴とする特許請求、の範囲第１項記載の化合物半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56141300A JPS5843515A (ja) | 1981-09-08 | 1981-09-08 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56141300A JPS5843515A (ja) | 1981-09-08 | 1981-09-08 | 化合物半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5843515A true JPS5843515A (ja) | 1983-03-14 |
Family
ID=15288672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56141300A Pending JPS5843515A (ja) | 1981-09-08 | 1981-09-08 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5843515A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7875898B2 (en) | 2005-01-24 | 2011-01-25 | Panasonic Corporation | Semiconductor device |
-
1981
- 1981-09-08 JP JP56141300A patent/JPS5843515A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7875898B2 (en) | 2005-01-24 | 2011-01-25 | Panasonic Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5185295A (en) | Method for dicing semiconductor substrates using a laser scribing and dual etch process | |
| US4080245A (en) | Process for manufacturing a gallium phosphide electroluminescent device | |
| CN109103242A (zh) | 一种穿通结构的可控硅芯片及其生产方法 | |
| KR102143987B1 (ko) | 발광 소자 및 발광 소자의 제조 방법 | |
| JPS5843515A (ja) | 化合物半導体装置の製造方法 | |
| CN116053368A (zh) | 一种带有ZnO牺牲层的红光LED芯片及其制作方法 | |
| JPS5493378A (en) | Manufacture for semiconductor device | |
| DE19838810A1 (de) | Verfahren zum Herstellen einer Mehrzahl von Ga(In,Al)N-Leuchtdiodenchips | |
| JPS594088A (ja) | 発光ダイオ−ド | |
| JPS58220446A (ja) | 化合物半導体装置の製造方法 | |
| JPS60960B2 (ja) | 窒化ガリウム発光素子アレイの製造方法 | |
| JPS607721A (ja) | 化合物半導体装置の製造方法 | |
| JPS6254485A (ja) | 半導体発光素子の製造方法 | |
| JP2006041263A (ja) | 光電変換素子の製造方法及び光電変換素子 | |
| JPH088458A (ja) | 面発光型発光ダイオード | |
| JPS63302576A (ja) | 半導体装置の製造方法 | |
| JP3515851B2 (ja) | 半導体装置の製造方法 | |
| JPS5947480B2 (ja) | 半導体装置の製造方法 | |
| JPS60245187A (ja) | 半導体装置の製造方法 | |
| JPS60161690A (ja) | 半導体レ−ザの製造方法 | |
| JPS58219784A (ja) | 化合物半導体装置の製造方法 | |
| JPS61284985A (ja) | 半導体レ−ザ装置の作製方法 | |
| JPS5963733A (ja) | ガラスパツシベ−シヨン半導体素子の製造方法 | |
| JPS61253829A (ja) | 半導体装置の製造方法 | |
| JPH0578196B2 (ja) |