JPS607721A - 化合物半導体装置の製造方法 - Google Patents

化合物半導体装置の製造方法

Info

Publication number
JPS607721A
JPS607721A JP58115123A JP11512383A JPS607721A JP S607721 A JPS607721 A JP S607721A JP 58115123 A JP58115123 A JP 58115123A JP 11512383 A JP11512383 A JP 11512383A JP S607721 A JPS607721 A JP S607721A
Authority
JP
Japan
Prior art keywords
layer
electrode
compound semiconductor
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58115123A
Other languages
English (en)
Inventor
Yasuo Idei
出井 康夫
Hiroyuki Kino
城野 裕之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58115123A priority Critical patent/JPS607721A/ja
Publication of JPS607721A publication Critical patent/JPS607721A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 仁の発明は化合物半導体装置の製造方法に係シ、特に化
合物半導体装置の製造における電極の形成方法を改良す
る。
〔発明の技術的背景〕
化合物半導体装置の1例の発光素子は化合物半導体基板
に液晶成長を施してPN接合を設けた化合物半導体基体
の各領域忙次に述べる方法によって電極が形成上れてぃ
た。
第1図に示す化合物半導体基体(1)は液体カプセル法
によって形成されたN型LEC井4及’(la) (L
 ECはLiquid Encapsulated C
znchralski)の1主面に液相成長によってN
型成長層(1b)を形成i−1、さらに同様にしてP型
成長層(1c)を形成し、両成長層の間がPN接合(1
d)になっているものである。
次に上記化合物半導体基体(1)のN型LEC基板(1
a)の露出主面にAuGe層(2)ヲ、咬だP型成長層
(1c)の露出主面にAuBe層(3)全蒸着形成した
のち、不活性ガス中にて例えば510℃、20分間の加
熱処理を施し第2図の如くなる。
次に上記AuBe 層(3)を所望の′iシ極極状状残
すことと、表面にフロスト処理をが1まためにH(Jに
よる処理を施し第3図に示すようになる。なお、図には
HC/処理のためのレジスト層、およびフロスト面の表
示を省略して示す。
次に、第4図に示すようにTi 層(/+1 ’xはぼ
0.5μm1ついでA1層(5)をはぼ2μmの層厚に
いずれも蒸着する。
上記の如くして形成された化合物半導体基体の両主面の
金属層を夫々所定の形状に形成する。例えば、第5図に
示すようにP型成長層(1c)の電極は所定の方形に、
また、N型基板(1a)側の電極はいわゆる水珠形に離
散させて夫々形成する。上記ll:j、 4iの形成に
はレジスト層のマスクによってl−l0A’処理ヲ施す
フォトエツチングてより達成されるが、P型成長層側の
積層型箱極ではエツチングレート差によって側面如段差
の多い榴造となる1、特にTiはサイドエツチングが甚
だしい。
ついでSin、の保護層(6)を形成する(第6図)。
この場合、電極の側面に生じた前記段差によって側面に
は段切れ(力を生ずる。そして、第7図に示すようにダ
イシング予定部分にて保護層(6)全部分的に除去する
次に、N型基板(1a)側の電極AuGe層(2)を粘
着シー ) (8)に貼着けてダイシングを施し第8図
に示すように個々のチップに分離する。上記ダイシング
によって半導体基体の(tall [iに破砕層を生じ
、このため発光効率が低下するのでH3P04(リン酸
)とH20□との混液によってフォトエツチングを施し
、ついでN)T、F液で8i02保静層(6)を溶1介
して第9図に示すT、 EDチップ(9)が得られる。
〔背景技術の問題点〕
斜上の従来の技術によれば、1ず、P型成長層の表面不
純物濃度がi x io”〜1 ’X 1f11sc+
++、−3程度てあり 、AuBeをオーミック電極に
用いる必要があり、高価につく。また、この成分のAu
と最外層のAlが反応してパープルプレーグのAu(J
2等を生ずるのを抑制するためにTil介挿さ(J゛て
バリヤ層として設けるため、AuBe−Ti−Alとい
う3層構持となり工程が煩雑になシ管理に問題があった
次に、ダイシングによって発生する破砕層を除去するた
めのエツチングの際に′6@のS io、、保護!侍が
電極側面の凹凸によシ段切刃、を生じており、ここから
薬品が侵入してAJ層をエツチングしてしまう。このた
め、AuBe層を7オトエツチングしたのち、TiとA
Jを蒸着し再度AuBe層のフォトエツチングと同じ場
所をフォトエツチングするようにし、2回フォトエツチ
ング方式と々るという欠点がある。
〔発明の目的〕
この発明は上記従来の問題点に鑑みて化合物半導体装置
の製造方法、特に化合物半導体装置における′:U、極
の形成方法を改良する。
〔発明の概要〕
この発明にかかる化合物半導体装置の製造方法は、化合
物半導体基体の1導電型層の主面に保護層を被着し、こ
の保護層に対し電極形成予定域に関孔余施し、この開孔
部から基体の露出面部に同感′!■、型の不純物を拡散
したのち全面に電極金属層を被層し、ついで保護層上の
?ttri1.金属層に対しその保護層を心除して遊離
させ除去するいわゆるリフトオフの手段によって霜、極
・釦属層のうち基体に直接に被着(、た部分をもって電
極を形成することを特徴とする電極の形成方法である。
〔′・;へ明の実施例〕
次にこの発明を実施例につき図面を参照して詳細に蒲、
明する。
第10図ないし第18図に1例の発光素子の製造方法、
就中その電極形成方法につき説明する。まず、第10図
には液体カプセル法によって形成されたN型■、Ec基
板(1a)の1主面に液相成長によってN型成長層(l
b) f:形成し、さらに同Q%にしてP型成長層(I
C)を形成した例えばQaP (赤色)の化合物半導体
基体(1,1を示す。なお、図の(1d)はPN接合で
ある。
欠如、2上記基体(1)のP型成長1ニア1(lc)の
露出面に5I02の保護層α1)を、のちに被着する電
ヘヒ1ミ層(アルミニウム層)よりも厚く、例えば気相
成長法によって被着する(第11図)。
次に、上記保勤層(・ζ対しその電極形11i予定域に
開孔(11+)を設け(第12図)、これ牟らP型成長
層(lc) (不純物濃度I X IQ”cm−”以下
)に唾鉛を拡散し、濃度1×10凰’cIn−’以上の
Zn拡散層廷2)を形成し、ついでN型LFfC基板(
la)の露出亀i (Pilにエツチングを施し清浄面
を露出づせる(第13図)。
N 4Q11の主面にAuGe、 P側の主面にアルミ
ニウムを夫々蒸着したのち熱処理を施す(第14図)。
図における(2)はAuGe層、(13)はアルミニウ
ム層を示す。
次に保護膜αυを除去する。すなゴっち、保暎膜の5i
02を溶解するためにNH,Fによりサイドエツチング
を進行させる、いわゆるリフトオフ手法1でよって電極
形成予定域で基体に被着されたアルミニウム層部のみ残
す。−!、た、N側主面のAuBe j脅f2)に対し
選択エツチングを施して所定の形状、例えば水沫形に離
散させて形成する(第15図)。
ついで、アルミニウム層(13)の電極K S t 0
2の保護層αaを被着形成する(第16図)。
次に、Nm基板側の電極AuGe層(2)を粘着シート
(8)に貼着けてブレードによりダイシングを施しシー
トを展張させ第17図に示すように個々のチップに分離
する。上記のようにして形成されたチップの側面には破
砕層(図示省略)を生じて発光効率が低下するので、H
3P0.(、Qン酸)とH2O2との混液によってフォ
トエツチングを施す。ついで、チップの表面を粗にして
発光効果をあげるため、HCl液による処理を施す′こ
とによりフロスト効果を生じ外部量子効率が上昇する。
ついでNH4F液で5in2保箇層(14)を溶除して
第18図に示すL EDチップ(15)が得られる。
この発明における化合物半導体を用いた発光素子ケζ次
にあげるものが適用できる。すなわち、(a)GaP系
:赤色、緑色の、T、 E D(b) GaP基板上に
GaAsPを成長させるGaAsP系:黄色、橙色、赤
色のLED、 (cl GaAsを基板とするLED、すなわちGaA
sP系:赤色L E D 1GaAs系赤外LED1(
d) 上記の他の化合物半導体発光素子。
次に電極材料としてはAuもしくはAJ 、およびこれ
らの夫々の合金、すなわち、AuBet klJZn。
AlSi等に広く適用できる。
なお、前記実施例においては保護層αりを電極層(13
)よりも厚く形成しておいて、′氏極層03)のリフト
オフをより確実にさせておいたが、1電極層が保護層(
11)と同じか、または若干薄くてもリフトオフは可能
である。
〔発明の効果〕
この発明によれば、化合物半導体基体のP (1,Q電
極がアルミニウムだけでよく、シかも形成工程が簡単で
あるため製造工程が短くでき、したがって工程の管理も
容易である製造上の大きな利点がある、1す彦わち、マ
スク合わせ工程は従来の3回が2回に、蒸着工程も1回
でよい。
次にはP側電極が完全に保貞層で被覆できるのでチップ
に分離後に電4次を措することなく HCl処理を施し
7て発光効率を向上させることができる利点もある。
斤お、P型成長゛層の領域とアルミニウム電極層との接
続は、上記領域にZn拡散層を設けここにアルミニウム
層を蒸着させているので良好なオーミックコンタクトが
得られる。しかも、このZn拡散による特性の劣化、特
に輝度は認められていない。
【図面の簡単な説明】
第1図ないし第9図は従来の発光素子の電極形成工程を
工程順に示すいずれも断面図、第10図ないし第18図
はこの発明の1実施の発光素子の′を一、極形成工程を
工程順に示すいずれも断面図である。 1 化合物半導体基体 1a 化合物半導体基板 lc P型成長層 11.14 保護層(8i0また) i2Zn拡散層 13 アルミニウム層 15 LRDチップ 代理人 弁理士 井 上 −男 第 1 図 第 2 図 第3図 第 4 図 第5図 ダ 第7図 第 8 図 第10図 第11図 第12図

Claims (1)

    【特許請求の範囲】
  1. 化合物半導体基体に電極を形成するにあたり、基体の1
    導電型層主面に保護層を被着し、この保δ層に対し電極
    形成予定域に開孔を施し、この開孔部から前記1導電型
    層の露出面に同導′醒型の不純物を拡散したのち全面に
    電極金属層を被着し、ついで保眼層上の電極金属層に対
    しその保護層を溶除遊離させ除去することを特徴とする
    化合物半導体装置の製造方法。
JP58115123A 1983-06-28 1983-06-28 化合物半導体装置の製造方法 Pending JPS607721A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58115123A JPS607721A (ja) 1983-06-28 1983-06-28 化合物半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58115123A JPS607721A (ja) 1983-06-28 1983-06-28 化合物半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS607721A true JPS607721A (ja) 1985-01-16

Family

ID=14654827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58115123A Pending JPS607721A (ja) 1983-06-28 1983-06-28 化合物半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS607721A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60209009A (ja) * 1984-03-30 1985-10-21 Toray Ind Inc 高結節強度ポリフツ化ビニリデンモノフイラメントの製造法
JPS60209008A (ja) * 1984-03-30 1985-10-21 Toray Ind Inc 高結節強度ポリフツ化ビニリデンモノフイラメントの製造方法
JPS61231214A (ja) * 1985-04-05 1986-10-15 Toray Monofilament Co Ltd ポリアミドモノフイラメント

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60209009A (ja) * 1984-03-30 1985-10-21 Toray Ind Inc 高結節強度ポリフツ化ビニリデンモノフイラメントの製造法
JPS60209008A (ja) * 1984-03-30 1985-10-21 Toray Ind Inc 高結節強度ポリフツ化ビニリデンモノフイラメントの製造方法
JPS61231214A (ja) * 1985-04-05 1986-10-15 Toray Monofilament Co Ltd ポリアミドモノフイラメント

Similar Documents

Publication Publication Date Title
US20190157498A1 (en) Light emitting device and method of forming the same
US9502603B2 (en) Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same
TWI525862B (zh) 元件模組
US4080245A (en) Process for manufacturing a gallium phosphide electroluminescent device
CN108198926A (zh) 一种薄膜型AlGaInP发光二极管芯片及其制备方法
JP2005005345A (ja) 半導体発光素子及びその製造方法並びに半導体発光装置
WO2013046267A1 (ja) 半導体素子およびその製造方法
US20080305570A1 (en) Led chip production method
WO2020232587A1 (zh) 一种制作半导体发光元件的方法
JP2019096829A (ja) 発光素子の製造方法
JPS6156474A (ja) 窒化ガリウム半導体装置の製造方法
JPH11354841A (ja) 半導体発光素子の製法
JPS6159886A (ja) 光半導体装置の製造方法
JPS607721A (ja) 化合物半導体装置の製造方法
JP2009283762A (ja) 窒化物系化合物半導体ledの製造方法
JP3489395B2 (ja) 半導体発光素子
JP2661420B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
JP4284722B2 (ja) 半導体発光素子の製造方法
WO2018032865A1 (zh) 一种薄膜垂直发光组件及其制作方法
JPH10209506A (ja) 半導体発光素子の製法
JPH07263743A (ja) 発光ダイオード
JP2010161198A (ja) 半導体発光素子、半導体発光素子用ウェハ、半導体発光素子の製造方法、及び半導体発光素子用ウェハの製造方法
JP2002111049A (ja) 半導体発光素子の製造方法
KR100629210B1 (ko) 수직형 발광 다이오드 및 그 제조 방법
JPS58201383A (ja) 半導体発光装置