JPS5867078A - 化合物半導体素子製造方法 - Google Patents

化合物半導体素子製造方法

Info

Publication number
JPS5867078A
JPS5867078A JP56166760A JP16676081A JPS5867078A JP S5867078 A JPS5867078 A JP S5867078A JP 56166760 A JP56166760 A JP 56166760A JP 16676081 A JP16676081 A JP 16676081A JP S5867078 A JPS5867078 A JP S5867078A
Authority
JP
Japan
Prior art keywords
compound semiconductor
film
thin film
alloy film
elements including
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56166760A
Other languages
English (en)
Other versions
JPH0313739B2 (ja
Inventor
Yoshio Iizuka
飯塚　佳男
Tetsuo Sekiwa
関和　哲男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56166760A priority Critical patent/JPS5867078A/ja
Publication of JPS5867078A publication Critical patent/JPS5867078A/ja
Publication of JPH0313739B2 publication Critical patent/JPH0313739B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はＧａｘＡｊｒｘＡｓをはじめとする三元素、
Ｉ　ｎ　ｘＧａ　１−ｘＰｍ　ｙＰ　１−ｙを始めとす
る四元素の化合物半導体素子製造方法に関する。
従来よｌ）　ＧａＡｍ、　ＧａＰを始めとする化合物半
導体は発光素子をはじめ各種の半導体デ・苛イスとして
広く用いられている。さらに、最近ではＧａｘＡｊｒＸ
Ａｓをはじめとする三元素、Ｉｎ、Ｇａ、−、Ａｓ、Ｐ
Ｉ−。
をはじめとする四元素の化合物の開発吃烏速に行なわれ
つつある。まず、従来のＧａＡｓ　、ＧａＰ　ノ化合物
半導体の製造方法を第１図を用いて説明する。第１図（
ａ）　において、１１はｐ型ＧａＡａ単結晶基板である
。この基板１１上にエピタキシャル成長によって、ν型
Ｇａ　ｘＡＬｌ　−ｘＡ　ｓ層１’２、ｎ型Ｇ１アＡＺ
　１　＋　ｙＡｓ層１３を順次成長させる。このような
ウェハから発光ダイオードを製造するにはｎ型Ｇ＆ｙＡ
Ｚ１−ｙＡｓ層Ｊ３ＫＡｕに微量のＧｅを添加した合金
膜１４を基板１１上にＡｕに微量のＢｅを添加した合金
膜１５を形成し、不活性ガス雰囲気中で５００℃程度の
高温処理を行うことによりオーミック電極とする（第１
回軸）参照）。
次に、第１図（ｅ）に示すように、上記合金膜Ｉ４上純
金膜１６を形成する。さらに、フォトエツチングにより
上記合金膜１４及び純金膜１６を第１図（ｄ）に示すよ
うに所望の形状とすることにより電極とする。そして、
ブレードダイシング等を行うことにより第１図（ｅ）に
示すように所望の発光ダイオードが得られる。このよう
にして得られた発光ダイオードを例えばＬＥＤラングと
して使用した場合のそのＬＥＤの構造を第２図に示す。
第２図において、所望のステム２１に導電性樹脂２２を
介して発光ダイオード２３のｐ型面をステム２１のアノ
ード２４に固定し、上記ステム２１のｎ型面上の電極と
、ステム２ノのカソード２５とを金線２６によりワイヤ
がンデイングし、更に樹脂２７でコーティングしている
。
ところで、ワイヤデンディングを行う際には電極表面は
清浄であることが不可欠であり、例えば電極の表面にガ
リウムの酸化物等が形成されている場合には上記ワイヤ
デンディングは著しく困難なものになる。このため、上
記した第１図（ｃ）に示したように、純金膜１６の形成
を行っている。
しかして、合金膜１５、純金属膜１６の形成を行う際に
は、膜を形成すべき表面の清浄化が不可欠であるが、こ
れは一般に酸処理によっている。例えば、ＧａＸＡｔ１
−ＸＡｓ系の場合には硫酸、過酸化水素水、純水をそれ
ぞれ３：１：１の割ような処理液をｎ型面、ｐ型面への
合金膜形成の前処理に用いた場合には、処理条件を適当
に調整することＫよシウエハ表面を清浄にすることがで
き密着性の良い合金膜を形成することができる。このよ
うな処理液を純金属膜形成の前処理として用いた場合に
は熱処理によって形成された表面酸化膜の除去を行い、
密着性の良い純金属膜を形成するには、例えば上記混合
比の処理液で５０℃、１０分程度の処理が必要とされる
。しかしながら、この際合金膜ノ５にピンホール等があ
シ、半導体表面が露出していた場合、ピンホール等を起
点として合金膜１５との界面ＫＧってウェハが工、チン
グされて、合金膜１５が剥離してしまうという欠点があ
った。
このように純金属膜１６形成前処理は、合金膜うな仁と
が、生じていた。つまり、第１の金属薄膜上にピンホー
ルが生じているとＡｔが塩酸によシエ、チングされてし
まうという問題が起きる。
この発明は上記の点に鑑会てなされたもので、その目的
はＧ’　ｘＡＺｒ　ｘＡｓをはじめとする三元素、Ｉ　
ｎｘＧａ　１−ｘム５ｙＰ１−ｙをはじめとする四元素
の化合る。
・ｉ← 以下、図面を参照してこの発明の一実施例を説明する。
本願発明においては第１図に示した基板ＫＧａｘＡｔｒ
ｘＡ−あるいＦｉ　Ｉ　ｎｘＧａ　１−ｘＡｓ　、Ｐ　
１−ｙ　を用い、同図（ｂ）から同図（ｅ）に移る工程
、つまル、純金属膜１４形成の前処理としてリン酸、過
酸化水素水を４：ｌの割合で混合し、５０℃で１５分間
処理する。この発明に用いる処理液を用いた場合にはた
とえば合金膜１５上にピンホールが存在し九場合でも、
工、チングは半導体表面から等方的に進行するため合金
膜１５の剥離は極めて限られた範囲のみに起こり、前記
した硫酸を用いた処理液に見られたような広範囲の合金
膜の剥離は全く起こらないことが確認されている。
なお、上記実施例では化合物半導体素子として、Ｇａｘ
Ａｔ、−ｘＡｓ系ｔ１合金膜として金を主体としたもの
を、純金属膜として純金をそれぞれ例にとったが、これ
らに限定されるものではなく化合物半導体ウェハとして
はガリウムないしインジウムを含むすべての化合物半導
体素子に、純金属膜としては銀、アルミニウム等にも同
様に適用し得るものでめる。
以上詳述し喪ようにこの発明によれば、Ｇａ、ムＡ、ｘ
Ａｓ　ｔはじめとする三元素、■ｎｘＣａ１−ＸＡ！１
ｙＰ１７をはじめとする四元素の化合物半導体ウエノ・
に純金属膜形成前処理を適確に行なうことができの断面
図である。
１１・・・ｐ型ＧａＡｓ単結晶基板、１２・・・ｐＲＧ
ａＸＡＡｌ−、Ａｓ層、１３・・・ｎ１型Ｇａ　ｙＡＺ
　、−ｙＡ　ａ層、１４・・・合金膜。
出願人代理人　　弁理士　鈴　江　武　彦１８開昭５８
−６７０７８（３） 第１図 第２図

Claims (1)

    【特許請求の範囲】
  1. 化合物半導体ウェハにオーミック接触を形成すべく金属
    薄膜を形成し、熱処理等を施してオーミ、り接触を得た
    後、上記金属薄膜上に純金属薄膜を形成する工程におい
    て、上記純金属薄膜を形成する前に上記金属薄膜の形成
    された上記化合物半導体ウエノ・をリン酸及び過酸化水
    素水よシなる処理液中で処理することを特徴とする化合
    物半導体素子製造方法。
JP56166760A 1981-10-19 1981-10-19 化合物半導体素子製造方法 Granted JPS5867078A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56166760A JPS5867078A (ja) 1981-10-19 1981-10-19 化合物半導体素子製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56166760A JPS5867078A (ja) 1981-10-19 1981-10-19 化合物半導体素子製造方法

Publications (2)

Publication Number Publication Date
JPS5867078A true JPS5867078A (ja) 1983-04-21
JPH0313739B2 JPH0313739B2 (ja) 1991-02-25

Family

ID=15837203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56166760A Granted JPS5867078A (ja) 1981-10-19 1981-10-19 化合物半導体素子製造方法

Country Status (1)

Country Link
JP (1) JPS5867078A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6242532A (ja) * 1985-08-20 1987-02-24 Matsushita Electric Ind Co Ltd 化合物半導体の表面処理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5268372A (en) * 1975-12-05 1977-06-07 Fujitsu Ltd Manufacture of semiconductor device
JPS5629340A (en) * 1979-08-20 1981-03-24 Toshiba Corp Formation of electrode on semiconductor element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5268372A (en) * 1975-12-05 1977-06-07 Fujitsu Ltd Manufacture of semiconductor device
JPS5629340A (en) * 1979-08-20 1981-03-24 Toshiba Corp Formation of electrode on semiconductor element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6242532A (ja) * 1985-08-20 1987-02-24 Matsushita Electric Ind Co Ltd 化合物半導体の表面処理方法

Also Published As

Publication number Publication date
JPH0313739B2 (ja) 1991-02-25

Similar Documents

Publication Publication Date Title
US6130446A (en) Electrode of n-type nitridide semiconductor, semiconductor device having the electrode, and method of fabricating the same
GB1398006A (en) Semiconductor electroluminescent devices and to methods of making them
US4017881A (en) Light emitting semiconductor device and a method for making the same
JPS6156474A (ja) 窒化ガリウム半導体装置の製造方法
JPS63108709A (ja) 半導体装置およびその製造方法
US3431636A (en) Method of making diffused semiconductor devices
JPS60175468A (ja) 窒化ガリウム半導体装置の製造方法
US4125427A (en) Method of processing a semiconductor
JPS5867078A (ja) 化合物半導体素子製造方法
KR900008408B1 (ko) Iii-v족 화합물 반도체소자의 전극 형성방법
US3817798A (en) Method of forming integrated semiconductor devices with iii-v compounds
JPS63178574A (ja) 半導体レ−ザ装置の製造方法
JPS58170069A (ja) ３−ｖ族化合物半導体装置
JP2000091254A (ja) Ｚｎ固相拡散方法およびこれを用いた発光素子
JP2008140811A (ja) 半導体素子の製造方法
JPH0955366A (ja) 三族窒化物半導体の製造方法
JPS594174A (ja) 半導体装置の製造方法
JPH036069A (ja) 半導体発光素子の保護膜形成方法
JPS6362235A (ja) 半導体の蝕刻方法
JPS61150271A (ja) 炭化珪素半導体素子の製造方法
JPS5881973A (ja) 金−ゲルマニウム合金膜のエツチング方法
CN117542929A (zh) 一种低温实现欧姆接触的工艺方法
KR910005392B1 (ko) 접합전류 제한 영역을 갖는 이중 헤테로 접합형 발광다이오드의 제조방법
JPH0578196B2 (ja)
JPS6181679A (ja) 半導体発光素子の製造方法