JPS5881973A - 金−ゲルマニウム合金膜のエツチング方法 - Google Patents

金−ゲルマニウム合金膜のエツチング方法

Info

Publication number
JPS5881973A
JPS5881973A JP18084681A JP18084681A JPS5881973A JP S5881973 A JPS5881973 A JP S5881973A JP 18084681 A JP18084681 A JP 18084681A JP 18084681 A JP18084681 A JP 18084681A JP S5881973 A JPS5881973 A JP S5881973A
Authority
JP
Japan
Prior art keywords
etching
solution
alloy film
film
carrying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18084681A
Other languages
English (en)
Other versions
JPS6233310B2 (ja
Inventor
Susumu Furuike
進 古池
Toshio Matsuda
俊夫 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP18084681A priority Critical patent/JPS5881973A/ja
Publication of JPS5881973A publication Critical patent/JPS5881973A/ja
Publication of JPS6233310B2 publication Critical patent/JPS6233310B2/ja
Granted legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明unr−v族化合物族化合物電導体エツチングに
関する。
金−ゲルマニウム(Au/Ge 3合金は、燐化ガリウ
ム(GaP) 、砒化ガリウム(GaAs )等のm−
v族化合物半導体のn形に対して良好なオーミック性を
有するため、現在発光ダイオードや竿導体レーザ等のn
側電極として広く用いられている。
このAu/Ge合金を選択的にエツチングするためには
、第1図に示すように通常ホトレジスト膜1をマスクと
し、同マスクの開孔部を通じて同位置のAu/Ge 合
金膜2をエツチングで除去するの2、、。
に、ヨウ素、ヨウ化カリからなるいわゆるヨードエッチ
液が用いられている。しかしながら、このヨードエッチ
液で実際にエツチングを行うとエッチ時間が長くなりサ
イドエッチが起りパターンくずれ等を引き起し精度のよ
いエツチングが困難であるという問題が生じてくる。こ
れはAu/Ge合金膜2の付着時に合金組成中のゲルマ
ニウムが基板4と反応し膜2との界面に変成層3が形成
され、基板4との界面近くで付着合金膜のエツチング速
度が遅くなることに起因している。
このように、Au/Ge 合金の電極形成用膜を通常の
ヨードエッチ液で、?#度よくエッチするこ七は極めて
難しく、かかるエツチング工程でも、しばしば、上記変
成層3が残る。このためこの部分での光の吸収が起り、
発光出立が大幅に低下する等の悪影響を与える。
本発明はこれらの難点を解消することを目的としてなさ
れたものであり、金−ゲルマニウム合金を選択的に容易
に精度よくエッチイブするとともに、前述の変成層をも
除去出来るエツチング法を3    ・ ベーン 提供するものである。
以下、本発明について実施例を参考にして詳細に述べる
。ここではn形基板としてGaAsを用いた場合につい
て述べるが、本発明は他の■−v族化合物半導体1例え
ば燐化ガリウム(GaP)、砒化ガリウム嗜アルミニウ
ム(GaAIAs )等にも適用出来ることは明らかで
ある。
第2図は本発明の実施例のフローチャートで。
主要、構造を断面図で示したものである。第2図(、)
に示すように、n形革板4として1.0−2 X 10
’ 8Cfi=のキャリア濃度を有するGaAsを用い
、表面を鏡面研磨した後、硫酸゛:過酸化水素水:水(
容積比9:1 :1 )でエッチし、冥窒蒸着法にて、
重量比Au : Ge層 100 : 2.5のAu/
Ge合金膜2を付着する。蒸着条件は基板温度250℃
’、真空度1.6x10−6Torr 、膜厚1d1.
5μである。この状態でn形基板表面には変成層3が生
成されている。
次にホトレジスト膜1をマスクとして、140μφの円
形パターンの選択エツチングを行う。エツチング液は第
1溶液としてヨウ素、ヨウ化カリ、水を所定の混合比例
えば62y、100y、1/l!で形成したヨードエッ
チ液を用い、第2溶液として過酸化水素水(31%容積
比)を用意する。まず。
最初に第1溶液を用いて室温でエツチングする。
Au/Ge膜2は、本来、上記第1溶液でエッチされる
筈であ、るが、膜によっては全くエッチされない場合が
ある。この傾向はAu/Ge 合金中のGeの組成が高
くなるほどよくあられれ、寺だ蒸着時の形成条件等にも
関係しており、イオンマイクロアナザイラーで解析する
と、Au/Ge膜表面にGeの薄い層が形成されている
のが確認された6そこで、第2溶iを用いて室温でこの
Goをエツチング除去する。この第2溶液ではAu/G
e膜自体をエッチすることは出来ないので、表面のGe
層を除去後は再び第1溶液に侵す。Au /Ge膜は約
200λ/分の速度でスムーズにエツチングされはじめ
るが、基板と膜の界面に近ずくほど、そのエツチング速
度が遅くなる。
解析によると、界面近くの膜中にもGeが高濃度に存在
している。そこで、再び第2溶液に侵しこ6 ページ のGo高濃度層を溶し、次に再び第1溶液でエツチング
する。
このように、第1.第2溶液を用いて、Au/Ge膜の
エツチングを順次くり返し行うことにより、第2図(b
)のようになる。この状態では、まだ変成層3が残って
いるため、第2溶液を用い温度60℃で除去を開始する
。変成層3には、ガリウム(Ga ) 。
Ge が主に含まれており、室温ではエツチング速度が
遅いため、60℃に加熱エツチングする方が望ましい。
通常、1分以内で第2図(C))のように変成層3は完
全に除去され、除去後の基板表面6も鏡面を保っている
。エツチング完了後、本発明のエツチング法と通常のヨ
ードエツチング法によるパターン精度を比較すると、通
常のエツチング法では6μ程度のオーバーエッチが観察
されたが、本発明では1.0μ以内におさまっていた。
以上Ωように、本発明のエツチング法はヨードエッチ液
からなる第1溶液と過酸化水素水からなる第2溶液を用
いて、順次エツチングをくり返し行うことにより、Au
/Ge合金膜のエッチを精度67、− よくエツチングすることを可能ならしめ、かつ上記合金
膜形成時に基板表面に発生する変成層をも確実に除去出
来るものである。
【図面の簡単な説明】
第1図は通常の金−ゲルマニウム合金のエツチング法を
説明するための断面図、第2図(、)〜(c)Fi本発
明の一実施例にかかる金−ゲルマニウム合金のエツチン
グ法の工程断面図。 1・・・・・−ホトレジスト膜、2・・・・・−Au/
Ge 合金膜、3・・・・・・変成層、4・・・・・・
n形GaAs基板、5・・・・・・変成層除去後の基板
表面。

Claims (1)

    【特許請求の範囲】
  1. ヨウ素、ヨウ化カリ、水を含む第1溶液と過酸rヒ水素
    水を含む第2溶液とを用いて、順次もしくは交互にエツ
    チングをくり返し行うことを特徴とする金−ゲルマニウ
    ム合金膜のエツチング方法。
JP18084681A 1981-11-11 1981-11-11 金−ゲルマニウム合金膜のエツチング方法 Granted JPS5881973A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18084681A JPS5881973A (ja) 1981-11-11 1981-11-11 金−ゲルマニウム合金膜のエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18084681A JPS5881973A (ja) 1981-11-11 1981-11-11 金−ゲルマニウム合金膜のエツチング方法

Publications (2)

Publication Number Publication Date
JPS5881973A true JPS5881973A (ja) 1983-05-17
JPS6233310B2 JPS6233310B2 (ja) 1987-07-20

Family

ID=16090375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18084681A Granted JPS5881973A (ja) 1981-11-11 1981-11-11 金−ゲルマニウム合金膜のエツチング方法

Country Status (1)

Country Link
JP (1) JPS5881973A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4654116A (en) * 1984-11-09 1987-03-31 American Electronic Laboratories, Inc. Method for producing high resolution etched circuit patterns from clad laminates
WO2008026542A1 (fr) * 2006-08-28 2008-03-06 Mitsubishi Chemical Corporation agent de gravure et processus de gravure

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0866209A (ja) * 1994-08-16 1996-03-12 Aucera Technol Corp ウオッチバンドの構造

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4654116A (en) * 1984-11-09 1987-03-31 American Electronic Laboratories, Inc. Method for producing high resolution etched circuit patterns from clad laminates
WO2008026542A1 (fr) * 2006-08-28 2008-03-06 Mitsubishi Chemical Corporation agent de gravure et processus de gravure
JPWO2008026542A1 (ja) * 2006-08-28 2010-01-21 三菱化学株式会社 エッチング液及びエッチング方法

Also Published As

Publication number Publication date
JPS6233310B2 (ja) 1987-07-20

Similar Documents

Publication Publication Date Title
US3867218A (en) Method of etching a pattern in a silicon nitride layer
EP0815585B1 (en) Preferential etch of semiconductor substrate with respect to epitaxial layers
US4049488A (en) Method of manufacturing a semiconductor device
US4256520A (en) Etching of gallium stains in liquid phase epitoxy
JPS5881973A (ja) 金−ゲルマニウム合金膜のエツチング方法
JPH07105382B2 (ja) 気相エツチングを含む半導体デバイスの製作プロセス
US4943540A (en) Method for selectively wet etching aluminum gallium arsenide
US3947304A (en) Etching of group III-V semiconductors
EP0209194B1 (en) Method of manufacturing a semiconductor device, in which a layer of gallium arsenide is etched in a basic solution of hydrogen peroxide
JPS5946113B2 (ja) 半導体レ−ザ素子およびその製造方法
JP3045912B2 (ja) AlGaAs半導体層のエッチング方法
JP3126262B2 (ja) 金または金合金膜のエッチング方法
KR900008408B1 (ko) Iii-v족 화합물 반도체소자의 전극 형성방법
EP0414457B1 (en) Selective etching process
JPS5816074A (ja) 金または金合金膜のエツチング方法
TW200305212A (en) A chemistry for etching quaternary interface layers on InGaAsP mostly formed between GaAs and InxGa(1-x)P layers
JPH05234982A (ja) 化合物半導体基板のエッチング方法
KR910008440B1 (ko) 2단계 화학식각법에 의한 레이저 다이오드용 거울면 제작방법
JPS592173B2 (ja) 半導体用エツチング液
JPH03181133A (ja) 化合物半導体のエッチング方法
JPS5823742B2 (ja) キンゴウキンマクノ エツチングホウホウ
JPH0817788A (ja) 半導体素子の製造方法
JP2002252218A (ja) 化合物半導体膜のエッチング液とそれを用いたエッチング方法、及びそのエッチング廃液のヨウ素の回収方法
JP2003023004A (ja) 化合物半導体のエッチング液及びそれを用いた化合物半導体のエッチング方法
JPH0410683A (ja) 半導体レーザ装置の製造方法