JPS58170069A - 3−v族化合物半導体装置 - Google Patents

3−v族化合物半導体装置

Info

Publication number
JPS58170069A
JPS58170069A JP5327782A JP5327782A JPS58170069A JP S58170069 A JPS58170069 A JP S58170069A JP 5327782 A JP5327782 A JP 5327782A JP 5327782 A JP5327782 A JP 5327782A JP S58170069 A JPS58170069 A JP S58170069A
Authority
JP
Japan
Prior art keywords
compound semiconductor
insulating film
group compound
active region
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5327782A
Other languages
English (en)
Inventor
Sadao Adachi
定雄 安達
Hiroshi Kanbe
神戸 宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP5327782A priority Critical patent/JPS58170069A/ja
Publication of JPS58170069A publication Critical patent/JPS58170069A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、トl族化合物半導体の表面保護膜ないし絶縁
性膜を有するI−V族化合物半導体装置に関するもので
ある。
従来技術の問題点 従来、I−V族化合物半導体素子の表面保護膜ないし絶
縁性all!(本明細書では「絶縁膜」と総称する。)
の形成方法は、これら半導体表面を陽極酸化法やプラズ
マガス雰囲気中で直接酸化させる酸化法と、5inhS
isN、 、 At、Oaなどの絶縁膜をこれら化合物
半導体表面上に堆積させる堆積法との二つに大別される
。しかし、冒−V族化合物半導体表面を直接酸化させる
酸化法は酸化膜自体の安定性に問題が残り、膜組成にも
酸化されていない■族元素が残留するなどの欠点があっ
た。また、この方法では半導体表面の近傍のみが酸化さ
れるため、素子製作上要求される充分な膜厚の酸化膜な
得ることが困難であった。一方、堆積法では単結晶であ
るI−V族化合物半導体上に、非晶質の酸化膜や窒化膜
などを堆積させるため、これら界面に非常に大きな歪み
が誘起され、これが素子特性に悪影響を与えるという欠
点があった。また、絶縁膜の堆積中に導入される物理的
損傷(放射損傷)や、絶縁膜と半導体とのダングリング
・ボンドによる界面単位も素子特性に多大な悪影響を与
えるという欠点を有していた。
発明の目的 本発明の目的は、化学的に安定で、歪みが小さく、しか
も活性領域との間に電気的、光学的特性の良好な界面が
形成できる絶縁膜を備えたI−V族化合物半導体装置を
提供することにある。
発明の構成 上記本発明の目的は、I−V族化合物半導体の活性領域
上に、これと同一の結晶構造及びほぼ同一の格子定数を
有するH−VI族化合物半導体の絶縁膜を形成すること
により達成される。
発明の実施例 まず、この種の絶縁膜はそれ自体化学的に安定なもので
なければならず、また活性領域との界面の化学的、物理
的安定化を図るうえで活性領域と同質的な結晶材料であ
ることが望ましい。このため本発明においては、絶縁膜
として半導体材料が選択される。
次に、半導体の絶縁膜は、活性領域を形成する1−V族
化合物半導体に比べて大きなエネルギー1  ギャップ
を有していることが望ましい。受光素子や発光素子とし
て使用されるl−■族化合物半導体の表面に形成される
関係上、これらの半導体に比べてバンドギャップが大き
くてより透明であることが望ましいからである。またバ
ンドギャップが大きいということは、比抵抗の大きな絶
縁膜を形成する上でも好都合である。
さらに、半導体の絶縁膜は、後述するように活性領域を
形成する璽−v族化合物半導体と同一の結晶構造及びほ
ぼ同一の格子定数を有することが望ましく、従って多種
多様な璽−v族化合物半導体に応じて多種多様な絶縁膜
用半導体が選択可能でなければならない。
本発明においては、上記すべての要件を満す半導体とし
てI−■族化合物半導体が選択される。
璽−■族化合物半導体は、その種類によって異なる結晶
構造を有しており、例えばGaAz、 InP、等は閃
亜鉛鉱型構造を有し、GaN、 AIN 、 InN、
等はウルツ鉱型構造を有している。一方、厘−■族化合
物半導体も同様にその種類によって異なる結晶構造を有
しており、例えばZsSm、ZnTg 、CcLTa等
は閃亜鉛鉱型構造を有し、Cd5a、CdS 、等はウ
ルツ鉱型構造を有する。またIhS等結晶成長条件合物
半導体の表面にこれと同一の結晶構造を有するI−Vl
族化合物半導体を形成するものである。
これによって界面における格子不整合を緩和し、機械的
応力を低減すると共に、ダングリング・ボンドに起因す
る界面単位密度を極小にして素子の電気的、光学的特性
を向上させるものである。
また半導体結晶はその種類に応じて固有の格子Zn5m
 )i 5.668A、ZnTg ハロ、102Aノ格
子定数ヲ有子定数を有するII−Vl族化合物半導体を
形成するものである。これによって界面における格子不
整合が一層緩和される。さらに好適には、三元来の卜l
族化合物、例えばZrLl−xCdxS−やZn1−x
cdxT #などの混晶を選択し、組成比Xによって格
子定数を変化させることもできる。
例えば、I−V族化合物半導体のGtIA#は高速トラ
ンジスタやオプトエレクトロニクス素子用の材料として
有望視されている。このGaAJFは閃亜鉛鉱型の結晶
構造と5.6554’の格子定数を有している。
そこで1−■族化合物半導体として、閃亜鉛鉱型の結晶
構造と5.6681の格子定数を有するZn5gを選択
し、第1図Aに示すようにGaAzの活性@1の上にム
S−の絶縁膜2を形成すればよい。なお必要に応じて、
絶縁膜2の上にSi O,等の絶縁被膜3を@1図Bに
示すように形成してもよい。
InP基板上に形成した1町−xaaxlLzyp<−
yのI−V族化合物半導体も、GaAzと同様に高速ト
ランジスタあるいは半導体レーザ、光検出器などのオプ
トエレクトロニクス素子用の材料として有望視されてい
る。このl−v族化合物半導体の格子定数は5.869
Aであり、これと格子整合するI−Vl族化合物半導体
として、格子定数がほぼ一致するZaSg055T−o
、47やZ”Sn、54”Q、66など混晶を選択すれ
ばよい。
第2図A〜EはZt%S#の絶縁膜を有するQ a A
 z絶縁ゲート形FETの製造方法の一例を示す。まず
、絶縁性の(001) GaA#基板4を準備する(第
2図A参照)。この基板上に数μ簿の厚さのドープトに
より表面処理を行なう(第2図C参照)。次に2X10
  Torr程度以上の真空中において、GlEA#5
の表面温度を370℃±80℃の範囲に保ち、分子線エ
ピタキシャル法でZn5a結晶の絶縁膜6を厚み1〜5
μm程度に形成する(第2図C参照)。このときの成長
条件は、lhとSgの分子線強度比がほぼ1であり、成
長速度は1μm/hr程度である。次に、マスクを用い
てSiO!をスパッタリングすることにより所定の位置
にSt Ozの絶縁性被膜7を形成する(第2図り参照
)。次に塩酸と硝酸の混液な用いてエツチングを行ない
、電極形成部分啜昭g結晶を除去し、最後にソース電極
8、ゲート電極9及びドレイン電極10を形成する。(
第2図C参照)。         1 1  上記の例においては、1hS−絶縁膜6はグート
′4楊9の直下における絶縁膜としての機能に加え、他
の領域においては表面保護膜としての機能な果す。この
ように、閃亜鉛鉱型結晶構造及び5゜65SAの格子定
数を有するGaミルの活性領域の表面には、同じく閃亜
鉛鉱の結晶構造を有しかつ5.66aAというほぼ等し
い格子定数を有するZsSgの絶縁膜6が形成されてい
るため、極めて安定かつ高性能のGaAz FETが提
供される。なお、Zn5aの絶縁膜6とSg Q*絶縁
性被膜7の界面状態は従来例と同様に劣っているが、F
ETの動作特性には何ら悪影響を及ぼすことがない。
なおZnS−の絶縁膜6は通常109g・crI−と極
めて高い絶縁性を有しているので、特別の処理な必要と
しないが、用途に応じて一方の金属の分圧下において熱
処理することにより、比抵抗を減少し、あるいは一旦減
少した比抵抗を増加させることができる。他の1−■族
化合物半導体についても同様である。
上記例においては、ZsS−の絶縁膜6の上に更にSi
 O,の絶縁性被膜7を形成する例を説明したが、Sl
へ膜を形成しない構造とすることも可能である。
また、必要に応じてソースとゲート、ゲートとドレイン
間のZnS−絶縁膜を除去することもできる。
発明の効果 以上詳細に説明したように、本発明はl−■族化合物半
導体の活性領域上に、これと同一の結晶構造及びほぼ同
一の格子定数を有するII−Vl族化合物半導体装置が
実現できる。
【図面の簡単な説明】 第1図は本発明の詳細な説明する断面図、第2図は本発
明の装置の製造方法の一例を示す断面図である。 1.5・・・GaAsの活性層、2,6・・・ZルS−
の絶縁膜、5,7・・・Si O,等の絶縁被膜、8,
9.10・・・電極特許出願人 日本電信電話公社 代理人 弁理士 玉蟲久五部(外3名)策1 図

Claims (1)

  1. 【特許請求の範囲】 III−V族化合物半導体の活性領域上に絶縁膜を形成
    して成る半導体装置において、 前記絶縁St−前記1−V族化合物半導体の結晶構造と
    同一の結晶構造を有しかつ前記■−■族化合物半導体の
    格子定数と略々等しい格子定数を有するII−VI族化
    合物半導体により形成したことを特徴とするIII−V
    族化合物半導体装置。
JP5327782A 1982-03-31 1982-03-31 3−v族化合物半導体装置 Pending JPS58170069A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5327782A JPS58170069A (ja) 1982-03-31 1982-03-31 3−v族化合物半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5327782A JPS58170069A (ja) 1982-03-31 1982-03-31 3−v族化合物半導体装置

Publications (1)

Publication Number Publication Date
JPS58170069A true JPS58170069A (ja) 1983-10-06

Family

ID=12938238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5327782A Pending JPS58170069A (ja) 1982-03-31 1982-03-31 3−v族化合物半導体装置

Country Status (1)

Country Link
JP (1) JPS58170069A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61177778A (ja) * 1985-01-28 1986-08-09 エイ・ティ・アンド・ティ・コーポレーション 半導体デバイス
JPS61184887A (ja) * 1984-09-28 1986-08-18 テキサス インスツルメンツ インコ−ポレイテツド ヘテロ接合装置
JPS63263744A (ja) * 1987-04-22 1988-10-31 Nec Corp アルミニウム合金薄膜配線
JPS63305561A (ja) * 1987-06-05 1988-12-13 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPH0595088A (ja) * 1992-02-10 1993-04-16 Agency Of Ind Science & Technol 半導体装置
US5300793A (en) * 1987-12-11 1994-04-05 Hitachi, Ltd. Hetero crystalline structure and semiconductor device using it

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61184887A (ja) * 1984-09-28 1986-08-18 テキサス インスツルメンツ インコ−ポレイテツド ヘテロ接合装置
JPS61177778A (ja) * 1985-01-28 1986-08-09 エイ・ティ・アンド・ティ・コーポレーション 半導体デバイス
JPS63263744A (ja) * 1987-04-22 1988-10-31 Nec Corp アルミニウム合金薄膜配線
JPS63305561A (ja) * 1987-06-05 1988-12-13 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
US5300793A (en) * 1987-12-11 1994-04-05 Hitachi, Ltd. Hetero crystalline structure and semiconductor device using it
JPH0595088A (ja) * 1992-02-10 1993-04-16 Agency Of Ind Science & Technol 半導体装置

Similar Documents

Publication Publication Date Title
US5164359A (en) Monolithic integrated circuit having compound semiconductor layer epitaxially grown on ceramic substrate
US4500388A (en) Method for forming monocrystalline semiconductor film on insulating film
JPH05235312A (ja) 半導体基板及びその製造方法
KR20010034502A (ko) 단결정막의 결정 이온-슬라이싱 방법
Ohmachi et al. The heteroepitaxy of Ge on Si (100) by vacuum evaporation
US5686350A (en) Method for fabricating defect-free compound semiconductor thin film on dielectric thin film
JPS58170069A (ja) 3−v族化合物半導体装置
JPS6348438B2 (ja)
EP0127814A1 (en) Process for forming a narrow mesa on a substrate and process for making a self-aligned gate field effect transistor
JPH0294663A (ja) 半導体装置およびその製造方法
US3975751A (en) Monolithic light-emitting diode and modulator
JPH0797573B2 (ja) ヒ化アルミニウムガリウムの選択エッチング法
JPH0774109A (ja) 化合物半導体基板および半導体基板の再利用法
US6482659B2 (en) Post-epitaxial thermal oxidation for reducing microsteps on polished semiconductor wafers
JP2694260B2 (ja) 半導体素子
JP2633009B2 (ja) 化合物半導体電界効果トランジスタとその製造方法
JPH0432222A (ja) 格子不整合系のエピタキシャル成長方法
JPS61198713A (ja) 半導体装置の製造方法
JPS61150271A (ja) 炭化珪素半導体素子の製造方法
JPS58171004A (ja) 半導体光導波路装置
JPH0950058A (ja) 半導体層構造とその製造方法およびそれを用いた半導体装置
KR950001620B1 (ko) 규소저매늄/저매늄 완충층을 이용한 규소기판상의 갈륨비소 박막성장방법
JPH05136171A (ja) 半導体素子の製造方法
JP3609840B2 (ja) 半導体発光素子の製造方法
JPS61187328A (ja) 化合物半導体素子の製造方法