JPS594174A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の技術分野 本発明は半導体装置の製造方法に関する。詳しくは、半
絶縁性化合物半導体よりなる基板上に形成された導電性
の化合物半導体よりなる層を動作層とし、その入力電極
・配線と出力電極・配線とのいずれかが、基板を貫通し
て設けられた貫通孔を介して裏面電極と接続されている
半導体装置の製造方法において、基板に設けられた貫通
孔を介して設ける配線の形成方法の改良に関する。

（２）技術の背景 ヒ化ガリ１クム（ＧａＡＳ）、インジウムリフ（ＩｎＰ
）、等の化合物半導体は含有不純物の調整により容易に
非導電性となしうるので、かかる化合物半導体を使用し
て製造される半導体装置においては、その基板を絶縁性
または半絶縁性とし、この絶縁性または半絶縁性の半導
体基板」二に導電性を有しこれと同種の半導体層を形成
してこの導電性の半導体層中に素子を形成し、各電極は
絶縁性または半絶縁性半導体基板−ヒに展延して配線さ
れ、基板−にに形成されたポンディングパッドに接続さ
れることが一般である。

一方、上記の方法の他に高周波特性向」二等の目的をも
って入力電極・配線または出力電極・配線を半絶縁性基
板を貫通して設けられた貫通孔を介して裏面電極と接続
する方法、すなわち貫通孔式（ｖｉａｌｉｏｌｅ式）接
地方式も提案されており、その効果が確認されている。

（３）従来技術と問題点 従来技術における上記貫通孔式接地方式にもとづいて製
造された半導体装置の一例として、ヒ化ガリウム（Ｇａ
　Ａ、ｓ）よりなるショットキゲート型電界効果トラン
ジスタの断面図を第１図に示す。図ニオイて、１は半絶
縁性ヒ化ガリウム（Ｇ−ａ　Ａｓ）　Ｍ板テあり、２は
ｎ型ヒ化ガリウム（ｎ　ＧａＡｓ　）エピタキシャル層
よりなる動作層であり、４．５は夫夫金ゲルマニウム（
Ａｕ　Ｇｅ）合金膜、金（Ａｕ）膜よりなるソース電極
台配線であり、４′、５′はこれと同一の材料よりなる
ドレイン電極・配線であり、６はアルミニウム（ＡＩ）
膜よりなるゲート電極であり、７は窒化シリコン（Ｓ７
３Ｎ４）よりなる絶縁保護膜であり、１１及び１２は夫
々金ゲルマニウム（Ａｕ　Ｇｅ）合金膜、金（Ａｕ）膜
よりなる裏面電極でアリ、１３は金（Ａｕ）メッキ層よ
りなるヒートシンクである。これらの層構造を有する裏
面電極１１．１２．１３は、基板１に設けられた貫通孔
１ｏを介して、この例においてはソース電極４．５と接
続される。

この方法においては、半絶縁性ヒ化ガリウム（ＧａＡｓ
）基板１の裏面から基板１上面のソース電極・配線４．
５に達する貫通孔１ｏを設ける必要があるが、この工程
は通常リン酸（Ｈ２ＰＯ４）と過酸化水素水（）ｉ２０
２）の混合液等、電解質溶液をエツチング液としてなす
ウェットエツチング法を使用して実行されるため、金属
よりなるソース電極・配線４．５とエツチング液とが接
触する際に局部電池が形成され、これに起因してソース
電極・配線４．５直下の貫通孔１０の周辺部の基板１が
第１図に１０をもって示すようにアンダーカットされる
という現象が発生する。このため、裏面電極との接続が
不完全になったり、極端な場合にはソース電極・配線が
剥離する可能性を伴ない、歩留りや信頼性に悪影響を及
ぼすという欠点がある。

この問題を解決する方法として、ウェットエツチング法
にかえてドライエツチング法を使用するという手段も考
えられるが、ドライエツチング法はウェットエツチング
法に比して装置が高価である上、反応性ガスとして人体
に悪影響を与える可能性のある有毒ガスを使用する等の
問題があるため必ずしも好ましい方法とは言い難い。そ
こで、ウェットエツチング法を使用しつつ、上記のアン
ダーカット現象が発生することのない貫通孔式接地方式
を含む、半導体装置の製造方法の開発に対する要請が強
まっている。

（４）発明の目的 本発明の目的はこの要請に応えることにあり、貫通孔式
接地方式にもとづく電極接続工程を含む、化合物半導体
を基材とした半導体装置の製造方法において、上記の貫
通孔形成工程期間中、局部電池の発生に起因する基板の
異常なエツチング、すなわちアンダーカットを伴なうこ
となく、結果として高歩留りで、かつ、信頼性の高い半
導体装置の製造方法を提供することにある。

（５）発明の構成 本発明の構成は、（イ）半絶縁性の半導体基板上に一導
電型の半導体よりなる動作層を形成し、該動作層上に入
力電極と出力電極と制御電極との夫々を形成し、前記入
力電極と出力電極と制御電極との夫々は前記動作層上以
外の前記基板上の領域にまで展延し、且つ前記入力電極
と前記出力電極とのいずれかを前記基板に設けられた貫
通孔を介して接続された裏面電極を形成する工程におい
て、前記入力電極・配線または出力電極・配線の形成に
先立ち、前記貫通孔形成予定領域の前記基板上面に絶縁
物層を選択的に形成し、前記基板の裏面から前記絶縁物
層に達する貫通孔を形成したのち該貫ノｍ孔を介して前
記絶縁物層を除去し、前記基板の裏面に前記貫通孔を介
して前記入力電極・配線または出力電極・配線と接続さ
れた金属層を形成し、該金属層上に前記裏面電極を形成
する工程を含むことを特徴とする、半導体装置の製造方
法にある。

また、上記（イ）の構成において、前記絶縁物は、（ロ
）シリコン酸化物となすかまたは（ハ）シリコン窒化膜
となすことが望ましい。

貫通孔式接地方式にもとづく電極接続工程を含む半導体
装置の製造方法において、貫通孔を形成する目的をもっ
てウェットエツチング法を使用して基板の裏面からエツ
チングを行うときに、基板表面がアンダーカットされる
原因は、エツチングが進行して基板表面の入力または出
力電極・配線とエツチング液とが接触したときに金属電
極と電解質溶液との間に局部電池が形成され、この局部
電池作用によって電極下の基板がエッチされ、次第にエ
ツチング液が電極下へ浸透することによりこのエツチン
グ作用を促進し、電極下の基板をアンダーカットするた
めであろうと推測される。

この現象の発生を防止するためには、（ｉ１局部電池を
形成する原因となる電位差の発生を阻止するか、または
、［ｉｉ１局部電池の導電路を遮断するか、の２通りの
方法が考えられるが、（ｉ）の方法を実現することは容
易ではない。

そこで、本発明の発明者は、０１）の方法を実現するた
めに、基板と人力または出力電極・配線との間に絶縁物
よりなる層を形成したのちにエツチングを行って貫通孔
を設け、しかるのちこの絶縁物よりなる層を除去すれば
よいとの着想にもとづき、上記絶縁物として、シリコン
酸化物（８ｉ（Ｊ＋、５ｉ（Ｊｌ、シリコン窒化物（Ｓ
ｉ３Ｎ２）等、種々の絶縁物を使用して実験を繰り返す
ことにより、基板のアンダーカット現象の発生防止に非
常に効果的であるこトラ確認して本発明を完成した。

（６）発明の実施例 以下図面を参照しつつ、本発明の一実施例に係る半導体
装置の製造方法について説明し、本発明の構成と特有の
効果とを明らかにする。

−例として、半絶縁性ヒ化ガリウム（Ｇａ　Ａｓ）基板
上にｎ型ヒ化ガリウム（ｎ　ＧａＡ、ｓ　）よりなる動
作層を有し、裏面電極と接続されたソース電極・配線を
有するショットキゲート型電界効果トランジスタの製造
方法について述べる。

第２図参照 厚さ４００〔μｍ〕程度の半絶縁性ヒ化ガリウム（Ｑａ
Ａｓ）基板１上に、例えば気相エピタキシャル成長法を
使用してｎ型不純物としてイオウ（Ｓ）を１．５　Ｘ　
１０１７／　ｃｍ３程度に含有するｎ型ヒ化ガリウム（
ｎ（３ａＡｓ）よりなるエピタキシャル層を０．５〔μ
＋ｎ〕程度に形成したのち、公知の方法を使用してｎ型
ヒ化ガリウム（ｎＱａＡｓ）よりなる動作層２を選択的
に形成する。

第３図及び第４図参照 上記基板１の全面に二酸化シリコン（８１０ｚ）よりな
る絶縁膜３を、モノシラン（ＳｉＨ４）と酸素（０２）
との混合ガスを反応性ガスとして用い、約３５０［’Ｃ
）においてなす化学気相成長法（ＣＶＤ法）を使用して
厚さ２．０００　［Ａ）程度に形成する。しかるのち、
貢通孔形成予定領域のみに二酸化シリコン（Ｓｉ０２）
よりなる絶縁膜３′を残して他の領域から二酸化シリコ
ン（Ｓｉｎ２）膜３を除去する。この工程はフォトリソ
グラフィー法とウェットエツチング法とを組み合わせて
使用することにより実行でき、上記二酸化シリコン（Ｓ
＋０２）のエツチング液にはフッ酸（Ｈ’）”）とフッ
化アンモニウム（ＮＨ４Ｆ’）との混合液を用いること
ができる。なお、本発明の一実施例に係る半導体装置の
製造方法において、この工程のみが付加的工程として必
要とされることは言うまでもない。

第５図参照 上記基板１」二に、金ゲルマニウム（ＡｕＧｅ）合金及
び金（Ａｕ　）よりなるソース電極・配線４．５及びド
レイン電極・配線４′、５′を形成する。この工程はフ
ォ）　ＩＪソゲラフイー法と真空蒸着法とを使用し、リ
フトオフ工程により所望の領域に金ゲルマニウム（Ａｌ
ｌ　Ｑ６　）合金膜４．４′、及び金（Ａｕ）膜５．５
′を夫々２００　［Ａ］、４．０００　（Ａ）程度の厚
さに形成することにより実行することができる。しかる
のち、ソース電極・配線４．５及びドレイン電極・配線
４′、５′と動作層２とのオーミックコンタクトを形成
するために４３０　ｒ℃）程度の熱処理を行う。

第６図参照 上記動作層２上にアルミニウム（ＡＩ）よりなるゲート
電極６を形成する。この工程は上記工程と同様、フォト
リソグラフィー法と真空蒸着法とを使用し、リフトオフ
工程によりゲート電極６を６、０００　（Ａ：ｌ程度の
厚さに選択的に形成することによって実行できる。さら
に、基板１の全面に絶縁保護膜として例えば、窒化シリ
コン（ＳｉｓＮ４）よりなる膜７をプラズマスパッタ成
長法を用いて６、０００　（Ａ、）程度の厚さに形成す
る。このとき使用される反応性ガスはモノシラン（ＳＩ
ｋ１４）と窒素（Ｎ２）との混合ガス等であり、基板温
度は３００〔℃〕程度で十分である。そして、上記絶縁
保穫膜７の一部であり、ドレイン電極・配線４′、５′
及びゲート電極・配線（図示せず）領域に形成された部
分を除去する。この工程はフォトリソグラフィー法とド
ライエツチング法とを組み合わせて使用することにより
実行でき、窒化シリコン（Ｓｉ３Ｎ４）のエツチングに
ＩＪ四フッ化炭素（Ｃｐ４）と水素（Ｎ２）との混合ガ
スを反応性物質として用いることができる。

第７図参１１（ク ソース電極・配線４．５と裏面電極とを接続する予定の
領域に貫通孔１０を設ける。この工程に先立ち、上記工
程終了後の基板１の上面にワックス８等を塗布し、これ
により基板１をガラス板９に密着させる。しかるのち、
硝酸（ＨＮＯａ）と過酸化水素水（Ｎ２（Ｊ２）との混
合液等をエツチング液としてなすウェットエツチング法
を用いて基板１の裏面から基板の厚さが３０〔μ＋ｒ＋
］程度となるまでエツチングを行う。続いて貫通孔１０
を形成する。この工程はフォトリソグラフィー法を用い
て、基板裏面の貫通孔形成予定領域を除くすべての領域
にフォトレジスト膜（図示せず）を形成し、これをマス
クとしてガラス板ごとリン酸（Ｉ（ａＰ０４）と過酸化
水素水（）ｈ０２）との混合液に浸漬することによりな
される。なお、上記フォトリソグラフィー法における位
置合わせ工程には、両面位置合わせ装置を使用すると好
都合である。また、このエツチング工程によれば、上記
貫通孔の形成は二酸化シリコン（ＳｉＯ２）膜３′の下
面にて終了して更に進行することはない。そのため、上
記ソース電極・配線４．５とエツチング液との接触が避
けられ、上記の局部電池発生の可能性がないので従来技
術において頻繁に発生したソース電極・配線の下面に接
する基板の異常に速いエツチングすなわちアンダーカッ
トが有効に防止される。

さらに、フッ酸（）ＩＦ）とフッ化アンモニウム（ＮＨ
４Ｆ）との混合液等をエツチング液としてなすウェット
エツチング法を使用して」二記ソース電極・配線４．５
直下の二酸化シリコン（Ｓ　ｉ　Ｏ２）膜３′を除去す
る。この工程において、基板上面の貫通孔１０の側部に
は二酸化シリコン（Ｓｉ０２）膜３′が残留していても
全く差しつかえない。

第８図参照 裏面電極１１、］２を形成する。この工程は真空蒸着法
を使用することによって実行でき、金・ゲルマニラｌｘ
　（Ａｕ（３ｅ）合金膜１１を１．０００　（Ａ）程度
の厚さに、金（Ａ、ｕ）膜１２を２．０００　（Ａ）程
度ノ厚すニ夫夫形成する。

第９図参照 上記工程終了後、基板裏面にフォトレジストをマスクと
する電気メツキ法とを適用することにより、金（Ａｌｌ
）メッキ層よりなるヒートシンク１３を厚さ３０〔μＩ
ｎ〕程度に形成する。しかる後、ワックスを除去して基
板をガラス板よりはずし、一点鎖線１４をもって示され
るスクライブラインに沿って基板をチップに分割し本発
明の一実施例に係る半導体装置の製造工程を完了する。

上記の工程によれば、付加的工程をほとんど必要とする
ことなく、局部電池の発生が有効に防止され、ソース電
極・配線の下面に接する基板のアンダーカットがな（、
裏面電極とソース電極・配線との接続が完全に行われ、
歩留りや装置の信頼性を高めるために寄与することが確
められた。

また、上記の実施例においては、ヒ化ガリウム（ＧａＡ
ｓ）基板を使用した半導体装置について述べたが、その
他にインジウムリン（ｆｎＰ）等を基板とする半導体装
置に対しても同様に本凭明を適用することができる。

さらに、絶縁膜としては、上記実施例で使用した二酸化
シリコン（Ｓｌ（ｈ）の他に二酸化シリコン（ＳｉＯ）
や窒化シリコン（ＳｉＡＮ４）等も使用することが可能
であり、二酸化シリコン（８ｉ０２）の場合と同様な効
果を得ることができる。

（７）発明の詳細 な説明せるとおり、本発明によれば貫通孔式接地方式に
もとづく電極接続工程を含む、化合物半導体を基材とし
た半導体装置の製造方法において、上記の貫通孔形成工
程期間中、局部電池の発生に起因する基板の異常なエツ
チング、すなわちテンダーカットを伴なうことなく、結
果として高歩留りで、信頼性の高い半導体装置の製造方
法を提供することができる。

【図面の簡単な説明】

第１図は従来技術における貫通孔式接地方式にもとづ（
電極接続工程を含む製造方法を使用して製造されたショ
ット牛ゲート型電界効果トランジスタの断面図であり、
第２図乃至第９図は、本発明の一実施例に係る半導体装
置の製造方法の主要工程完了後の基板断面図である。 １・・・・・・半絶縁性基板（ＧａＡｓ）　、２・・・
・・・動作層（口＋、１ａＡｓ）、３．３’　−−−−
−−絶縁膜（Ｓｉ０２）　、４．５・・・・・・ソース
電極・配線（へｏＱｅ合金膜／ΔＵ膜）、４．５′・・
・ドレイン１ｄ極・配線（Ａ、ｕＱｅ合金膜／　Ａｌ＋
膜）、６・・・ゲート電極（ＡＩ膜）、７・・・・・・
絶縁保護膜（Ｓｉ３Ｎ４）、８・・・・・・ｒ７ツクス
１ω、９・・・・・・ガラス板、１０・・・・・・貫通
孔、１０′・・・・・・局部電池の発生によりアンダー
カットされた基板の一部領域、１１．１２・・・・・・
裏面電極（Ａｕ（ｋ合金膜／　Ａ、ｕ膜）、１３・・・
・・・ヒートシンク　（ＡｕメッキＬ４　）　、１４　
・、　、、、スクライブライン。

Claims (3)

【特許請求の範囲】
1. （１）半絶縁性の半導体基板上に一導電型の半導体より
   なる動作層を形成し、該動作層上に入力電極と出力電極
   と制御電極との夫々を形成し、前記入力電極と出力電極
   と制御電極との夫々は前記動作層」ユ以外の前記基板上
   の領域にまで展延し、且つ前記入力電極と前記出力電極
   とのいずれかを前記基板に設けられた貫通孔を介して接
   続された裏面電極を形成する工程において、前記入力電
   極・配線または出力電極・配線の形成に先立ち、前記貫
   通孔形成予定領域の前記基板上面に絶縁物層を選択的に
   形成し、前記基板の裏面から前記絶縁物層に達する貫通
   孔を形成し、該貫通孔を介して前記絶縁物層を除去し、
   前記基板の裏面に前記貫通孔を介して前記入力電極・配
   線または出力電極・配線と接続された金属層を形成し、
   該金属層上に前記裏面電極を形成する工程を含むことを
   特徴とする半導体装置の製造方法。
2. （２）前記絶縁物はシリコン酸化物である、特許請求の
   範囲第１項記載の半導体装置の製造方法。
3. （３）前記絶縁物はシリコン窒化物である、特許請求の
   範囲第１項記載の半導体装置の製造方法。