JPS58170035A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58170035A JPS58170035A JP5312182A JP5312182A JPS58170035A JP S58170035 A JPS58170035 A JP S58170035A JP 5312182 A JP5312182 A JP 5312182A JP 5312182 A JP5312182 A JP 5312182A JP S58170035 A JPS58170035 A JP S58170035A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- wiring
- thickness
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発吻は半導体装置の製造方法に関する。特に、絶縁物
層を介して互に重なり合っている複数の金属電極拳配線
を有する半導体装置の製造方法の改良に関する。
層を介して互に重なり合っている複数の金属電極拳配線
を有する半導体装置の製造方法の改良に関する。
（２）技術の背景
複数の素子より構成される回路を１個の半導体チップ上
に実現する半導体装置や大きな電流容量を必要とする半
導体装置においては素子の集積度を高める必要がある。
に実現する半導体装置や大きな電流容量を必要とする半
導体装置においては素子の集積度を高める必要がある。
そのため、絶縁物層を介して互に重なり合っている複数
の金属電極・配線、すなわち多層配線が用いられること
が多い。
の金属電極・配線、すなわち多層配線が用いられること
が多い。
かかる複数の金属電極・配線には大きな電流が流れるた
め、その電気抵抗はできるだけ低いことが望ましい。
め、その電気抵抗はできるだけ低いことが望ましい。
したがつて、金属電極・配線の膜厚はできるだけ厚くす
る必要がある。しかしながら、多層配線の場合には、下
層金属電極・配線の金属層の厚みが厚くなると、絶縁膜
層を介して形成された上層金属電極・配線の前記下層金
属配線の縁部に沿う領域において大きな段差が生じ、こ
のいわゆるステップ部において前記上部金属電極・配線
の厚さが極度に薄くなり、その部分にマイクロクラック
と呼ばれる亀裂が発生したり、また、その上部電極配線
にエレクトロマイグレーション現象による断線を発生し
たりする欠点が認められる。
る必要がある。しかしながら、多層配線の場合には、下
層金属電極・配線の金属層の厚みが厚くなると、絶縁膜
層を介して形成された上層金属電極・配線の前記下層金
属配線の縁部に沿う領域において大きな段差が生じ、こ
のいわゆるステップ部において前記上部金属電極・配線
の厚さが極度に薄くなり、その部分にマイクロクラック
と呼ばれる亀裂が発生したり、また、その上部電極配線
にエレクトロマイグレーション現象による断線を発生し
たりする欠点が認められる。
（３）従来技術と間龜点
絶縁物層を介して互に重なり合っている複数の金属電極
・配線の場合は、上記の欠点を解消するため、従来技術
においては、下層金属配線の縁部をなだらかにする手法
が使用される。すなわち、基板に対しある角度をもって
イオンミリング法を使用する方法、エツチングマスク層
と金属層との密着性の不完全さによるエツチング液の浸
み込みを利用して下層金属配線の縁部をなだらかにする
方法、又は、入射角の広い自公転治具を用いてなす蒸着
法を使用して上層金属電極・配線の形成をなす方法等で
ある。
・配線の場合は、上記の欠点を解消するため、従来技術
においては、下層金属配線の縁部をなだらかにする手法
が使用される。すなわち、基板に対しある角度をもって
イオンミリング法を使用する方法、エツチングマスク層
と金属層との密着性の不完全さによるエツチング液の浸
み込みを利用して下層金属配線の縁部をなだらかにする
方法、又は、入射角の広い自公転治具を用いてなす蒸着
法を使用して上層金属電極・配線の形成をなす方法等で
ある。
しかし、第１の方法にあっては、金属電極・配線の双方
の縁部に適用することは困難であり、第２の方法にあっ
ては、制御性が乏しく、実用性がなく、また第３の方法
にあっては、金属電極・配線の膜厚が大きい場合、すな
わち、段差が大きい場合には効果が十分でないことが認
められている。
の縁部に適用することは困難であり、第２の方法にあっ
ては、制御性が乏しく、実用性がなく、また第３の方法
にあっては、金属電極・配線の膜厚が大きい場合、すな
わち、段差が大きい場合には効果が十分でないことが認
められている。
いずれにせ′よ、従来技術においては、満足すべき性能
を有する金属配線の縁部をなだらかにする手法は、存在
しない。
を有する金属配線の縁部をなだらかにする手法は、存在
しない。
（４）発明の目的
本発明の目的は、絶縁物層を介して互に重なり合ってい
る複数の金属電極壷配線を有する半導体装置の製造方法
番ζおいて、その直下に設けられている金属の電極・配
線の縁部に沿って、絶縁物層を介した上層の金属電極・
配線の厚さが薄くなることな（、かかる段差部において
も上層の金属電極・配線の厚さを均一になしうる半導体
装置の製造方法を提供することにある。
る複数の金属電極壷配線を有する半導体装置の製造方法
番ζおいて、その直下に設けられている金属の電極・配
線の縁部に沿って、絶縁物層を介した上層の金属電極・
配線の厚さが薄くなることな（、かかる段差部において
も上層の金属電極・配線の厚さを均一になしうる半導体
装置の製造方法を提供することにある。
（５）発明の構成
本発明の構成は、複数の電極・配線のうちの最下層の導
電層を構成する導体層が被着される半導体基体上に第１
のマスク層を形成し、次いで該第１のマスク層上に前記
第１のマスク層とは異なる材料よりなる第２のマスク層
を形成し、次いで前記複数の電極・配線のうちの最下層
となるものが形成される予定の領域において、前記第２
のマスク層に第１の開口を形成し、次いで該第１の開口
を介して前記第１のマスク層に第２の開口を形成し、該
第２の開口の面積を前記第１の開口の面積より大きくし
、次いで前記半導体基体の前記予定領域とに、側面に傾
斜面を有する導体層を形成し、次いで前記第１及び第２
のマスク層とその上に形成された金属層とを除去し、し
かる後前記半導体装置基板全面上に絶縁物層を形成する
工程を含むことを特徴とする。
電層を構成する導体層が被着される半導体基体上に第１
のマスク層を形成し、次いで該第１のマスク層上に前記
第１のマスク層とは異なる材料よりなる第２のマスク層
を形成し、次いで前記複数の電極・配線のうちの最下層
となるものが形成される予定の領域において、前記第２
のマスク層に第１の開口を形成し、次いで該第１の開口
を介して前記第１のマスク層に第２の開口を形成し、該
第２の開口の面積を前記第１の開口の面積より大きくし
、次いで前記半導体基体の前記予定領域とに、側面に傾
斜面を有する導体層を形成し、次いで前記第１及び第２
のマスク層とその上に形成された金属層とを除去し、し
かる後前記半導体装置基板全面上に絶縁物層を形成する
工程を含むことを特徴とする。
（６）発明の実施例
以下、図面を参照しつつ本発明の一実施例にかかる半導
体装置の製造方法につき説明し、本発明の構成と特有の
効果とを明らかにする。
体装置の製造方法につき説明し、本発明の構成と特有の
効果とを明らかにする。
−例として、第１図にその概念的平面図を示す、砒化ガ
リュウムよりなり複数のソース・ドレイン−極・配線を
有するいわゆる「櫛型構造」のシ日ット牛ゲート電界効
果型トランジスタを製造する方法を挙げる。
リュウムよりなり複数のソース・ドレイン−極・配線を
有するいわゆる「櫛型構造」のシ日ット牛ゲート電界効
果型トランジスタを製造する方法を挙げる。
第１図参照
図化おいて、１はメサ状のｎ型砒化ガリュウム（ＧａＡ
ｓ） Ｊ：りなる動作領域であり、２と３とは金ゲルマ
ニュウム／白金／金（Ａｕ ＠Ｇｅ ／ Ｐｉ ／ Ａ
ｕ ）の三重層よりなるソース電極・配線とドレイン電
極・配線とであり、４はアルミニュウム（Ａ１）よりな
るゲート電極・配線である。５は半絶縁性砒化ガリエウ
ム基板である。
ｓ） Ｊ：りなる動作領域であり、２と３とは金ゲルマ
ニュウム／白金／金（Ａｕ ＠Ｇｅ ／ Ｐｉ ／ Ａ
ｕ ）の三重層よりなるソース電極・配線とドレイン電
極・配線とであり、４はアルミニュウム（Ａ１）よりな
るゲート電極・配線である。５は半絶縁性砒化ガリエウ
ム基板である。
図から明らかなよう番こ、ゲー）％極・配線４とソース
電極・配線２とが絶縁物層を介して互に重なり合ってい
る領域２４がある。
電極・配線２とが絶縁物層を介して互に重なり合ってい
る領域２４がある。
第２図参照
以下、第１図にその概念的平面図を示す砒化ガリエウＡ
（ＧａＡｓ） Ｉｋ界効果トランジスタの製造方法に
おける主要工程を説明する。図において、８はクローム
（ｅｒ）等を含有した半絶縁性の砒化ガリュウム（（ｊ
ａＡｓ）よりなる基板であり、この基板８上に、気相エ
ビタ牛シャル成長法を使用して半絶縁性砒化ガリュウム
（ＧａＡｓ）よりなるバッファ層７とｎ型砒化ガリュウ
ム（ＧａＡｓ）よりなる動作層６とをつづけて形成する
。ここで、バッファ層７の厚さは２〜３ 〔μ＋ｎ）程
度が、動作層６の厚さは０．５〔μ＋ｎ）程度が適当で
ある。つづいて、動作層６とバッファ層７の上層０．７
（ａ＋ｎ）程度を除去して素子分離を行なう。この除去
工程は、弗酸（）（Ｆ）と過酸化水＠ （Ｈ２ｔ’ｓ）
との水溶液と接触させることにより実行しうる。次に、
二酸化シリコン（８ｉ０ ）層９を厚さ０．５（μ＋ｎ
）程度に形成する。この工程は例えばモノシラン（８ｉ
Ｈ４）と酸素（０２）との混合ガスを反応性ガスとし、
温［３８０（ｔ）圧力１ （ｋｇ ／ ｃ＋ｎ” ）
の下におイテナス化学気相成長法をもって実行しうる。
（ＧａＡｓ） Ｉｋ界効果トランジスタの製造方法に
おける主要工程を説明する。図において、８はクローム
（ｅｒ）等を含有した半絶縁性の砒化ガリュウム（（ｊ
ａＡｓ）よりなる基板であり、この基板８上に、気相エ
ビタ牛シャル成長法を使用して半絶縁性砒化ガリュウム
（ＧａＡｓ）よりなるバッファ層７とｎ型砒化ガリュウ
ム（ＧａＡｓ）よりなる動作層６とをつづけて形成する
。ここで、バッファ層７の厚さは２〜３ 〔μ＋ｎ）程
度が、動作層６の厚さは０．５〔μ＋ｎ）程度が適当で
ある。つづいて、動作層６とバッファ層７の上層０．７
（ａ＋ｎ）程度を除去して素子分離を行なう。この除去
工程は、弗酸（）（Ｆ）と過酸化水＠ （Ｈ２ｔ’ｓ）
との水溶液と接触させることにより実行しうる。次に、
二酸化シリコン（８ｉ０ ）層９を厚さ０．５（μ＋ｎ
）程度に形成する。この工程は例えばモノシラン（８ｉ
Ｈ４）と酸素（０２）との混合ガスを反応性ガスとし、
温［３８０（ｔ）圧力１ （ｋｇ ／ ｃ＋ｎ” ）
の下におイテナス化学気相成長法をもって実行しうる。
第３図参照
ソース・ドレイン−極・配線形成領域以外を覆１ うフ
ォトレジストマス月０を晶する。この工程は通常のフォ
トリソグラフィー法をもって実行しつる。このフォトレ
ジストマスク１０を使用して二酸化シリコン（Ｓｊ（Ｊ
ｚ）層９の一部を除去する。この工程は、弗酸（ＨＦ）
と弗化アンモニュウム（ＮＨ４Ｆ）との混合液と接触さ
せることにより実行しつる。この工程において重要なこ
とはフォトレジストマスク１０の下部領域を１ 〔μ＋
ｎ）程度オーバーエッチして、フォトレジストマスク１
０を図示の如（ひさし状になすことである。そのために
は、この工程を２工程に分割して、一旦二酸化シリコン
（ＳｉＯｇ）層９を除去した後、同じエツチング液によ
って再−びエツチング工程を続行してアンダーカットを
実行することが好適である。
ォトレジストマス月０を晶する。この工程は通常のフォ
トリソグラフィー法をもって実行しつる。このフォトレ
ジストマスク１０を使用して二酸化シリコン（Ｓｊ（Ｊ
ｚ）層９の一部を除去する。この工程は、弗酸（ＨＦ）
と弗化アンモニュウム（ＮＨ４Ｆ）との混合液と接触さ
せることにより実行しつる。この工程において重要なこ
とはフォトレジストマスク１０の下部領域を１ 〔μ＋
ｎ）程度オーバーエッチして、フォトレジストマスク１
０を図示の如（ひさし状になすことである。そのために
は、この工程を２工程に分割して、一旦二酸化シリコン
（ＳｉＯｇ）層９を除去した後、同じエツチング液によ
って再−びエツチング工程を続行してアンダーカットを
実行することが好適である。
第４図参照
゛自公転治具を備えた蒸着装置を使用して、それぞれｓ
ｏｏ〔Ｘｒ ／ １．５００ ｒＸ〕／２．５００ ［
Ｘ］の厚さを有する金ゲルマニエウム層１１／白金層１
２／金層１３よりなる三重層を、１板金面に蒸着形成す
る。このとき、自公転治具の最大傾斜角は約４５ とす
る。そして、上記三重層１１．１２．１３の側面は基板
表面に対しておおよそ４５°程度の傾斜角を有するなだ
らかな斜面とする。
ｏｏ〔Ｘｒ ／ １．５００ ｒＸ〕／２．５００ ［
Ｘ］の厚さを有する金ゲルマニエウム層１１／白金層１
２／金層１３よりなる三重層を、１板金面に蒸着形成す
る。このとき、自公転治具の最大傾斜角は約４５ とす
る。そして、上記三重層１１．１２．１３の側面は基板
表面に対しておおよそ４５°程度の傾斜角を有するなだ
らかな斜面とする。
第５図参照
フォトレジストマスク１０を溶解除去するとともに、そ
の上に付着している上記の金属三重層１１．１２．１３
を除去し、つづいて、弗酸（ＨＦ）と弗化アンモニニウ
ム（ＮＨ’４Ｆ）との混合液を使用して、残留している
二酸化シリコン（ＳｉＯｉ） 層９を溶解除去する。つ
づいて、４５０ （ｔ３程度の温度において熱処理を実
行して上記の金属三重層１１．１２．１３を動作層６と
オーミックコンタクトさせる。
の上に付着している上記の金属三重層１１．１２．１３
を除去し、つづいて、弗酸（ＨＦ）と弗化アンモニニウ
ム（ＮＨ’４Ｆ）との混合液を使用して、残留している
二酸化シリコン（ＳｉＯｉ） 層９を溶解除去する。つ
づいて、４５０ （ｔ３程度の温度において熱処理を実
行して上記の金属三重層１１．１２．１３を動作層６と
オーミックコンタクトさせる。
第６図参照
モノシラン（ＳｉＨ４）と酸素（０２）との混合ガスを
反応性ガスとし、温度３８０℃圧力１ ［ｋｇ／ｃｒｎ
”）の下においてなす化学気相成長法を使用して、基板
表面全面に厚さ０．４ 〔μ＋ｎ）程度を有する二酸化
シリコン（Ｓｉ（Ｊ２）膜１４を形成する。つづいて、
フォ） ＩＪソゲラフイー法を使用して、上記の金職三
血層１１．１２．１３を隔てる領域のほぼ中央に輻１．
Ｏ〔μ＋ｎ）程度の溝を有するフォトレジストよりなる
エツチングマスク１５を形成する。このエツチングマス
ク１５を使用して、二酸化シリコン（ＳｉＵｚ）ｌＩｉ
１４にゲート−極用窓１６を形成する。このエツチング
工程は、四弗化炭素（ＣＦａ ）と水素（Ｈリガスとを
反応性ガスとしてなすドライエツチング法を使用してな
す。
反応性ガスとし、温度３８０℃圧力１ ［ｋｇ／ｃｒｎ
”）の下においてなす化学気相成長法を使用して、基板
表面全面に厚さ０．４ 〔μ＋ｎ）程度を有する二酸化
シリコン（Ｓｉ（Ｊ２）膜１４を形成する。つづいて、
フォ） ＩＪソゲラフイー法を使用して、上記の金職三
血層１１．１２．１３を隔てる領域のほぼ中央に輻１．
Ｏ〔μ＋ｎ）程度の溝を有するフォトレジストよりなる
エツチングマスク１５を形成する。このエツチングマス
ク１５を使用して、二酸化シリコン（ＳｉＵｚ）ｌＩｉ
１４にゲート−極用窓１６を形成する。このエツチング
工程は、四弗化炭素（ＣＦａ ）と水素（Ｈリガスとを
反応性ガスとしてなすドライエツチング法を使用してな
す。
第７図参照
フォトレジスト膜よりなるエツチングマスク１５を溶解
除去した後、基板全面にアルミニエラ ム（ＡＩ ）膜
を約０．６〔μ＋ｎ ）の厚さに形成し、再びフォトリ
ソグラフィー法を使用してゲート電極・配線形成予定領
域上ＩＣフォトレジスト膜よりなるエツチングマスク１
７を形成し、四塩化炭素（ＣＣ１４）を使用してなすド
ライエツチング法をもってゲート電極−配線１８を完成
した後、エツチングマスク１７を溶解除去する。
除去した後、基板全面にアルミニエラ ム（ＡＩ ）膜
を約０．６〔μ＋ｎ ）の厚さに形成し、再びフォトリ
ソグラフィー法を使用してゲート電極・配線形成予定領
域上ＩＣフォトレジスト膜よりなるエツチングマスク１
７を形成し、四塩化炭素（ＣＣ１４）を使用してなすド
ライエツチング法をもってゲート電極−配線１８を完成
した後、エツチングマスク１７を溶解除去する。
第８図参照
以上の一連の工程をもって製造された半導体装置の、第
１図に示すＡ−Ａ断面図すなわち、第１図におけるソー
ス電極・配線２とゲート電極・配線４との交叉部分にお
ける断面図は第８図に示す如く、側面の傾斜角がおよそ
４５°程度のなだらかな斜面を有する金属電極・配線と
絶縁物との積層体となり、それらの縁部（段差部）にお
いて金属−極・配線の厚さも絶縁物！ｍ１４の厚さも均
一になる。すなわち、積層体よりなるソース電極・配線
１１．１２．１３は上記の如く側面の傾斜角がおよそ４
５゜程度のなだらかな斜面を有することになり、その上
階にはやはり同一の形状を有する二酸化シリコン（Ｓｉ
（Ｊ２）層１４が形成されており、更にその上層にはや
はり同一の形状を有するアルミニュ ラム（ＡＩ）層よ
りなるゲート電極・配線１８か形成されることになり、
その縁部において各層の厚さが不均一になることはない
。
１図に示すＡ−Ａ断面図すなわち、第１図におけるソー
ス電極・配線２とゲート電極・配線４との交叉部分にお
ける断面図は第８図に示す如く、側面の傾斜角がおよそ
４５°程度のなだらかな斜面を有する金属電極・配線と
絶縁物との積層体となり、それらの縁部（段差部）にお
いて金属−極・配線の厚さも絶縁物！ｍ１４の厚さも均
一になる。すなわち、積層体よりなるソース電極・配線
１１．１２．１３は上記の如く側面の傾斜角がおよそ４
５゜程度のなだらかな斜面を有することになり、その上
階にはやはり同一の形状を有する二酸化シリコン（Ｓｉ
（Ｊ２）層１４が形成されており、更にその上層にはや
はり同一の形状を有するアルミニュ ラム（ＡＩ）層よ
りなるゲート電極・配線１８か形成されることになり、
その縁部において各層の厚さが不均一になることはない
。
なお、以上の説明にあっては、−例として、砒化カリニ
ウム（ＧａＡｓ）よりなるショットキゲート型ｍ界効果
トランジスタについて述べであるか、シリコン（８ｉ）
よりなる集積回路等であっても、絶縁物を介して互に重
なり合っている複数の金属電極・配線を有する半導体−
一の製造方法にも本発明を適用することができる。
ウム（ＧａＡｓ）よりなるショットキゲート型ｍ界効果
トランジスタについて述べであるか、シリコン（８ｉ）
よりなる集積回路等であっても、絶縁物を介して互に重
なり合っている複数の金属電極・配線を有する半導体−
一の製造方法にも本発明を適用することができる。
又、第２のマスク層はフォトレジスト膜が適当であるか
、第１のマスク層は二酸化シリコン（ＳｉＯｚ ）層の
みならず、−酸化シリコン（５ｉ（Ｊ ）層、窒化シリ
コン（８１１Ｎ４ ） 層、酸化アルミニニウム（Ａｌ
ｚＵｓ）層、窒化アルミニュウム（ＡＩＮ）層、ポリイ
ミド樹脂層、アルミニュウム（ＡＩ ） Ｊｌｉ、等か
ら選択することができる。
、第１のマスク層は二酸化シリコン（ＳｉＯｚ ）層の
みならず、−酸化シリコン（５ｉ（Ｊ ）層、窒化シリ
コン（８１１Ｎ４ ） 層、酸化アルミニニウム（Ａｌ
ｚＵｓ）層、窒化アルミニュウム（ＡＩＮ）層、ポリイ
ミド樹脂層、アルミニュウム（ＡＩ ） Ｊｌｉ、等か
ら選択することができる。
第１層の金属材料としては、上記の三重層の他に、金ゲ
ルマニニウム／金（Ａｕ Ｇｅ ／ Ａｕ ）の二重層
、チタン（Ｔｉ）、ニッケ゛ル（Ｎｉ）、クローム（Ｃ
ｒ ）、タングステン（Ｗ）等が使用できる。
ルマニニウム／金（Ａｕ Ｇｅ ／ Ａｕ ）の二重層
、チタン（Ｔｉ）、ニッケ゛ル（Ｎｉ）、クローム（Ｃ
ｒ ）、タングステン（Ｗ）等が使用できる。
（７）発明の詳細
な説明せるとおり、本発明によれば、絶縁物層を介して
互に重なり合う複数の金属電極・配線を有する半導体装
置の製造方法において、その直下に設けられている金属
の電極・配線の縁部に沿って、絶縁物層を介して形成さ
れた上層の金属電極・配線の厚さが薄くなることなく、
かかる段差部においても上層金属゛電極・配線の厚さを
均一に：い 、・ なしつる半導体装置の製造方法を提供することができる
。
互に重なり合う複数の金属電極・配線を有する半導体装
置の製造方法において、その直下に設けられている金属
の電極・配線の縁部に沿って、絶縁物層を介して形成さ
れた上層の金属電極・配線の厚さが薄くなることなく、
かかる段差部においても上層金属゛電極・配線の厚さを
均一に：い 、・ なしつる半導体装置の製造方法を提供することができる
。
第１図は本発明の一実施例に係る半導体装置の製造方法
をもって製造しうる、砒化ガリュム（ＧａＡｓ）よりな
り複数のソース・ドレイン電極・配線を有するいわゆる
「櫛型構造」のショットキゲート電界効果型トランジス
タの概念的平面図である。 第２図乃至第７図は、本発明の一実施例に係る半導体装
置の製造方法の主要各工程完了後の基板断面図である。 第８図は第１図におけるＡ−Ａ断面図であり、ソース電
極・配線とゲート電極・配線との交叉部分を示す断面図
である。 １・・・・・・動作領域、２・・・・・・ソース電極・
配線、３・・・・・・ドレイン電極・配線、４・・・・
・・ゲート電極・配線、５・・・・・・基板、６・・・
・・・動作層、７・・・・・・バッファ層、８・・・・
・・基板、９・・・・・・二酸化シリコン層、１０・・
・・・・フォトレジストマスク、１１．１２．１３・・
・・・・金ゲルマニュウム／白金／金よりなる三重層、
１４・・・・・・二酸化シリコン膜、１５・・・・・・
エツチングマスク、１６・・・・・・ゲート電極用窓、
１７・・・・・・エツチングマスク、１８・・・・・・
ゲート電極・配線。
をもって製造しうる、砒化ガリュム（ＧａＡｓ）よりな
り複数のソース・ドレイン電極・配線を有するいわゆる
「櫛型構造」のショットキゲート電界効果型トランジス
タの概念的平面図である。 第２図乃至第７図は、本発明の一実施例に係る半導体装
置の製造方法の主要各工程完了後の基板断面図である。 第８図は第１図におけるＡ−Ａ断面図であり、ソース電
極・配線とゲート電極・配線との交叉部分を示す断面図
である。 １・・・・・・動作領域、２・・・・・・ソース電極・
配線、３・・・・・・ドレイン電極・配線、４・・・・
・・ゲート電極・配線、５・・・・・・基板、６・・・
・・・動作層、７・・・・・・バッファ層、８・・・・
・・基板、９・・・・・・二酸化シリコン層、１０・・
・・・・フォトレジストマスク、１１．１２．１３・・
・・・・金ゲルマニュウム／白金／金よりなる三重層、
１４・・・・・・二酸化シリコン膜、１５・・・・・・
エツチングマスク、１６・・・・・・ゲート電極用窓、
１７・・・・・・エツチングマスク、１８・・・・・・
ゲート電極・配線。
Claims (1)
- 複数の電極・配線のうちの最下層の導電層を構成する導
体層が被着される半導体基体上に第１のマスク層を形成
し、次いで該第１のマスク層上に前記第１のマスク層と
は異なる材料よりなる第２のマスク層を形成し、次いで
前記複数の電極・配線のうちの最下層となるものが形成
される予定の領域において、前記第２のマスク層に第１
の開口を形成し、次いで該第１の開口を介して前記第１
のマスク層に第２の開口を形成し、該第２の開口の面積
を前記第１の開口の面積より大きくし、次いで前記半導
体基体の前記予定領域に、側面に傾斜面を有する導体層
を形成し、次いで前記第１及び第２のマスク層とその上
に形成された金属層とを除去し、しかる後前記半導体装
置基板全面上に絶縁物層を形成する工程を含むことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5312182A JPS58170035A (ja) | 1982-03-31 | 1982-03-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5312182A JPS58170035A (ja) | 1982-03-31 | 1982-03-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58170035A true JPS58170035A (ja) | 1983-10-06 |
| JPS6366426B2 JPS6366426B2 (ja) | 1988-12-20 |
Family
ID=12933964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5312182A Granted JPS58170035A (ja) | 1982-03-31 | 1982-03-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58170035A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0530596Y2 (ja) * | 1987-09-17 | 1993-08-05 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4845868A (ja) * | 1971-10-15 | 1973-06-30 |
-
1982
- 1982-03-31 JP JP5312182A patent/JPS58170035A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4845868A (ja) * | 1971-10-15 | 1973-06-30 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6366426B2 (ja) | 1988-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0282629A (ja) | 多層レジストを利用した自己整合型砒化ガリウム（ＧａＡｓ）電界効果トランジスタの製造方法 | |
| JPH0951038A (ja) | 半導体装置およびその製造方法 | |
| US4755482A (en) | Making semiconductor device on insulating substrate by forming conductive layers on both major surfaces | |
| JPH0332218B2 (ja) | ||
| JP3565993B2 (ja) | 半導体装置の製造方法 | |
| JPS58170035A (ja) | 半導体装置の製造方法 | |
| JPH01259546A (ja) | 半導体装置の製造方法 | |
| JPS594174A (ja) | 半導体装置の製造方法 | |
| JPS63302537A (ja) | 集積回路の製造方法 | |
| JPS58116751A (ja) | 半導体装置の製造方法 | |
| JPS5852816A (ja) | 半導体装置の製造方法 | |
| JPS6151941A (ja) | 電極・配線膜の製造方法 | |
| JPS6266629A (ja) | 薄膜形成方法 | |
| JP2817209B2 (ja) | 半導体装置の製造方法 | |
| JPH05114712A (ja) | ストレージ電極の形成方法 | |
| JPS6313347A (ja) | 薄膜半導体装置の製造方法 | |
| JPH03105916A (ja) | 半導体装置の製造方法 | |
| JPH01268069A (ja) | 半導体装置の製造方法 | |
| JPH0936236A (ja) | アンチヒューズ素子およびその製造方法 | |
| JPH03248464A (ja) | コンタクト埋め込み金属構造体およびその製造方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPS58142577A (ja) | 半導体装置の製造法 | |
| JPH01287963A (ja) | 半導体装置の製造方法 | |
| JPS6297331A (ja) | 半導体装置の製造方法 | |
| JPS60103615A (ja) | 半導体装置 |